JPS62115860A - 縦方向に集積化した半導体装置を形成する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一般的にＣＭＯＳトランジスタの製造、更に具
体的に云えば、積重ねＣＭＯＳトランジスタの製造に関
する。

従来の技術及び問題点 集積回路技術が進歩するにつれて、集積密度を高くする
こと、１　ｃｍ　　当たりの消費電力を少なくすること
、並びに種々の技術の間の両立性に対する要求が高まっ
て来ている。集積密度を高くすることは、装置を縮小す
ることによって達成されるのが普通であるが、その為に
は［−ビーム製版法、反応性イオン・エツチング、過渡
的なアニーリングなどの高度に工夫された処理方法を必
要とする。

消費電力を小さくするには、ＣＭＯ３ｌＡ造を利用する
のが普通であり、この１１５．（：、ＭＯＳの対のプル
アップ装置は相補形負荷装置に胃換えることが出来る。

ＶＳＬＩ用に集積密度を高くすることは、主に装置の寸
法をスケールダウン（縮小）することによって達成され
る。スケールダウンの方法は、能ｖＪ層を互いに上下に
積重ね、その中に装置を構成することにより、チップを
「縦方向に」集積することである。これは菖通［スタッ
ク（積重ね）」０ＭＯ３装置と呼ばれており、０ＭＯ３
の対の中のｐヂＡ７ンネル・トランジスタをｎチャンネ
ル・トランジスタの上に積重ねる。積重ね０ＭＯ３装置
の一般的な説明が、ユニベルシテ・キャソリク・トルー
ベン、ファキュルテ・デ・シアンス・アプリケイ１９８
４年９月号、第４７頁乃至第６５頁所載のＪ、Ｐ、］リ
ンシュ（Ｃｏｌｉｎｇｅ　）の論文ｒｓｏ　Ｉ及び３−
Ｄ集積回路用の装置にふされしい材料としてのレーザに
よって再結晶化したシリコン」、及び［ＥＥＥエレクト
ロン・デパイセズ・レターズ誌４．２７２頁（１９８３
年）所載のＣ，Ｅ、ヂエン（Ｃｈｅｎ）　、ｌ−Ｌ　Ｗ
、ラム（Ｌａｗ）、Ｓ、　Ｄ、　Ｆ、　マ’）　−（Ｈ
ａｌｈｉ　）　、Ｒ，Ｅ、ビニジット（Ｐｉｎｉｚｚｏ
ｔｔｏ）の論文に述べられている。

積重ね０ＭＯ８装置を製造する時は、最初にエピタキシ
ャル層の上にｎチャンネル領域のパターンを定めるのが
普通である。次に、ｎチャンネル領域の上にゲート酸化
物を形成した後、第１の多結晶シリコン層を設けて、ｎ
チャンネル領域の第１層と種々の相互接続部を形成する
。その後、第２層のトランジスタを形成する。この層は
多結晶材料の層を利用して形成することが出来、この層
をこの後でドープして、ｐチャンネル装置を形成する。

積重ね０ＭＯ８装置は、一般的に米国１寺訂出願第５０
５．５３４号（出願人参照番号Ｔ＞９５６７）及び同第
６５６，０５５号（出願人参照番号−ｒｌｌｏ、ｏｏｏ
）に記載されている。

多結晶シリコンの中に形成される１−ランリスタは一般
的に品質の高い装置ではない。品質の高い装置を製造す
る為には、トランジスタの第１層の上にエピタキシャル
層を形成し、その中にｐチャンネル・トランジスタを形
成することが必要である。従来、これは、高温技術を用
いて第１層のトランジスタの上にエピタキシャル層を形
成することによって行なわれていた。ビーム再結晶の様
な方法が利用されている。然し、既に製造されている第
１のトランジスタに関連して、高い温度を使うと、第１
層のトランジスタが劣化する慣れがある。従って、第２
層のトランジスタのプロセスの間、第１層のトランジス
タを劣化せずに、品質の高い第２層のトランジスタを作
る様な、積重ね０ＭＯ３装置を製造する改良された方法
に対する要望がある。

問題点を解決する為の手段及び作用 本発明は垂直（縦）方向に集積化した半導体装置を形成
する方法を提供する。第１層のトランジスタがシリコン
基；にの中に形成される。すなわち、基板内に画定され
たソース及びドレイン領域はチャンネル領域によって隔
てられ、チャンネル領域の上にゲートが配置される。次
に第１層のトランジスタの上に絶縁層を形成し、その後
絶縁層を通ってシリコン基板に至るシート領域を形成す
る。

次にシリコン基板からシート領域内にシリコンを選択的
に成長させ、絶縁層の表面まで上向きに広がらせる。次
に絶縁層の表面の上に非晶質シリコン層をデポジットし
、固相成長法によってその中にエピタキシャルπ１ＶＡ
を形成する。エピタキシャル領域がシート領域から横方
向外向きに広がる。

この後、エピタキシャル領域内に第２層のトランジスタ
を形成する。

本発明の１実施例では、第２層のトランジスタは、１ピ
タキシヤル領滅内に、チャンネル領域によって隔てられ
たソース及びドレイン領域を画定し、次にチャンネル領
域の上にゲートを形成し、それがこのチャンネル領域か
らゲート酸化物層によって隔てられる様にすることによ
って形成される。第２層のトランジスタは第２の導電型
で形成されるが、第１層のトランジスタは第１の導電型
で形成される。

本発明の別の実施例では、第１層１〜ランジスタのゲー
トの上面と同一平面の高さに配置された平面化した酸化
物層から絶縁層を形成する。次に平面化した酸化物層の
上に酸化物層を配置して第２のゲート酸化物を形成した
後、非晶賀シリコン層を設ける。その後、第１層のトラ
ンジスタのゲートの両側に、チャンネル領域によって隔
ててソース及びドレイン領域を画定することにより、第
２層のトランジスタが形成される。第１層のトランジス
タのゲートが第２層のトランジスタと共通である。第１
層の各々の１〜ランジスタのゲー１〜は、第１層のトラ
ンジスタのソース及びドレイン領域に隣接して配置され
た第１のポリシリコン層及び第１層の上に配置されてい
て、それからシリサイド層によって隔てられた第２のポ
リシリコン層とから形成される。シリサイドがゲートの
導電度を高め、これに対して第２のポリシリコン層がゲ
ートの−Ｌ面に露出したシリコン面を作り、第２層のト
ランジスタに対するゲート酸化物層をそれに接着するこ
とが出来る様にする。

本発明並びにその利点が更に完全に理解される様に、次
に図面を用いて詳細に説明する。

実　　施　　例 第１図には、垂直集積０ＭＯ８装置の製造方法の１つの
工程が断面図で示されている。ＣＭＯ８集積回路を普通
に製造する時、第１図に参照数字１０で示す様な一方の
導電型を持つ半導体材料の薄層を最初に厚い酸化物層で
マスクする。次に「モート」を形成する為に導電度に影
響を与える不純物を拡散すべき区域だけを露出する様な
パターンで、酸化物を除去する。基板１０を次にその拡
散に適した温度で所望の不純物の拡散にかけ、所望の浸
透及び濃度が達成され且つモートの上に酸化物を再成長
させた後、ウェハを拡散の環境から取出す。この方法の
酸化物の成長及び拡散工程により、フィールド酸化物と
呼ぶ表面絶縁層１２が生じ、こうしてこの後、薄いメタ
ライズ層を設けた時、装置の正常な動作中に発生する電
界が、半導体素子の内、絶縁層をわざと薄くした以外の
部分の動作に悪影響を与えるに至らない様に、十分な厚
さを持つ層を作る。

フィールド酸化物層１２を形成した後、モートの上に薄
い酸化物層を形成し、その後約５．０００人の厚さに多
結晶シリコン（ポリシリコン）層を設ける。その後９５
０℃でＰＯＣｌ３源から燐を拡散することによって、こ
のポリシリコン層をｎ＋にドープする。これによってポ
リシリコン層の導電度が高くなる。次に、このポリシリ
コン層の上にシリサイド化過程によって導電材料の層を
形成する。表面をシリサイド化する１つの方法は、最初
に真空装置内で装置の表面に約９００人の厚さにチタン
をスパッタリングすることにより、露出したポリシリコ
ン層の上にチタン・ジシリサイドを形成することである
。その後、水素、アルゴン又は真空の様な不活性雰囲気
内で、約３０分間、約６７５℃の温度でチタンを反応さ
せる。この反応により、チタンは、それと接触している
所だけでシリコン又はポリシリコンを消費して、チタン
・ジシリサイドを形成する。この結果、約１，５００人
のチタン・ジシリサイドのＩつさが得られる。

次に酸溶液内で基板をエッチして、露出したシリコン面
のチタン・ジシリリイドに影響せずに、チタンを除去す
る。チタン・ジシリ１大イド過程が米１−Ｔｌ特許出願
番号第４９２．０６９号（出願人参照番号−ｒＩ−９５
９６）に記載されている。

ポリシリコン層の上にチタン・ジシリサイドをデポジッ
トした後、その組合けの層のパターンを定め、エツチン
グにより、その士にシリサイド層１６を配置したゲート
１４を画定する。ゲート１４が第１層のトランジスタに
対するゲーｌ〜を構成する。次に砒素を打込み、その後
のアユ−リング工程により、基板１０内にｎ＋十領領域
１８びｎ＋十領領域２ｏ形成ｔ　ル。ｎ　＋十領Ｖ１．
１８．２０はチャンネル領ｋｌ！２２によって隔てられ
ており、垂直集積装置内の第１層のトランジスタのドレ
イン及びソース領域を構成する。ｎ＋十領領域１８２０
をソース又はドレインの何れと呼ぶかは、装置の設計に
よる。

第２図には、垂直集積装置内に第２苦のトランジスタを
形成する時の最初の工程が断面図で示されている。第１
層のトランジスタのゲート区域のパターンを定めた後、
普通の方法を用いて、ＩＩの上に３．０００７’Ｊ至５
．０’ＯＯ人の厚さを持つ平面化酸化物層２４を形成Ｊ
る。基本的には、最初に装置の上に同形（ＣＯ口ｆｏｒ
ｍａｌ　）の酸化物層をデポジットした後フォトレジス
ト層を設置−＋ることにより、平面化層２４が形成され
る。酸化物及びフォトレジストの組合せの層をこの後で
エツチングすることにより、Ｖｔ置仝休体上に平面化層
が得られる。

平面化酸化物層を形成した後、酸化物層２４内に開口２
５を形成してｎ千十領域１８を露出する。

これは、酸化物層２４の表面のパターンを定めた後にエ
ツチング過程を用いることによって容易に行なわれる。

後で説明するが、開口２５は、積重ね０ＭＯ３配置の第
２層のトランジスタをこの後で形成する為に、ゲート１
４に接近した位置にある。然し、シリコンが固相である
、既に存在しているシリコン面に接近出来る様にしさえ
すればよい。

第３図にはこの方法の次の工程が断面図で示されている
。開口２５を形成した後、第３図に示す様に、開口２５
内にエピタキシャル領１ｉｉ！２８を形成する。ｎ千十
領域１８内のエピタキシャル領域２８は、９００乃至９
５０℃の温度で約２分乃至１０分間、ジクｏルシラン（
Ｓ　ｉ　Ｈ２Ｃｊ！２　）　ヲ用いで形成される。エピ
タキシャル領域２８の上面が、酸化物層２４の上面と実
質的に同一平面のシート区域２６を形成する。エピタキ
シャル領域２８を形成する際、ｎ千十領域にある若干の
ｎ形不純物が上向きに拡散し、こうしてシート区域２６
をドープする。エピタキシャル領１２８及びシート区域
２６が形成された後、表面を自然酸化物に対する清掃に
かけ、その後表面に非晶質シリコン層３０をデポジット
する。この非晶質シリコンは約５６０℃の温度で約１．
５００人の間型的な厚ざまで形成する。

非晶質シリコン層３ｏを形成した後、装置を５５０乃至
６００℃の温度の炉内に数日間置く。この結果、非晶質
シリコン層３ｏ内でシート区域２６から横方向外向きに
広がるエピタキシャル領域３２が形成される。木質的に
シート区域２６はそれから横方向外向きの結晶の成長を
伝播させる。

エピタキシャル領Ｉ４３２を形成する間、非晶質シリコ
ン層３０が固相であることがこの発明の重要な一面であ
る。固相成長法によってエピタキシャル領域３２を形成
することにより、ビームによる再結晶の様な高温方法を
用いた場合の様な、下側層の装置の劣化が避けられる。

エピタキシャル領Ｉ４３２はシート区域２６から外向き
に約４乃至６ミクロン広がる。温度が非晶質シリコン層
３０を溶融させる程高くないので、エピタキシャル医３
２は「固相」で形成され、従って固相成長法と呼ぶ。こ
ういう一層低い温度を利用することにより、第１層のト
ランジスタのパラメータの劣化又は変化が最小限に抑え
られる。

更に、朽３２は装置として用いる良好な品質の材料とな
る。固相成長法が第４図に示されている。

第５図には第２層のトランジスタを調製する時の最終的
な工程が断面図で示されている。エピタキシャル領域３
２が最初に燐で［１形材１１になる様に軽くドープされ
、上側層の装置の閾（直゛市圧を調節する。次に薄いゲ
ート酸化物層で覆われ、その後その上にデボジツ１〜し
た別のポリシリコン層で覆われる。このポリシリコン層
のパターンを定めて、エピタキシャル領域３２がらゲー
ト酸化物層３６によって隔てられたゲート３４を形成す
る。

ゲート３４及び関連したゲート酸化物３６のパターンを
定めた後、ゲート３４がエピタキシャル領域３２の内、
その真下にある部分をマスクする様にして、エビタギシ
ャル層３２及びポリシリコン１３０の残りの部分に硼素
を打込み、これによってｐ＋領域３８及びｐ＋領域４０
がゲート３４の両側に形成され、その間にｎ形チャンネ
ル領域４１が限定されて、第２のトランジスタ層にある
図示のトランジスタのソース及びドレイン領域を形成す
る。ｐ十領［３８，４０を形成する際、若干の打込まれ
たｐ形不純物がエピタキシャル領域３８に下向きに広が
り、こうして導電度を幾分変える。ｐ十にドープされた
領域３８及び４０を持つエピタキシャル領域３２のパタ
ーンを次に定めて、エツチング過程にかけ、トランジス
タの第２層中のトランジスタを限定する七−ト区域を形
成する。

ｐ＋ｍｌ１１３８及び４ｏと第２層トランジスタに対す
る七−ト区域を限定した後、側壁酸化物４２及び側壁酸
化物４４をゲート領域の両側に形成する。側壁酸化物は
、最初に基板の上にＬＰＧＶＤ酸化物の同形層を約４．
５００人の厚さにデポジットすることによって形成され
る。この後、この層を酸素中で２０分間アニールし、そ
の後異方性エッチにかけて、平坦な面から酸化物を除く
。このエッチにより、ｎ＋ゲート領戚３４の露出した縁
に隣接して側壁酸化物４２．４４が残る。側壁酸化物４
２．４４の目的は、ゲート領域３４の周縁を密封するこ
とである。

側壁酸化物４２．４４を形成した復、前に述べた方法に
にす、全ての露出したシリコン面の上にチタン・ジシリ
サイドを形成する。この結果、露出したｐ十領域３８及
び４０の上にチタン・ジシリサイド層４６が形成される
と共に、露出したゲート３４の上にチタン・ジシリサイ
ド層４８が形成される。その後相互接続部のパターンを
定めて形成する（図面に示してない）。

間口２５は、シート区域２６を形成する為に、シリコン
基板１０の表面の小さな一部分だけを露出すればよいが
、第１図乃至第５図に示す形では、ｎ＋十領ｌＪ！！１
８及びｐ十領［４０の間でエピタキシャル領ｉＩ！！２
８を通る４電通路が出来る。これによって、追加のバタ
ーニング工程並びにそれに対応する接点の形成をせずに
、ＣＭＯＳインバータのｎチャンネル装置のソースとｎ
チャンネル装置のドレインの間を接続して、垂直集積装
置を形成することが出来る。

第６図乃至第８図には、積重ねＣＭＯ３Ｈ置を製造する
別の方法が示されており、これまでと同様な部分には同
じ参照数字を用いている。第６図について具体的に説明
すると、シリコン基板１０の断面図が示されており、こ
の基板には同じ形でゲート１４及びｎ＋十領領域１８び
２０が作られている。然し、最初の工程の間にゲート１
４のパターンを定めるもととなったポリシリコン層のシ
リサイド化の後、第２のポリシリコン層が装置の上にデ
ポジットされ、その復燐でドープされて、ｎ十材料とな
る。その後、装置のパターンを定めてゲートを形成し、
次にｎ＋＋Ｆ１１ｓ及び２０を形成し、別のｎ＋ゲート
区１ｔｉ！５０をシリサイド層１６の上に形成して、シ
リサイド層１６がポリシリコン・ゲート１４とポリシリ
コン・ゲート５０の間に配置される様にする。

第７図に示す様に、この方法の次の工程で、平面化酸化
物層５２が、酸化物層２４と同様に、基板の上に配置さ
れる。然し、酸化物層５２の上面を、それがゲート領域
５０の上面と同一平面になり且つゲート領域５０の上面
が露出するまで、下向きにエッヂする。平面化酸化物層
５２を形成した後、装置の上に予定の厚さにゲート酸化
物層５４を形成する。次にｎ＋十領領域１８露出する為
に、ゲート酸化物層５４及び平面化酸化物層５２の両方
を通る開口５６を形成する。この間口５６は第２図乃至
第５図のＵ（１０２５と同様である。

間口５６を限定した後、その中にエピタキシャル領［５
８を形成して、ゲート酸化物層５４と実質的に同一平面
のシート区域５９を限定する。エピタキシ１フル領Ｖｉ
５８は、第４図のエピタキシャル領域２８を形成するの
に用いた方法と同一の方法によって形成される。次に、
前に第４図について説明した方法と同様に、ゲート酸化
物層５４の上に非晶質シリコン層を配置する。その後、
装置を前に第５図について述べたのと同様な固相成長法
にかけ、シート区域５つからエピタキシャル層を横方向
に広げる。

ゲート酸化物層Ｓ４の上にエピタキシャル層を形成した
後、エピタキシャル層をｎ形にドープし、その上に酸化
物層をデポジットし、そのパターンを定めて酸化物マス
ク６０を形成する。酸化物マスク６０の寸法は、それが
ｎヂャンネル領域６２を形成づ°る様になっている。次
に酸化物マスク層６０に隣接するエピタキシャル層の領
域を硼素打込み方法によってドープして、ｎチャンネル
領域６２に隣接するｐ十領域６４．６６を形成する。

次にエピタキシャル層のパターンを定め、その後酸化物
マスク６０に隣接して露出したシリコン面の上にシリサ
イド層６６を形成する。

ゲート領域１４．５０は単一の共通ゲートを構成してＪ
３す、シリサイド層１６が導電度を高める。

シリサイド面の上に成長させるゲート酸化物層は完全さ
が良くないから、シリサイド層１６の両側に２つのポリ
シリコン面を設けることが必要である。この形式にする
と、導電度の低いシリサイドの「延長部分」並びにゲー
ト酸化物に隣接するポリシリコン面の利点が実現され、
共通ゲートを利用することが出来る様になる。更に、前
に第５図について説明した側壁酸化物の工程が不要であ
る。

要約すれば、積重ねＣＭＯ３半導体装置を形成する方法
を提供した。第１層のトランジスタを画定し、その後そ
の上に平面化酸化物層を形成する。

次に酸化物層を通ってシリコン基板の表面に至る聞］」
を形成し、選択的な成長方法を利用して、開口を通って
平面化酸化物層の表面まで上向きにシリコンを成長させ
、シート区域を画定する。次に基板の上に非晶質シリコ
ン層をデポジットし、その後装置を低い温度で固相成長
法にかける。この結果、非晶質シリコン層は固相にと望
まったままで、シート区域から横方向外向きにエピタキ
シャル層が横方向に形成される。この結果、垂直集積ト
ランジスタの上側層を形成する為の装置どしての品質を
持つエピタキシャル領域が得られる。その後、上側のエ
ピタキシャル層内にソース、ドレイン及びゲート領域を
形成して、第１層のトランジスタの上に垂直（縦）方向
に集積したトランジスタを形成する。

好ましい実施例を詳しく説明したが、￥１訂請求の範囲
によって定められた本発明の範囲を逸脱せずに、種々の
変更、買換及び修正を加えることが出来ることはいうま
でもない。

以上の説明に関連して、更に下記の項を開示する。

（１）　　垂直集積半導体装置を形成する方法に於て、
シリコン基板の中に第１層のトランジスタを形成し、該
第１層のトランジスタの上に絶縁層を形成し、前記シリ
コン基板の選ばれた場所から始まってそこから絶縁層を
通ってその表面まで上向きに伸びるシリコンのシート領
域を形成し、該シート領域は前記絶縁層の表面で露出し
ており、前記絶縁層の表面の上に非晶質シリコン層をデ
ポジットし、装置を固相成長法にかけて、各々のシート
領域から外向きに、非晶質シリコン層内で予定の距離だ
けエピタキシャル領域を伝播させ、該非晶質シリコン＆
は固相にとずまり、前記エピタキシャル領域内に第２層
のトランジスタを形成する工程を含む方法。

（２）　　第（１）項に記載した方法に於て、絶縁層を
形成する工程が、第１層のトランジスタの上に平面化酸
化物層を形成することを含む方法。

（３）　　第（１）項に記載した方法に於て、各々のシ
ート領域を形成する工程が、絶縁層の中に、上面から第
１層のトランジスタ内の選ばれた位置にあるシリコンの
露出した８１と接触するまで伸びる１；１口を形成し、
８１ｉｆｔを選択的なエピタキシャル過程にかけて、第
１層のトランジスタにある露出したシリコンから間口を
通って伸びるエピタキシャル・シート領域を形成し、該
シート領域の上面が絶縁層の表面と略同一平面になる様
にすることを含む方法。

（４）　　第（１）項に記載した方法に於て、第２層の
トランジスタが第１層のトランジスタの真」二の１ビタ
キシψル領域内に形成され、エピタキシャル領域は夫々
第１層トランジスタ中の１つのトランジスタの上に形成
される方法。

（５）　　第（１）項に記載した方法に於て、トランジ
スタの第１層中のトランジスタが夫々チャンネル領域に
よって隔て）シリコン基板内に形成されたソース及びド
レインを持ち、該チャンネル領域の上にゲートが形成さ
れて、それから電気的には酸化物層によって絶縁されて
いる方法。

（６）　　第（５）項に記載した方法に於て、前記絶縁
層の内、前記第１層の各々のトランジスタのゲートを覆
う部分が予定の厚さを持ち、第２層のトランジスタを形
成する工程が、前記第１層のトランジスタのゲートの両
側にソース及びドレイン領域を形成してその間にチャン
ネル領域を形成することを含み、前記第１層のトランジ
スタのゲーｌ〜が前記第２層のトランジスタと共通であ
る方法。

（７）　　第（６）項に記載した方法に於て、前記第１
層のトランジスタのゲートを形成する工程が、前記第１
層のトランジスタ内の酸化物層の上に第１のポリシリコ
ン層を形成し、該第１のポリシリコン層の上にシリサイ
ド層を形成し、該シリサイド層の上に第２のポリシリコ
ン層を形成し、前記第１及び第２のポリシリコン層及び
シリサイド層のパターンを定めて、第１居のトランジス
タのゲートを形成することを含み、前記シリサイド層が
前記ゲートの導電度を高める方法。

（８）　　第（５）項に記載した方法に於て、前記選ば
れた装置が第１層のトランジスタのソース及びドレイン
領域で構成され、前記第２層のトランジスタのソース又
はトレイン領域が前記シート領域の真上に形成されてい
る方法。

（９）　　垂直集積半導体装置を形成する方法に於て、
シリコン基板内に第１層のトランジスタを形成し、第１
層の各々のトランジスタはシリコン基板内に形成された
ソース及びドレイン領域を持っていてその間にチャンネ
ル領域を構成していると共に、該チャンネル領域の上に
ゲートが形成されていて、該ゲートがそれから電気的に
絶縁されており、前記第１層のトランジスタの上に平面
化酸化物層を形成し、予定の場所で前記平面化酸化物層
を通ってシリコンＪｌに達する間口を形成し、選択的な
成長方法により前記開口内にシート・シリコンを形成し
、該シート・シリコンはシリコン基板の表面から形成さ
れていて、前記平面化酸化物層の表面まで伸びていて、
２７それと略同一平面であって、シート区域を形成し、
前記平面化酸化物層の上に非晶質シリコン層をデポジッ
トし、非晶質シリコン層を固相に保ちながら、固相成長
法によって、各々のシート区域から予定の距離だけ横方
向外向きにエピタキシャル・シリコンを伝播させること
により、前記非晶質シリコン層内にエピタキシャル領域
を形成し、該エピタキシャル領域内に第２層のトランジ
スタを形成し、各々のエピタキシャル領域に第２層のト
ランジスタが形成される方法。

（１０）第（９）項に記載した方法に於て、前記第１層
のトランジスタが第１の導電型のトランジスタで構成さ
れ、前記第２層のトランジスタが第２の導電型のトラン
ジスタで構成されている方法。

（１１）第（９）項に記載した方法に於て、前記第２層
のトランジスタを形成する工程が、各々の前記エピタキ
シャル領域の中に、チャンネル領域によって隔てられた
ソース及びドレイン領域を形成し、１１う記チャンネル
領域の上にそれから電気的に絶縁してゲートを形成する
ことを含む方法。

（１２）第（１１）項に記載した方法に於て、前記予定
の場所が第１層のトランジスタのソース又はトレイン領
域の−・方に接近しており、第２層の関連した１つのト
ランジスタのソース又はドレイン領域が前記シート区域
と電気的に接触して形成される方法。

（１３）第（９）項に記載した方法に於て、平面化酸化
物層を形成する工程が、前記第１層のトランジスタの上
に平面化酸化物層を形成し、該平面化酸化物層は前記第
１層のトランジスタのゲートの上面と同一平面であって
、第１層のトランジスタのゲートの上面が露出する様に
なっており、ｉｒｉ記第１層のトランジスタのグー１〜
の上で、前記平面化酸化物層の上に予定の厚さのゲート
酸化物層を形成することを含み、１１す２第１層の各々
のトランジスタの上に形成されたエピタキシャル領域内
に前記第２層のトランジスタを形成する工程が、１１右
記工ピタキシヤルｍＲ内で第１層のトランジスタのゲー
トの両側にソース及びドレイン領域を形成して、その間
にチャンネル領域を限定し、第１層のトランジスタのゲ
ートが第２層のトランジスタのゲートと共通である方法
。

（１４）第（１３）項に記載した方法に於て、第１層の
トランジスタのゲートを形成りる工程が、前記第１層の
トランジスタのソース及びトレイン領域を形成した後、
前記シリコン基板のＬに、それから電気的に隔離してポ
リシリコン筈をデポジットし、該第１のポリシリコン層
の上にシリサイド層を形成し、該シリ＋１７８層の上に
第２のポリシリコン層を形成し、前記第１のポリシリコ
ン層、前記シリサイド層及びＯｑ記第２のポリシリコン
層のパターンを定めて、前記第１層のトランジスタのグ
ー１〜をそのチャンネル領域の一１二に限定し、前記シ
リサイド層が共通ゲートの１！電度を高め、前記第２の
ポリシリコン層が、その上に平面化酸化物層を形成する
シリコン面となる方法。

（１５）シリコン基板の、にに装置としての品質を持つ
エピタキシャル領域を形成する方法に於て、前記基板の
上に絶縁層を形成し、選ばれた場所で基板に開口を形成
して基板上のシリコンの一部分を露出し、前記基板の露
出面をシート区域として利用して、エピタキシャル方法
によって開口内にシリコンを形成し、形成されたシリコ
ンは基板から前記絶縁層の上面と略同一平面の点まで伸
びており、前記絶縁層の上に非晶質シリコン層をデポジ
ットし、固相成長法により前記非晶質シリコン層内にエ
ピタキシャル’ＡＨを形成し、該エピタキシャル領域が
シート区域から横方向外向きに伝播しており、該シリコ
ン・エピタキシャル層を形成する間、前記非晶質シリコ
ン層が固相にとずまっている方法。

【図面の簡単な説明】

第１図は第１層のトランジスタを形成した後のシリコン
基板の断面図、第２図は第１層のトランジスタのｎチャ
ンネル領域の１つに対するシート区域を形成した後のシ
リコン基板の断面図、第３図はシート区域にシリコンを
形成した状態のシリコン基板の断面図、第４図は同相エ
ピタキシャル層を横方向に形成することを示す断面図、
第５図はｐヂＶンネル・トランジスタの完成された第２
層を持つシリコン基板の断面図、第６図は別の製造方法
の場合のシリコン基板の断面図で、第１層のトランジス
タは共通のゲートが形成されている。 第７図は前記別の実施例のシリコン基板の断面図で、シ
ート区域が形成されており、第２層のトランジスタに対
するゲート酸化物がデポジットされている。第８図は前
記別の実施例のシリコン基板の断面図で、共通ゲートを
利用して第２層のトランジスタが形成されている。 主な符号の説明 １０：基板 １４：ゲート １８．２０：ｎ＋十領領 域２：チャンネル領域 ２４：平面化酸化物層 ２５：開口 ２８：シート領域 ３〇−非晶質シリコン層 ３２：エビタキシセル領域 ３４：ゲート ３８．４０：ｐ＋領領 域理人　阪　村　　　皓 手続補重書（方式） 昭和Δ／＝＝ｌ二月ｔｅ日

Claims (1)

1. 【特許請求の範囲】 シリコン基板の中に第１層のトランジスタを形成する工
   程、 前記第１層のトランジスタの上に絶縁層を形成する工程
   、 前記シリコン基板の選ばれた場所から始まってそこから
   絶縁層を通ってその表面まで上向きに延び、前記絶縁層
   の表面で露出するシリコンのシート領域を形成する工程
   、 前記絶縁層の表面の上に非晶質シリコン層をデポジット
   する工程、 前記非晶質シリコン層を固相に保ったまま固相エピタキ
   シャル成長によつて、各々のシート領域から外向きに、
   非晶質シリコン層内で予定の距離だけエピタキシャル領
   域を伝播させる工程、前記エピタキシャル領域内に第２
   図のトランジスタを形成する工程、 を含む縦方向に集積化した半導体装置を形成する方法。