JPH02143414A - 単結晶膜の形成方法 - Google Patents

単結晶膜の形成方法

Info

Publication number
JPH02143414A
JPH02143414A JP29477488A JP29477488A JPH02143414A JP H02143414 A JPH02143414 A JP H02143414A JP 29477488 A JP29477488 A JP 29477488A JP 29477488 A JP29477488 A JP 29477488A JP H02143414 A JPH02143414 A JP H02143414A
Authority
JP
Japan
Prior art keywords
film
substrate
amorphous
corners
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29477488A
Other languages
English (en)
Inventor
Yasutomo Arima
有馬 靖智
Takashi Tagami
田上 高志
Tomonori Yamaoka
智則 山岡
Shuhei Tanaka
修平 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP29477488A priority Critical patent/JPH02143414A/ja
Publication of JPH02143414A publication Critical patent/JPH02143414A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】 本発明は、半導体デバイス等を形成するための半導体膜
の製造方法に適した単結晶膜の形成方法に関し、特に矩
形の溝を利用して結晶方位のhV4つた半導体膜を製造
するグラフオエピタキシ法の改良に関する。 【従来の技術】 従来から、ガラス基板等の基板上に結晶方位の揃った半
導体膜を形成する方法として、基板上に形成した溝の形
状を用いるグラフオエピタキシ法である。 該基板」二の半導体膜をレーザーアニール、ゾーンメル
ティング等の方法で、結晶化させると、該基板の溝の形
状で決定される結晶方位を有する結晶が成長する。満2
の形状として矩形を用いた場合には、基板面に平行な(
100)面を持ち、溝方向に平行なく 100>方向を
持った半導体膜が、?:ζ2の角81(3を結晶核とし
てグラフオエピタキシャル成長することが知られている
。 く例えばAppl、Phys、LetL、35.7
1 (1979)、特開昭58−190099) 【発明が解決しようとする課8】 上記グラフオエピタキシャル成長においては、角部3以
外の結晶核から成長した結晶は、特定の方位を持たない
ので、角部3からの結晶成長のみが起きる必要がある。 しかしながら、従来のグラフオエピタキシ法では、角部
3以外からの結晶成長を抑えることは困難であり、した
がって、作製された半導体M4は、結晶方位が揃ってい
ない。 位の揃った結晶であるが、溝角部以外で成長した結晶の
間には方位の一致はない、 (第1図a)この半導体膜
7に、例えば基板に垂直な方向からイオン注入を行うと
、11人電圧によっては、角部3にのみイオン注入によ
る損傷を受けない領域を残すことができる。また、イオ
ン注入量を増やすことによって、イオン注入による損傷
を受けた半導たものであって、矩形の溝を多数設けた非
晶質基板表面に堆積した被膜を、該矩形の溝の形状で決
定される結晶方位を有する単結晶に結晶化させる単結晶
膜の形成方法において、該単結晶化の前または途中の被
膜にイオン注入を行うことを特徴とする単結晶膜の形成
方法である。 基板形状に対して等方向に成膜できる成膜法を用いて、
溝付き基板上に半導体LW4等の被膜(以後半導体膜と
称する)を成膜すると、溝角部の膜厚5と角部以外の膜
厚6とでは溝深さと同じだけの差が生じる。この半導体
膜で、グラフオエピタキシャル成長を行う、溝角部で成
長した結晶は方相成長を行えれば、従来に較べて結晶方
位が揃った結晶膜を得ることができる。 結晶粒が角部3にのみ残留する状態にした後、例えば固
相成長の温度として、結晶核生成よりも結晶成長の方が
優先である温度を選べば、固相成長の結果得られる半導
体膜10は角部3での種結晶9と同じ方位を持つ単結晶
となる。 (第1図C)半導体膜に注入するイオンとし
ては、半導体膜の結晶性や特性に悪影響をおよぼさない
ものであれば使用でき、SI半導体の場合にはSt、P
等のイオンが例示できる。 本発明に使用できる非晶質基板としては、グラフオエピ
タキシャル成長の面から、従来と同様、幅0.  Of
 〜1um、  深さ3nm 〜1μmの溝を0.01
〜18mの間隔で設けておくことが望ましい、また基板
の材質としては、ガラス等の非晶Z’l基板や、表面に
非晶質膜を被覆した基板等が例示できるが、ガラス基板
を用いることが、経済的にも、耐久的にも好ましい。 本発明に使用できる半導体腋成股法は、表面反応を利用
した成膜法であればよい。 【実施例】 @! (L  5 u 【n+  深さ0.1μm、 
 間隔0.5μrnの溝を持った半導体用ガラス基板上
に膜厚0゜IBrnのアモルファスS r tt常圧C
VD法により成膜した。まず、Siイオンの注入によっ
て51膜中の微結晶な1ilIi壊して、完全にアモル
ファスとした。イオン注入条件は、 1回目は加速電圧
140kV、  注入filE3x 10”am−2,
2回目は加速電圧00 k V、  注入m 6 X 
10 ”c rn−’とした。 イオン注入は、基板面に垂直に行った。1回目のイオン
注入で溝角部の微結晶をアモルファスとして、2@目の
イオン注入で角部以外のy&結晶をアモルファスとした
。このアモルファスSiに、760℃で16時間の熱処
理を行い、結晶成長させた。溝角部では方向の揃った結
晶粒が成長し、角部以外では方向の揃っていない結晶粒
が成長する。 次に、角部以外の結晶核から成長した方向の揃ってない
結晶の成長を抑えるためにSiのイオン注入を行った。 イオン注入条件は、加速電圧8o1(V、注入ff16
X 10”ctn−2とした。イオン注入は、基板面に
垂直に行った。この注入条件では、溝角部を除いたSi
膜中の結晶は再びアモルファスとなり、溝角部で発生し
た結晶のみが残される。 次に、650℃で20時間熱処理を行い、満角部での結
晶な種結晶として固相成長させた。 本実施例により溝付き基板上に作製した半導体膜は良好
な結晶面を有し、特性の良好な半導体膜であった。 上記実施例においては、溝角部を除いたSi膜中の結晶
をアモルファス化するイオン注入操作を結晶化処理の間
に挿入する方法を用いているが、本発明は上記に限らず
、例^ば初期の結晶化の操作中に同時にイオン注入操作
を行い、その後イオン注入を中止して結晶化を続ける等
の方法によっても実施できる。 また、上記イオン注入は、半導体膜内の不要な結晶を完
全にアモルファス化する様な条件で行っているが、本発
明は上記に限らず、例えば不要な結晶の一部がアモルフ
ァス化する様な条件で行っても、本発明の効果がある程
度用れるのでかまわない。 また、イオン注入の角度は、上記実施例の様に基板に対
して直角とすることが好ましいが、上記に限らず、ある
程度の角度を有する様に注入してもかまわない。 【発明の効果】 本発明によれば、溝角部で発生した結晶のみが成長を続
けることができるため、ガラス等の基板上に結晶方位の
そろった結晶膜、望ましくは結晶面の単一な股を得るこ
とができる。
【図面の簡単な説明】
第1図は、実施例の概略を示す工程図、第2図はグラフ
オエピタキシャル法の概略を示す断面図である。

Claims (1)

    【特許請求の範囲】
  1. (1)矩形の溝を多数設けた非晶質基板表面に堆積した
    被膜を、該矩形の溝の形状で決定される結晶方位を有す
    る単結晶に結晶化させる単結晶膜の形成方法において、
    該単結晶化の前または途中の被膜にイオン注入を行うこ
    とを特徴とする単結晶膜の形成方法。
JP29477488A 1988-11-24 1988-11-24 単結晶膜の形成方法 Pending JPH02143414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29477488A JPH02143414A (ja) 1988-11-24 1988-11-24 単結晶膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29477488A JPH02143414A (ja) 1988-11-24 1988-11-24 単結晶膜の形成方法

Publications (1)

Publication Number Publication Date
JPH02143414A true JPH02143414A (ja) 1990-06-01

Family

ID=17812120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29477488A Pending JPH02143414A (ja) 1988-11-24 1988-11-24 単結晶膜の形成方法

Country Status (1)

Country Link
JP (1) JPH02143414A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759879A (en) * 1995-04-10 1998-06-02 Sharp Kabushiki Kaisha Method for forming polycrystalline silicon film and method for fabricating thin-film transistor
US6188085B1 (en) 1993-06-10 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and a method of manufacturing thereof
US6204518B1 (en) 1999-01-19 2001-03-20 Sharp Kabushiki Kaisha SRAM cell and its fabrication process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791518A (en) * 1980-11-28 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS5893229A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体グラフオエピタキシ−素子の製造方法
JPS6265409A (ja) * 1985-09-18 1987-03-24 Sony Corp 半導体薄膜の形成方法
JPS62102517A (ja) * 1985-10-29 1987-05-13 Sony Corp 半導体層の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791518A (en) * 1980-11-28 1982-06-07 Toshiba Corp Manufacture of semiconductor device
JPS5893229A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体グラフオエピタキシ−素子の製造方法
JPS6265409A (ja) * 1985-09-18 1987-03-24 Sony Corp 半導体薄膜の形成方法
JPS62102517A (ja) * 1985-10-29 1987-05-13 Sony Corp 半導体層の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188085B1 (en) 1993-06-10 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and a method of manufacturing thereof
US6255146B1 (en) 1993-06-10 2001-07-03 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and a method of manufacturing thereof
US5759879A (en) * 1995-04-10 1998-06-02 Sharp Kabushiki Kaisha Method for forming polycrystalline silicon film and method for fabricating thin-film transistor
US6204518B1 (en) 1999-01-19 2001-03-20 Sharp Kabushiki Kaisha SRAM cell and its fabrication process

Similar Documents

Publication Publication Date Title
KR900007901B1 (ko) 단결정박막의 제조방법
EP0472970B1 (en) Process for growing crystalline thin film
JPH02143414A (ja) 単結晶膜の形成方法
JPH03290924A (ja) 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
JPH02260524A (ja) 結晶性半導体膜及びその形成方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
US5582641A (en) Crystal article and method for forming same
JPH0329316A (ja) 半導体薄膜の形成方法
JPS60164316A (ja) 半導体薄膜の形成方法
JP2752164B2 (ja) 多結晶シリコン膜の製造方法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JPH0810669B2 (ja) Soi膜の形成方法
JPH0423317A (ja) 単結晶膜の形成方法
JP2737152B2 (ja) Soi形成方法
JPH02105517A (ja) 半導体装置の製造方法
JP2833878B2 (ja) 半導体薄膜の形成方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
JP2793241B2 (ja) Soi形成法
JPS5856408A (ja) シリコン単結晶膜の成長方法
JPH04286111A (ja) 多結晶シリコン薄膜の製造方法
JPH03120715A (ja) 結晶成長方法および結晶物品
JPH059090A (ja) 結晶の成長方法
JPH04188612A (ja) 結晶成長方法及び該方法によって得られた結晶物品
JPH0431397A (ja) 単結晶膜の形成方法
JPH043913A (ja) シリコン薄膜‐絶縁基板よりなる積層体とその製法