JP2833878B2 - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JP2833878B2 JP2833878B2 JP14329491A JP14329491A JP2833878B2 JP 2833878 B2 JP2833878 B2 JP 2833878B2 JP 14329491 A JP14329491 A JP 14329491A JP 14329491 A JP14329491 A JP 14329491A JP 2833878 B2 JP2833878 B2 JP 2833878B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- crystal
- polycrystalline
- semiconductor thin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多結晶半導体薄膜の形成
法に関し、特に結晶粒径や結晶の成長方向を制御でき、
かつ経済的にも有利な多結晶半導体薄膜の形成方法に関
する。
法に関し、特に結晶粒径や結晶の成長方向を制御でき、
かつ経済的にも有利な多結晶半導体薄膜の形成方法に関
する。
【０００２】
【従来の技術】石英基板などの絶縁物上に多結晶半導体
薄膜を形成する方法として、絶縁物上に多結晶の薄膜を
形成し、それに該薄膜を構成する元素と同じ元素のイオ
ンを注入することで、一旦これをアモルファス化し、そ
の後再び結晶化する方法が従来より知られている。例え
ば、Ｓｉ多結晶薄膜が用いられた場合は、Ｓｉ+ がイオ
ン注入される。
薄膜を形成する方法として、絶縁物上に多結晶の薄膜を
形成し、それに該薄膜を構成する元素と同じ元素のイオ
ンを注入することで、一旦これをアモルファス化し、そ
の後再び結晶化する方法が従来より知られている。例え
ば、Ｓｉ多結晶薄膜が用いられた場合は、Ｓｉ+ がイオ
ン注入される。
【０００３】
【発明が解決しようとする課題】上述の従来法による多
結晶半導体薄膜の形成においては、結晶粒の径を均一化
するのが困難であり、しかも結晶粒を１〜５μｍ程度の
大きさまでしか成長させることができず、結晶性の良好
な多結晶半導体薄膜が得られないという問題がある。
結晶半導体薄膜の形成においては、結晶粒の径を均一化
するのが困難であり、しかも結晶粒を１〜５μｍ程度の
大きさまでしか成長させることができず、結晶性の良好
な多結晶半導体薄膜が得られないという問題がある。
【０００４】また、上述の従来法では、結晶粒の径にバ
ラツキが生じるので、この従来法を利用してＦＥＴ（電
界効果トランジスタ）を作製した際に、小さな粒径を均
一に得られないために、小さな粒径で移動度の大きなＦ
ＥＴを作製することが困難であり、またチャネル内の粒
界の数も製品ごとにバラツキを生じるという問題があ
る。
ラツキが生じるので、この従来法を利用してＦＥＴ（電
界効果トランジスタ）を作製した際に、小さな粒径を均
一に得られないために、小さな粒径で移動度の大きなＦ
ＥＴを作製することが困難であり、またチャネル内の粒
界の数も製品ごとにバラツキを生じるという問題があ
る。
【０００５】本発明の目的は、結晶粒径の制御や均一化
が可能であり、従来よりも大きな粒径の多結晶半導体薄
膜や、小粒径の結晶を均一に形成した移動度の大きなＦ
ＥＴを、バラツキなく製造するのに好適な多結晶半導体
薄膜の形成方法を提供することにある。
が可能であり、従来よりも大きな粒径の多結晶半導体薄
膜や、小粒径の結晶を均一に形成した移動度の大きなＦ
ＥＴを、バラツキなく製造するのに好適な多結晶半導体
薄膜の形成方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体薄膜の製
造方法は、段差を有する絶縁物表面上に形成したＳｉ多
結晶の薄膜に、ゲルマニウムのイオンを注入することに
より該段差内の角部を除いて該薄膜をアモルファス化す
る過程と、該段差内の角部の結晶を種結晶として利用し
て、アモルファス化された該薄膜を再結晶化する過程
と、を含む半導体薄膜の形成方法であって、 該Ｓｉ多結
晶の薄膜に注入されたゲルマニウムの量が、２．５×１
０ 19 個／ｃｍ 3 以上１×１０ 21 個／ｃｍ 3 以下であるこ
とを特徴とする。
造方法は、段差を有する絶縁物表面上に形成したＳｉ多
結晶の薄膜に、ゲルマニウムのイオンを注入することに
より該段差内の角部を除いて該薄膜をアモルファス化す
る過程と、該段差内の角部の結晶を種結晶として利用し
て、アモルファス化された該薄膜を再結晶化する過程
と、を含む半導体薄膜の形成方法であって、 該Ｓｉ多結
晶の薄膜に注入されたゲルマニウムの量が、２．５×１
０ 19 個／ｃｍ 3 以上１×１０ 21 個／ｃｍ 3 以下であるこ
とを特徴とする。
【０００７】本発明においては半導体薄膜形成用の多結
晶薄膜を積層する絶縁物の面に段差を設けておくこと
で、イオン注入によるアモルファス化の際に該薄膜の段
差内角部にある部分にイオンが注入されずにそこが結晶
状態として残され、この残存した結晶を種結晶として次
ぎの結晶化を行う。
晶薄膜を積層する絶縁物の面に段差を設けておくこと
で、イオン注入によるアモルファス化の際に該薄膜の段
差内角部にある部分にイオンが注入されずにそこが結晶
状態として残され、この残存した結晶を種結晶として次
ぎの結晶化を行う。
【０００８】従って、イオン注入の条件は、多結晶薄膜
の材質、膜厚、段差の形状、配置等に応じて選択され
る。通常は、絶縁物の段差以外の平坦部上の多結晶薄膜
を絶縁物との界面までアモルファス化できるイオン注入
条件が適用できる。
の材質、膜厚、段差の形状、配置等に応じて選択され
る。通常は、絶縁物の段差以外の平坦部上の多結晶薄膜
を絶縁物との界面までアモルファス化できるイオン注入
条件が適用できる。
【０００９】本発明においては、段差の形状や配置を選
択することで、半導体薄膜中に得られる結晶の粒径やそ
の成長方向等を制御することができ、例えば従来の方法
よりも大きな結晶粒径のものを得たり、均一化された小
粒径の結晶を得ることが可能となる。
択することで、半導体薄膜中に得られる結晶の粒径やそ
の成長方向等を制御することができ、例えば従来の方法
よりも大きな結晶粒径のものを得たり、均一化された小
粒径の結晶を得ることが可能となる。
【００１０】以下、図面を参照しつつ本発明の方法の一
例を更に詳細に説明する。
例を更に詳細に説明する。
【００１１】まず、例えば石英等からなる絶縁物の基板
１上に、図１（ａ）に示す段差３を設ける。この段差の
形状は、例えばレジストパターンを用いたエッチング法
等により行うことができる。また、段差の高さは、例え
ば後述するイオン注入によるアモルファス化の際に多結
晶薄膜の段差内角部にある部分４にまでアモルファス化
が及ばないように、多結晶薄膜の膜厚に応じて選択する
ことができる。
１上に、図１（ａ）に示す段差３を設ける。この段差の
形状は、例えばレジストパターンを用いたエッチング法
等により行うことができる。また、段差の高さは、例え
ば後述するイオン注入によるアモルファス化の際に多結
晶薄膜の段差内角部にある部分４にまでアモルファス化
が及ばないように、多結晶薄膜の膜厚に応じて選択する
ことができる。
【００１２】次に、段差３を設けた基板１上に図１
（ａ）に示すように半導体薄膜形成用の多結晶薄膜２を
積層する。この薄膜２の形成には減圧化学堆積（ＬＰＣ
ＶＤ）法等の各種成膜方法が利用できる。
（ａ）に示すように半導体薄膜形成用の多結晶薄膜２を
積層する。この薄膜２の形成には減圧化学堆積（ＬＰＣ
ＶＤ）法等の各種成膜方法が利用できる。
【００１３】更に、多結晶薄膜２は、イオン注入により
アモルファス化される。多結晶薄膜２に注入するイオン
としては、該薄膜を構成する元素より重い元素が用いら
れる。例えば、Ｓｉ多結晶薄膜の場合はＧｅ+ 、Ｓｎ+
等が利用でき、本発明ではＧｅ + が用いられる。この
イオン注入における条件は、先に述べたように段差以外
の平坦部における薄膜の部分が基板１との界面までアモ
ルファス化されるように設定すると良い。
アモルファス化される。多結晶薄膜２に注入するイオン
としては、該薄膜を構成する元素より重い元素が用いら
れる。例えば、Ｓｉ多結晶薄膜の場合はＧｅ+ 、Ｓｎ+
等が利用でき、本発明ではＧｅ + が用いられる。この
イオン注入における条件は、先に述べたように段差以外
の平坦部における薄膜の部分が基板１との界面までアモ
ルファス化されるように設定すると良い。
【００１４】また、アモルファス化される多結晶薄膜の
少なくとも一部が直接酸化された所望の特性を維持させ
たい酸化膜となっている場合には、注入するイオンの濃
度は、該多結晶薄膜をアモルファス化するに必要な濃度
以上であり、かつ該多結晶薄膜を直接酸化して得られる
酸化膜の特性を変化させない濃度とする。
少なくとも一部が直接酸化された所望の特性を維持させ
たい酸化膜となっている場合には、注入するイオンの濃
度は、該多結晶薄膜をアモルファス化するに必要な濃度
以上であり、かつ該多結晶薄膜を直接酸化して得られる
酸化膜の特性を変化させない濃度とする。
【００１５】Ｓｉ多結晶薄膜にＧｅ+ を注入する場合、
例えば、２．５×１０19個／ｃｍ3以上、より好ましく
は２．５×１０19個／ｃｍ3 以上１×１０21個／ｃｍ3
以下の条件が利用できる。
例えば、２．５×１０19個／ｃｍ3以上、より好ましく
は２．５×１０19個／ｃｍ3 以上１×１０21個／ｃｍ3
以下の条件が利用できる。
【００１６】図１（ｂ）に示す破線部分までアモルファ
ス化したところで、アモルファス化された部分５を結晶
化して、図１（ｃ）に示すように多結晶の半導体薄膜２
−１を得る。この結晶化には加熱処理等が利用できる。
結晶化に際して、段差３内の角部４にアモルファス化さ
れずに結晶状態のまま残された部分の結晶が種結晶とな
って結晶が成長する。図２に結晶粒の成長方向の一例を
基板の上方からの平面図として摸式的に示す。この例で
は、直線的に伸びた段差３に対してほぼ垂直な方向に結
晶粒が成長している。従って、段差３の形状や配置を選
択することで結晶粒の大きさや成長方向を制御すること
が可能となる。
ス化したところで、アモルファス化された部分５を結晶
化して、図１（ｃ）に示すように多結晶の半導体薄膜２
−１を得る。この結晶化には加熱処理等が利用できる。
結晶化に際して、段差３内の角部４にアモルファス化さ
れずに結晶状態のまま残された部分の結晶が種結晶とな
って結晶が成長する。図２に結晶粒の成長方向の一例を
基板の上方からの平面図として摸式的に示す。この例で
は、直線的に伸びた段差３に対してほぼ垂直な方向に結
晶粒が成長している。従って、段差３の形状や配置を選
択することで結晶粒の大きさや成長方向を制御すること
が可能となる。
【００１７】なお、図２に示すような結晶の成長は以下
のような理由によって起こると考えられる。
のような理由によって起こると考えられる。
【００１８】結晶成長の速い方向は（１１０）方向であ
るため、種結晶（シード）でいろいろな方向があって
も、シードから離れると結晶成長速度の大きな面が残
る。主に（１００）と（１１０）の面の粒径がほとんど
になる。また、この現象は薄膜２と基板１との界面まで
イオン注入によりアモルファス化していることにより、
イオン損傷を与えて、該界面に成長核を発生させにくく
していて、かつシードが多結晶の下部に埋め込まれてい
るため、結晶成長が容易であるためではないかと考えら
れる。
るため、種結晶（シード）でいろいろな方向があって
も、シードから離れると結晶成長速度の大きな面が残
る。主に（１００）と（１１０）の面の粒径がほとんど
になる。また、この現象は薄膜２と基板１との界面まで
イオン注入によりアモルファス化していることにより、
イオン損傷を与えて、該界面に成長核を発生させにくく
していて、かつシードが多結晶の下部に埋め込まれてい
るため、結晶成長が容易であるためではないかと考えら
れる。
【００１９】なお、Ｓｉ多結晶薄膜を用いる場合は、Ｇ
ｅ+ イオンを注入することで、段差３内の種結晶からの
結晶の成長をより効果的に行うことができる。これは、
Ｇｅ + イオンがＳｉ+ イオンよりも重いすなわち質量数
が多いため、Ｓｉ結晶を十分に破壊して効果的なアモル
ファス化が行われ、段差部以外の平坦部での結晶の残存
を生じさせないためと考えられる。
ｅ+ イオンを注入することで、段差３内の種結晶からの
結晶の成長をより効果的に行うことができる。これは、
Ｇｅ + イオンがＳｉ+ イオンよりも重いすなわち質量数
が多いため、Ｓｉ結晶を十分に破壊して効果的なアモル
ファス化が行われ、段差部以外の平坦部での結晶の残存
を生じさせないためと考えられる。
【００２０】また、以上の例では、最初に基板に段差を
設けたが、集積回路等の基板上に各種機能膜が所定のパ
ターンで積層され、段差がすでに設けられているものに
ついては、その段差を利用して本発明による半導体薄膜
の形成を行っても良い。
設けたが、集積回路等の基板上に各種機能膜が所定のパ
ターンで積層され、段差がすでに設けられているものに
ついては、その段差を利用して本発明による半導体薄膜
の形成を行っても良い。
【００２１】更に、基板１を構成する絶縁物としては、
ＳｉＯ2以外に、ＳｉＮ、ＡｌＮ、Ａｌ2Ｏ3等からなる
ものが挙げられる。
ＳｉＯ2以外に、ＳｉＮ、ＡｌＮ、Ａｌ2Ｏ3等からなる
ものが挙げられる。
【００２２】本発明の方法に用いる段差の他の例を図３
の部分断面図に示す。この例では、２つの段差の組み合
せにより、凹状の溝６が形成されている。この溝６を設
けた基板１上に多結晶薄膜２を形成し、基板１と薄膜２
の界面までアモルファス化した後、アモルファス化した
部分５を結晶化すると、溝６内に残された結晶が種結晶
となって結晶成長を行うことができる。
の部分断面図に示す。この例では、２つの段差の組み合
せにより、凹状の溝６が形成されている。この溝６を設
けた基板１上に多結晶薄膜２を形成し、基板１と薄膜２
の界面までアモルファス化した後、アモルファス化した
部分５を結晶化すると、溝６内に残された結晶が種結晶
となって結晶成長を行うことができる。
【００２３】また、この溝６をライン状にしたり、正方
形状にパターニングすることができる。ライン状にする
と図２に示したのと同様に一方向に結晶化する。正方
形、点状であると、放射状に結晶成長することになる。
形状にパターニングすることができる。ライン状にする
と図２に示したのと同様に一方向に結晶化する。正方
形、点状であると、放射状に結晶成長することになる。
【００２４】
実施例１ 石英ガラス基板にレジストを用いたパターニングにより
2000オングストロームの高低差の図１に示す形状の段差
を設け、その上にＬＰＣＶＤ法により多結晶Ｓｉ薄膜
（基板平坦部上膜厚1700オングストローム）を堆積し、
図１（ａ）の状態を得た。次に、この多結晶Ｓｉ薄膜に
Ｇｅ+ を５×１０15個／ｃｍ2 、加速電圧１５０ＫｅＶ
の条件で打ち込んだ後、透過型電子顕微鏡（ＴＥＭ）に
よりその断面写真を取り、段差部以外の多結晶層がアモ
ルファス化したことを確認した。
2000オングストロームの高低差の図１に示す形状の段差
を設け、その上にＬＰＣＶＤ法により多結晶Ｓｉ薄膜
（基板平坦部上膜厚1700オングストローム）を堆積し、
図１（ａ）の状態を得た。次に、この多結晶Ｓｉ薄膜に
Ｇｅ+ を５×１０15個／ｃｍ2 、加速電圧１５０ＫｅＶ
の条件で打ち込んだ後、透過型電子顕微鏡（ＴＥＭ）に
よりその断面写真を取り、段差部以外の多結晶層がアモ
ルファス化したことを確認した。
【００２５】これに、６５０℃約１時間の加熱処理を行
い、多結晶半導体薄膜を得た。得られた多結晶半導体薄
膜の結晶性を透過型電子顕微鏡（ＴＥＭ）により調べた
ところ、図２に示すように段差方向に対してほぼ垂直な
方向に結晶が成長し、また粒径も１５μｍ程度まで大き
くなっていることが確認された。更に、各結晶の大きさ
のバラツキも少ないものとなった。
い、多結晶半導体薄膜を得た。得られた多結晶半導体薄
膜の結晶性を透過型電子顕微鏡（ＴＥＭ）により調べた
ところ、図２に示すように段差方向に対してほぼ垂直な
方向に結晶が成長し、また粒径も１５μｍ程度まで大き
くなっていることが確認された。更に、各結晶の大きさ
のバラツキも少ないものとなった。
【００２６】比較例１ 段差を設けない平坦な石英基板を用い、Ｓｉ+ イオンを
打ち込んで、実施例１と同様にして多結晶半導体薄膜の
形成を行った。
打ち込んで、実施例１と同様にして多結晶半導体薄膜の
形成を行った。
【００２７】その結果、アモルファス化後の加熱処理に
おいて約６００℃で１０時間以上の処理が十分な結晶化
を行うために必要であった。さらに、結晶化によって得
られた結晶の粒径は１〜５μｍ程度と小さく、また結晶
核がランダムにできるため、結晶成長方向や粒径のバラ
ツキも大きかった。
おいて約６００℃で１０時間以上の処理が十分な結晶化
を行うために必要であった。さらに、結晶化によって得
られた結晶の粒径は１〜５μｍ程度と小さく、また結晶
核がランダムにできるため、結晶成長方向や粒径のバラ
ツキも大きかった。
【００２８】
【発明の効果】本発明の多結晶半導体薄膜の形成方法に
よれば、半導体薄膜形成用の多結晶薄膜を積層する基板
に段差を設けておくことで、アモルファス化後の再結晶
化の際の種結晶を段差内に残存させ、それを利用した結
晶の成長を生じさせることができる。
よれば、半導体薄膜形成用の多結晶薄膜を積層する基板
に段差を設けておくことで、アモルファス化後の再結晶
化の際の種結晶を段差内に残存させ、それを利用した結
晶の成長を生じさせることができる。
【００２９】従って、段差の形状や配置を選択すること
で、結晶の成長方向、粒界の方向、粒径等を制御するこ
とができ、例えば、従来の方法よりも大きな粒径の結晶
を形成したり、粒径のバラツキのない多結晶半導体薄膜
を提供することができる。
で、結晶の成長方向、粒界の方向、粒径等を制御するこ
とができ、例えば、従来の方法よりも大きな粒径の結晶
を形成したり、粒径のバラツキのない多結晶半導体薄膜
を提供することができる。
【００３０】さらに、自己整合により微小な種結晶を所
望の位置に配置することができ、自己元素より重い元素
のイオンの注入によりアモルファス化を促進し、結晶化
の際の処理時間を大幅に短縮することが可能となる。
望の位置に配置することができ、自己元素より重い元素
のイオンの注入によりアモルファス化を促進し、結晶化
の際の処理時間を大幅に短縮することが可能となる。
【００３１】また、ＦＥＴとして利用する半導体薄膜を
本発明の方法で形成することにより移動度の大きいＦＥ
Ｔを得ることができる。
本発明の方法で形成することにより移動度の大きいＦＥ
Ｔを得ることができる。
【００３２】更に、本発明の方法は、イオン注入の際に
レジストマスクを使用しなくても良好なイオン注入が行
えるので、レジストマスクのスパッタによる影響やガス
発生のための不純物等の混入が防止できる。
レジストマスクを使用しなくても良好なイオン注入が行
えるので、レジストマスクのスパッタによる影響やガス
発生のための不純物等の混入が防止できる。
【図１】（ａ）〜（ｃ）は本発明の方法の一例の主要工
程を基板の部分断面として示す図である。
程を基板の部分断面として示す図である。
【図２】本発明の方法で得られた多結晶半導体薄膜の結
晶成長方向を摸式的に示した平面図である。
晶成長方向を摸式的に示した平面図である。
【図３】本発明の方法で用いる段差の他の例を基板の部
分断面として示す図である。
分断面として示す図である。
１ 基板 ２ 多結晶薄膜 ３ 段差 ４ 結晶状態として残された部分
Claims (1)
- 【請求項１】 段差を有する絶縁物表面上に形成したＳ
ｉ多結晶の薄膜に、ゲルマニウムのイオンを注入するこ
とにより該段差内の角部を除いて該薄膜をアモルファス
化する過程と、該段差内の角部の結晶を種結晶として利
用して、アモルファス化された該薄膜を再結晶化する過
程と、を含む半導体薄膜の形成方法であって、 該Ｓｉ多結晶の薄膜に注入されたゲルマニウムの量が、
２．５×１０19個／ｃｍ3 以上１×１０21個／ｃｍ3以
下であることを特徴とする半導体薄膜の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14329491A JP2833878B2 (ja) | 1991-06-14 | 1991-06-14 | 半導体薄膜の形成方法 |
| EP19920109956 EP0518377A3 (en) | 1991-06-14 | 1992-06-12 | Method for forming a seed and a semiconductor film using said seed |
| CA 2071192 CA2071192C (en) | 1991-06-14 | 1992-06-12 | Method for forming a seed and a semiconductor film using said seed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14329491A JP2833878B2 (ja) | 1991-06-14 | 1991-06-14 | 半導体薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04367220A JPH04367220A (ja) | 1992-12-18 |
| JP2833878B2 true JP2833878B2 (ja) | 1998-12-09 |
Family
ID=15335392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14329491A Expired - Fee Related JP2833878B2 (ja) | 1991-06-14 | 1991-06-14 | 半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833878B2 (ja) |
-
1991
- 1991-06-14 JP JP14329491A patent/JP2833878B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04367220A (ja) | 1992-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0472970B1 (en) | Process for growing crystalline thin film | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JP2833878B2 (ja) | 半導体薄膜の形成方法 | |
| JP2800060B2 (ja) | 半導体膜の製造方法 | |
| JPH03104210A (ja) | 半導体装置の製造方法 | |
| JP2695466B2 (ja) | 結晶成長方法 | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JP2766315B2 (ja) | 半導体の製造法 | |
| EP0390607B1 (en) | Process for forming crystalline semiconductor film | |
| JP3217419B2 (ja) | 結晶膜の形成方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 | |
| CA2071192C (en) | Method for forming a seed and a semiconductor film using said seed | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPH02143414A (ja) | 単結晶膜の形成方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPH0732123B2 (ja) | 半導体装置用基板の製造方法 | |
| JP2760449B2 (ja) | 半導体薄膜の製造方法 | |
| JPH04243137A (ja) | 半導体装置の製造方法 | |
| JPH03120715A (ja) | 結晶成長方法および結晶物品 | |
| JPH04188613A (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
| JPH0580438B2 (ja) | ||
| JP2578917B2 (ja) | Ｃｄ系▲ＩＩ▼―▲ＶＩ▼族化合物半導体薄膜の製造方法 | |
| JPH04286111A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |