JPS5856408A - シリコン単結晶膜の成長方法 - Google Patents
シリコン単結晶膜の成長方法Info
- Publication number
- JPS5856408A JPS5856408A JP56155152A JP15515281A JPS5856408A JP S5856408 A JPS5856408 A JP S5856408A JP 56155152 A JP56155152 A JP 56155152A JP 15515281 A JP15515281 A JP 15515281A JP S5856408 A JPS5856408 A JP S5856408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- single crystal
- polysilicon
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、クリコン単結晶膜の成長方法に係わ〕、特に
非晶質絶縁膜上への結晶成長方法の改良に関する。
非晶質絶縁膜上への結晶成長方法の改良に関する。
近時、レーデアニーリング技術を利用して溶融シリコン
やシリコン酸化膜畔0非晶質膜上にシリコン単結晶膜を
成長させる方法が注目されている0例えば、グ2フオエ
ビタdP¥−では溶融石英基板の表面に溝を形成した屯
のを下地とし、この上にアモルファスシリコンを堆積し
ておいて、レーザでアニーリングすることによってシリ
コンの単結晶領域を作ることができる。
やシリコン酸化膜畔0非晶質膜上にシリコン単結晶膜を
成長させる方法が注目されている0例えば、グ2フオエ
ビタdP¥−では溶融石英基板の表面に溝を形成した屯
のを下地とし、この上にアモルファスシリコンを堆積し
ておいて、レーザでアニーリングすることによってシリ
コンの単結晶領域を作ることができる。
そして、このグラフオエピタキシーを発展させて最近で
は、基板上の酸化膜表面に周期的な溝を形成し、この上
にアモルファスシリコンやポリシリコン等のシリコン系
膜を堆積したのち、レーザでアニール処理して上記酸化
膜上にシリコンの単結晶膜を成長させる方法が開発され
るに至っている。このように非晶質絶縁膜とシリコン単
結晶膜とが自由に積み重ねられるようになると、L8I
の構造に3次元的な自由度を与えることになシ、この効
果は極めて大きい。
は、基板上の酸化膜表面に周期的な溝を形成し、この上
にアモルファスシリコンやポリシリコン等のシリコン系
膜を堆積したのち、レーザでアニール処理して上記酸化
膜上にシリコンの単結晶膜を成長させる方法が開発され
るに至っている。このように非晶質絶縁膜とシリコン単
結晶膜とが自由に積み重ねられるようになると、L8I
の構造に3次元的な自由度を与えることになシ、この効
果は極めて大きい。
しかしながら、この種の方法にあっては次のような問題
があった。すなわち、前記酸化膜上のシリコン系膜をア
ニール処理して単結晶化するに際し、シリコン系膜中に
は結晶となる核がないためアニール効果は必ずしも十分
ではなく、大きな結晶は得られない、また、酸化膜はり
ソゲ2フイによる加工精度が悪いため、酸化膜上に溝の
形成を精度良く行うことができない、このため、酸化繰
上に設けたシリコン系膜のアニールが不均質となシ単結
晶化のばらつきが生じる・さらに、酸化膜は耐熱性が悪
いため、アニール時に変形してしまい、これがシリコン
の単結晶化に悪影響を及はす等の問題があった・本発明
は上記事情を考厘してなされたもので、その目的とする
ところは、非晶質絶縁膜上に形成したシリコン系膜の単
結晶化を容易かつ、良好に行い得るシリコン単結晶膜の
成長方法を提供することにある。
があった。すなわち、前記酸化膜上のシリコン系膜をア
ニール処理して単結晶化するに際し、シリコン系膜中に
は結晶となる核がないためアニール効果は必ずしも十分
ではなく、大きな結晶は得られない、また、酸化膜はり
ソゲ2フイによる加工精度が悪いため、酸化膜上に溝の
形成を精度良く行うことができない、このため、酸化繰
上に設けたシリコン系膜のアニールが不均質となシ単結
晶化のばらつきが生じる・さらに、酸化膜は耐熱性が悪
いため、アニール時に変形してしまい、これがシリコン
の単結晶化に悪影響を及はす等の問題があった・本発明
は上記事情を考厘してなされたもので、その目的とする
ところは、非晶質絶縁膜上に形成したシリコン系膜の単
結晶化を容易かつ、良好に行い得るシリコン単結晶膜の
成長方法を提供することにある。
まず、本発明の詳細な説明する。クリコン系膜の単結晶
化を容易にするにはVす;ン系膜中に結晶の核となる亀
のを形成すればよい、そこで、本発明者等は鋭意研究を
重ねた結果、シリコン系膜をアニール処理する前にシリ
コン系膜にイオン注入を行えは、この注入イオンが核と
なシアニールによるシリコン系膜の単結晶化が容易にな
るヒとを見出した。さらに1酸化膜O代シに窒化膜を用
いれば、前記溝の加工精度および耐熱性が向上すること
を見出した。
化を容易にするにはVす;ン系膜中に結晶の核となる亀
のを形成すればよい、そこで、本発明者等は鋭意研究を
重ねた結果、シリコン系膜をアニール処理する前にシリ
コン系膜にイオン注入を行えは、この注入イオンが核と
なシアニールによるシリコン系膜の単結晶化が容易にな
るヒとを見出した。さらに1酸化膜O代シに窒化膜を用
いれば、前記溝の加工精度および耐熱性が向上すること
を見出した。
本発明はこのような点に着目し、基板上に絶縁膜を堆積
したのち該絶縁膜に溝を形成し、上記絶縁膜上に非単結
晶シリコン系膜を堆積し、′次いでシリコン系膜にイオ
ン注入を行い、しかるのちシリコン系膜にレーデビーム
或いは電子ビームを照射してアニール処理を施すように
した方法である。
したのち該絶縁膜に溝を形成し、上記絶縁膜上に非単結
晶シリコン系膜を堆積し、′次いでシリコン系膜にイオ
ン注入を行い、しかるのちシリコン系膜にレーデビーム
或いは電子ビームを照射してアニール処理を施すように
した方法である。
したがって本発明によれば、アニール時にシリコン系膜
中の注入イオンが結晶の核として作用するため、非晶質
絶縁膜上のクリコン系膜の単結晶化を容易に行うことが
できる。とのため、各種半導体素子の基板として用いる
のに極めて有効となる・ また、帥記絶縁膜を窒化膜で形成、或いは酸化膜および
その上に堆積した窒化膜で形成すれば、前記溝の加工精
度およびアニール時の耐熱性の向上をはかシ得る。これ
によって、アニールが不均質になるとと中絶縁膜の変形
等を未然に防止することができる。
中の注入イオンが結晶の核として作用するため、非晶質
絶縁膜上のクリコン系膜の単結晶化を容易に行うことが
できる。とのため、各種半導体素子の基板として用いる
のに極めて有効となる・ また、帥記絶縁膜を窒化膜で形成、或いは酸化膜および
その上に堆積した窒化膜で形成すれば、前記溝の加工精
度およびアニール時の耐熱性の向上をはかシ得る。これ
によって、アニールが不均質になるとと中絶縁膜の変形
等を未然に防止することができる。
以下、本発明の詳細を図示の実施例によって説明する。
第1図(1)〜(6)は本発明の一実施例に係わるクリ
コン単結晶膜の成長工程を示す断面模式図である。まず
、第1図(、)に示す如くガラス基板1上に酸化膜2を
堆積する。そして、酸化膜2上に第1図(b)に示す如
く窒化膜Sを”堆積し、続いて窒化膜s上に周期的な溝
を形成する。ことで。
コン単結晶膜の成長工程を示す断面模式図である。まず
、第1図(、)に示す如くガラス基板1上に酸化膜2を
堆積する。そして、酸化膜2上に第1図(b)に示す如
く窒化膜Sを”堆積し、続いて窒化膜s上に周期的な溝
を形成する。ことで。
上記溝は第2図に示す如くその臨界半径−rをr≦10
Cμm〕以下とした。次いで、第1図(、)に示す如く
窒化WAs上にポリシリコン膜(′非単結晶クリフン系
膜)4を堆積する。そして、とのポリシリコン膜4にイ
オン5の注入を行う、しかるのち、ぼりシリ;ン膜4に
レーデビーム6を照射・する。これにより、ポリシリコ
ン゛4はアニーリングされ単結晶化しシリコン単結晶膜
が成長形成され九〇 なお、上記工程によシ形成されたシリコン単結晶膜を基
板として用いP−チャネルIリシリ゛コ2 FITを製
作し、そのホール移動度μ日を測定したところμH−8
5(m/V・−ee)であった。また、基板の比抵抗ρ
はρ=95〔Ω・傭〕、そのばらつきは±3〔チ〕以内
に納まっていた。さらに、粒径は3〔μm〕と大きかっ
た。一方、レーデビームの代りに電子ビーム (V=1
00 kV 、 I=10mA)を用いたところ、上記
作製されたFETのホール移動度μH= 80 (m/
V 11se、e ) *比抵抗ρ=90 (1hyr
〕、はらつき±3〔チ〕以内、粒径2.5〔μm〕でめ
った、 このように本実施例方法によれば、ポリシリコン膜4に
イオン注入を行ったのち同機4にアニール処理を施すよ
うに12でいるので、アニール時にポリシリコン膜4中
の注入イオンが結晶の核として作用し、ポリシリコン膜
4の単結晶化が極めて容易となる。tた、ポリシリコン
膜4の下地として窒化膜3を用いているので、溝の形成
を高精度化に行い得る。さらに、窒化膜3は酸化膜2に
比して耐熱性が十分高いため、アニール時に変形するこ
とはない。このため、単結晶化に際し、アニールの不均
質化中ばらつき等を未然に防止することができ、良好な
単結晶膜を成長させるととができる。
Cμm〕以下とした。次いで、第1図(、)に示す如く
窒化WAs上にポリシリコン膜(′非単結晶クリフン系
膜)4を堆積する。そして、とのポリシリコン膜4にイ
オン5の注入を行う、しかるのち、ぼりシリ;ン膜4に
レーデビーム6を照射・する。これにより、ポリシリコ
ン゛4はアニーリングされ単結晶化しシリコン単結晶膜
が成長形成され九〇 なお、上記工程によシ形成されたシリコン単結晶膜を基
板として用いP−チャネルIリシリ゛コ2 FITを製
作し、そのホール移動度μ日を測定したところμH−8
5(m/V・−ee)であった。また、基板の比抵抗ρ
はρ=95〔Ω・傭〕、そのばらつきは±3〔チ〕以内
に納まっていた。さらに、粒径は3〔μm〕と大きかっ
た。一方、レーデビームの代りに電子ビーム (V=1
00 kV 、 I=10mA)を用いたところ、上記
作製されたFETのホール移動度μH= 80 (m/
V 11se、e ) *比抵抗ρ=90 (1hyr
〕、はらつき±3〔チ〕以内、粒径2.5〔μm〕でめ
った、 このように本実施例方法によれば、ポリシリコン膜4に
イオン注入を行ったのち同機4にアニール処理を施すよ
うに12でいるので、アニール時にポリシリコン膜4中
の注入イオンが結晶の核として作用し、ポリシリコン膜
4の単結晶化が極めて容易となる。tた、ポリシリコン
膜4の下地として窒化膜3を用いているので、溝の形成
を高精度化に行い得る。さらに、窒化膜3は酸化膜2に
比して耐熱性が十分高いため、アニール時に変形するこ
とはない。このため、単結晶化に際し、アニールの不均
質化中ばらつき等を未然に防止することができ、良好な
単結晶膜を成長させるととができる。
なお・本発明は上述した実施例に限定されるものではな
い・例えば、前記シリコン系muポ1) りI) :r
ンiK[らf、アそルファスクリコン膜でもよい。また
、前記絶縁膜は必ずしも酸化膜と窒化膜との2層構造に
限るものではなく窒化膜単体でもよい。さらに、レーデ
ビームや電子ビームの強度およびイオンの注入量等は、
仕様に応じて適宜定めればよい、また、本発明方法によ
シ成長された単結晶膜はFITの基板としてのみならず
、各種半導体素子に用いることが可能である。その他、
本発明の要旨を逸脱しない範囲で、徨々変形して実施す
ることができる。
い・例えば、前記シリコン系muポ1) りI) :r
ンiK[らf、アそルファスクリコン膜でもよい。また
、前記絶縁膜は必ずしも酸化膜と窒化膜との2層構造に
限るものではなく窒化膜単体でもよい。さらに、レーデ
ビームや電子ビームの強度およびイオンの注入量等は、
仕様に応じて適宜定めればよい、また、本発明方法によ
シ成長された単結晶膜はFITの基板としてのみならず
、各種半導体素子に用いることが可能である。その他、
本発明の要旨を逸脱しない範囲で、徨々変形して実施す
ることができる。
第1図(a)〜(1)は本発明の一実施例に係わるシリ
コン単結晶膜の成長工程を示す断面模式図、第2図は第
1図(b)の要部拡大図である。 1・・・ガラス基板、2・・・酸化膜、3−・窒化膜、
4・・・ポリシリコン膜、5・・・イオン、6・−・レ
ーデビーA−
コン単結晶膜の成長工程を示す断面模式図、第2図は第
1図(b)の要部拡大図である。 1・・・ガラス基板、2・・・酸化膜、3−・窒化膜、
4・・・ポリシリコン膜、5・・・イオン、6・−・レ
ーデビーA−
Claims (1)
- 基板上に絶縁膜を堆積し該絶縁膜表面に溝を形成したの
ち、上記絶縁膜上に非単結晶シリコン系膜を堆積し、次
いで上記シリコン系膜にイオン注入を行い、しかるのち
上記シリコン系膜にレーデビーム或いは電子ビームを照
射してアニール処理を施すことを卿徴とするクリコン単
結晶膜の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56155152A JPS5856408A (ja) | 1981-09-30 | 1981-09-30 | シリコン単結晶膜の成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56155152A JPS5856408A (ja) | 1981-09-30 | 1981-09-30 | シリコン単結晶膜の成長方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5856408A true JPS5856408A (ja) | 1983-04-04 |
Family
ID=15599665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56155152A Pending JPS5856408A (ja) | 1981-09-30 | 1981-09-30 | シリコン単結晶膜の成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5856408A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0283915A (ja) * | 1988-09-20 | 1990-03-26 | Ricoh Co Ltd | 半導体単結晶薄膜の製造方法 |
JPH057269U (ja) * | 1991-06-04 | 1993-02-02 | 株式会社ルイ▲高▼商会 | 運動競技用器材の構成部材及び運動競技用ゴール及びサツカー用ゴール |
KR100611219B1 (ko) | 2003-03-05 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
-
1981
- 1981-09-30 JP JP56155152A patent/JPS5856408A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0283915A (ja) * | 1988-09-20 | 1990-03-26 | Ricoh Co Ltd | 半導体単結晶薄膜の製造方法 |
JPH057269U (ja) * | 1991-06-04 | 1993-02-02 | 株式会社ルイ▲高▼商会 | 運動競技用器材の構成部材及び運動競技用ゴール及びサツカー用ゴール |
KR100611219B1 (ko) | 2003-03-05 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5918196A (ja) | 単結晶薄膜の製造方法 | |
JPS5856408A (ja) | シリコン単結晶膜の成長方法 | |
JPS5860556A (ja) | 半導体装置の製法 | |
JPS5856407A (ja) | シリコン単結晶膜の成長方法 | |
JPS60164316A (ja) | 半導体薄膜の形成方法 | |
JP2550968B2 (ja) | 半導体薄膜の結晶化方法 | |
JPS62119914A (ja) | 半導体層の固相成長方法 | |
JPH059099A (ja) | 結晶の成長方法 | |
JPS60245211A (ja) | Soi構造の形成方法 | |
JPH0810669B2 (ja) | Soi膜の形成方法 | |
JPS5939791A (ja) | 単結晶の製造方法 | |
JP2994667B2 (ja) | Soi構造の形成方法 | |
JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
JPH02143414A (ja) | 単結晶膜の形成方法 | |
JPS57133626A (en) | Manufacture of semiconductor thin film | |
JPS59228713A (ja) | 半導体装置の製造方法 | |
JPH0732121B2 (ja) | 半導体装置の製造方法 | |
JPS6265409A (ja) | 半導体薄膜の形成方法 | |
JPH01214110A (ja) | 半導体装置の製造方法 | |
JPH04130623A (ja) | 半導体装置の製造方法 | |
JP2793241B2 (ja) | Soi形成法 | |
JPS63236311A (ja) | 半導体装置の製造方法 | |
JPS63185015A (ja) | 半導体薄膜の形成方法 | |
JPS63271916A (ja) | シリコン薄膜の形成方法 | |
JPH06236894A (ja) | 薄膜トランジスタの製造方法 |