JPS59228713A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59228713A JPS59228713A JP10365583A JP10365583A JPS59228713A JP S59228713 A JPS59228713 A JP S59228713A JP 10365583 A JP10365583 A JP 10365583A JP 10365583 A JP10365583 A JP 10365583A JP S59228713 A JPS59228713 A JP S59228713A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- amorphous
- semiconductor film
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は絶縁性単結晶基板上の半導体装置の製造方法に
関する。
関する。
絶縁性単結晶基板上の単結晶半導体膜を用いた集積回路
はその構造上、高密夏化、高速度化の点において、半導
体基板を用いたものよりも有利である。
はその構造上、高密夏化、高速度化の点において、半導
体基板を用いたものよりも有利である。
反面、絶縁基板上に異種の単結晶半導体膜を成長させる
ため、この半導体膜中には高密度の格子欠陥が存在する
という欠点をもつ。この高密度に存在する格子欠陥が素
子の電気的特性を劣化させることが問題となっている。
ため、この半導体膜中には高密度の格子欠陥が存在する
という欠点をもつ。この高密度に存在する格子欠陥が素
子の電気的特性を劣化させることが問題となっている。
例えばサファイア基板上の単結晶シリコン膜（ＳＯ８膜
）を用いたＭＯＳデバイスの場合、その特性のなかでド
レインリーク電流の増加、あるいは反転層実効移動度の
低下がみられる。前者はドレイン側近傍における生成再
結合電流によるものであり、シリコン膜の結晶性、特に
結晶欠陥が多量に存在するシリコン−サファイア界面近
傍の結晶性の改善が要求される。一方、後者はシリコン
膜表面近傍の散乱中心によって電荷が散乱することによ
り起こるものであり、従って、シリコン膜表面近傍の結
晶性を改善することが要求されている。
）を用いたＭＯＳデバイスの場合、その特性のなかでド
レインリーク電流の増加、あるいは反転層実効移動度の
低下がみられる。前者はドレイン側近傍における生成再
結合電流によるものであり、シリコン膜の結晶性、特に
結晶欠陥が多量に存在するシリコン−サファイア界面近
傍の結晶性の改善が要求される。一方、後者はシリコン
膜表面近傍の散乱中心によって電荷が散乱することによ
り起こるものであり、従って、シリコン膜表面近傍の結
晶性を改善することが要求されている。
上述したうちシリコン−サファイア界面近傍の結晶性を
改善する方法については、例えばＡｐｐｌ 、Ｐｈｙｓ
、Ｌｅｔｔ 、 ３４ （１） 、 Ｉ Ｊａｎｕａ
ｒｙ １９７９に記載された方法が知られている。この
方法はサファイア基板上に形成された単結晶シリコン膜
にシリコンイオンをイオン注入してシリコン−サファイ
ア界面近傍のみを非晶質化した後、熱処理を行ない表面
側から再結晶化するものである。
改善する方法については、例えばＡｐｐｌ 、Ｐｈｙｓ
、Ｌｅｔｔ 、 ３４ （１） 、 Ｉ Ｊａｎｕａ
ｒｙ １９７９に記載された方法が知られている。この
方法はサファイア基板上に形成された単結晶シリコン膜
にシリコンイオンをイオン注入してシリコン−サファイ
ア界面近傍のみを非晶質化した後、熱処理を行ない表面
側から再結晶化するものである。
この方法ではシリコン−サファイア界面近傍の結晶性は
改善さ扛るものの表面近傍については結晶性が改善され
ない。
改善さ扛るものの表面近傍については結晶性が改善され
ない。
こうしたことから、例えば特願昭５６−４５０４７にお
いては、上記方法によりシリコン−サファイア界面近傍
の結晶性を改各した後、更にシリコン膜に再度シリコン
イオンをイオン注入してシリコン膜の表面近傍を非晶質
化し、次いで熱処理を行ない界面側から再結晶化するこ
とにより、界面近傍のみならず表面近傍についても結晶
性を改善するという方法が開示されている。
いては、上記方法によりシリコン−サファイア界面近傍
の結晶性を改各した後、更にシリコン膜に再度シリコン
イオンをイオン注入してシリコン膜の表面近傍を非晶質
化し、次いで熱処理を行ない界面側から再結晶化するこ
とにより、界面近傍のみならず表面近傍についても結晶
性を改善するという方法が開示されている。
上記方法によりサファイア基板上に形成された厚さ０．
３μｍの単結晶シリコン膜について、結晶欠陥密度の膜
厚方向分布は第１図に示すようなものであった。第１図
中横軸のＯはシリコン−サファイア界面を示し、実線Ｘ
は気相成長したまま（ａｓ −ｇｒｏｗｎ ）の単結晶
シリコン膜、破線Ｙは界面側の再結晶層、一点鎖線２は
表面側の再結晶層の結晶欠陥密度の膜厚方向分布をそれ
ぞれ示すものである。すなわち、単結晶シリコン膜表面
の結晶欠陥密度は実線の２Ｘ１０／ｘから一点鎖線の５
×１０／ｃｍに低下している。
３μｍの単結晶シリコン膜について、結晶欠陥密度の膜
厚方向分布は第１図に示すようなものであった。第１図
中横軸のＯはシリコン−サファイア界面を示し、実線Ｘ
は気相成長したまま（ａｓ −ｇｒｏｗｎ ）の単結晶
シリコン膜、破線Ｙは界面側の再結晶層、一点鎖線２は
表面側の再結晶層の結晶欠陥密度の膜厚方向分布をそれ
ぞれ示すものである。すなわち、単結晶シリコン膜表面
の結晶欠陥密度は実線の２Ｘ１０／ｘから一点鎖線の５
×１０／ｃｍに低下している。
しかし、ＬＳＩ技術の進歩に伴ない素子が微細化される
につれ、素子特性の向上を図るために単結晶半導体膜の
結晶性をより一層改善することが要望されるようになっ
てきた。
につれ、素子特性の向上を図るために単結晶半導体膜の
結晶性をより一層改善することが要望されるようになっ
てきた。
本発明は上記事情に鑑みてなされたものでちり、絶縁性
単結晶基板上に形成された単結晶−半導体膜の結晶性を
より一層改善することにより素子特性の向上した半導体
装置を製造し得る方法を提供しようとするものである。
単結晶基板上に形成された単結晶−半導体膜の結晶性を
より一層改善することにより素子特性の向上した半導体
装置を製造し得る方法を提供しようとするものである。
本発明の半導体装置の製造方法は絶縁性単結晶基板上に
単結晶半導体膜を被着し、この半導体膜を表面から加熱
し、次いでイオン注入により前記半導体膜の界面ｆｉｌ
ｌを非晶質化した後、熱処理により再結晶化し、更にイ
オン注入により前記半導体膜の表面側を非晶質化した後
、熱処理により再結晶化することを特徴とするものでち
る。
単結晶半導体膜を被着し、この半導体膜を表面から加熱
し、次いでイオン注入により前記半導体膜の界面ｆｉｌ
ｌを非晶質化した後、熱処理により再結晶化し、更にイ
オン注入により前記半導体膜の表面側を非晶質化した後
、熱処理により再結晶化することを特徴とするものでち
る。
このような方法によれば半導体膜を表面から加熱するこ
とにより表面側の結晶性を改善でき、界面側を非晶質化
し、結晶性の改善された表面側を種結晶とする再結晶化
によシ界面側の結晶性を改善でき、更に表面側を非晶質
化し、結晶性の改善された界面側を種結晶とする再結晶
化により表面側の結晶性をより一層改善することができ
る。
とにより表面側の結晶性を改善でき、界面側を非晶質化
し、結晶性の改善された表面側を種結晶とする再結晶化
によシ界面側の結晶性を改善でき、更に表面側を非晶質
化し、結晶性の改善された界面側を種結晶とする再結晶
化により表面側の結晶性をより一層改善することができ
る。
以下、本発明の実施例を第２図（、）〜（ｅ）及び第３
図を参照して説明する。
図を参照して説明する。
（１） まず、（１０１２）面を有するサファイア（
α−Ａｔ２０３）単結晶基板１上に、ＣＶＤ （Ｃｈｅ
ｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法に
より成長温度９５０℃。
α−Ａｔ２０３）単結晶基板１上に、ＣＶＤ （Ｃｈｅ
ｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法に
より成長温度９５０℃。
成長速度２μｍ／ｍｉｎの条件で、厚さ０．３μｍの単
結晶シリコン気相成長膜２を形成した。次に、気相成長
膜２上方にアルゴン連続発振型のレーザ光源を配置し、
出力１２Ｗ、ビーム径１００μｍ、走査速度１０ ｃｍ
／ ｓｅｃ 、ピッチ５０μｍの条件でレーデビームを
走査して、気相成長膜２を表面から加熱した（第２図（
ａ）図示）。
結晶シリコン気相成長膜２を形成した。次に、気相成長
膜２上方にアルゴン連続発振型のレーザ光源を配置し、
出力１２Ｗ、ビーム径１００μｍ、走査速度１０ ｃｍ
／ ｓｅｃ 、ピッチ５０μｍの条件でレーデビームを
走査して、気相成長膜２を表面から加熱した（第２図（
ａ）図示）。
（１１） 次いで、ＬＳＳ理論に基づき、シリコンイ
オンを加速エネルギー１９０ｋｅＶ、ドーズ量１×１０
／ｃｒｎの条件で前記気相成長膜２にイオン・注入して
、シリコン−サファイア界面側に非晶質層３を形成した
（同図（ｂ）図示）。つづいて、Ｎ２雰囲気中７００℃
で６０分間熱処理を行ない、前記非晶質層３を表面側か
ら同相エピタキシャル成長させて再結晶層４を形成した
（同図（ｃ）図示）。
オンを加速エネルギー１９０ｋｅＶ、ドーズ量１×１０
／ｃｒｎの条件で前記気相成長膜２にイオン・注入して
、シリコン−サファイア界面側に非晶質層３を形成した
（同図（ｂ）図示）。つづいて、Ｎ２雰囲気中７００℃
で６０分間熱処理を行ない、前記非晶質層３を表面側か
ら同相エピタキシャル成長させて再結晶層４を形成した
（同図（ｃ）図示）。
Ｇ１１） 次いで、シリコンイオンを加速エネルギ６
０ ｋｅＶ 、 ドーズ量２×１０１５／ｃｒｎ２の
条件で前記気相成長膜２の表面側にイオン注入して非晶
質化し、表面側に非晶質層５を形成した（同図（ｄ）図
示）。つづいて、Ｎ２雰囲気中、７００℃で６０分間熱
処理して前記非晶質層５を界面側から固相エピタキシャ
ル成長し、再結晶層６を形成した（同図（、）図示）。
０ ｋｅＶ 、 ドーズ量２×１０１５／ｃｒｎ２の
条件で前記気相成長膜２の表面側にイオン注入して非晶
質化し、表面側に非晶質層５を形成した（同図（ｄ）図
示）。つづいて、Ｎ２雰囲気中、７００℃で６０分間熱
処理して前記非晶質層５を界面側から固相エピタキシャ
ル成長し、再結晶層６を形成した（同図（、）図示）。
次いで、通常の工程に従い、サファイア基板１上の単結
晶シリコン膜にＭＯＳ ｌ−ランジスタを形成した。
晶シリコン膜にＭＯＳ ｌ−ランジスタを形成した。
上記方法の効果を結晶欠陥密度の膜厚方向分布を示す第
３図を参照して説明する。なお、既述した第１図と同様
に横軸のＯはシリコン−サファイア界面を示す。
３図を参照して説明する。なお、既述した第１図と同様
に横軸のＯはシリコン−サファイア界面を示す。
第２図（、）図示の工程で形成される単結晶シリコン気
相成長膜２（第３図中実Ｉｓ Ａ ）をレーデビームを
走査させることにより表面から加熱すると気相成長膜２
の表面領域の結晶欠陥が減少する（第３図中破線Ｂ）。
相成長膜２（第３図中実Ｉｓ Ａ ）をレーデビームを
走査させることにより表面から加熱すると気相成長膜２
の表面領域の結晶欠陥が減少する（第３図中破線Ｂ）。
次に、同図（ｂ）図示の工程でシリコンをイオン注入す
ることにより界面側に非晶質層３を形成した後、同図（
ｃ）図示の工程で熱処理により表面領域の結晶欠陥が減
少した前記気相成長膜２全種結晶として固相エピタキシ
ャル成長させて再結晶層４を形成すると界面側の結晶性
が改善される（第３図中一点鎖線Ｃ）。更に、同図（ｄ
）図示の工程でシリコンをイオン注入することにより表
面側に非晶質層５を形成した後、同図（ｅ）図示の工程
で前記再結晶層４を種結晶として固相エピタキシャル成
長させて再結晶層６を形成すると表面側の結晶性がより
一層改善される（第３図中二点鎖線Ｄ）。
ることにより界面側に非晶質層３を形成した後、同図（
ｃ）図示の工程で熱処理により表面領域の結晶欠陥が減
少した前記気相成長膜２全種結晶として固相エピタキシ
ャル成長させて再結晶層４を形成すると界面側の結晶性
が改善される（第３図中一点鎖線Ｃ）。更に、同図（ｄ
）図示の工程でシリコンをイオン注入することにより表
面側に非晶質層５を形成した後、同図（ｅ）図示の工程
で前記再結晶層４を種結晶として固相エピタキシャル成
長させて再結晶層６を形成すると表面側の結晶性がより
一層改善される（第３図中二点鎖線Ｄ）。
この結果、表面の結晶欠陥密度は２．５Ｘ１０ ／ｃｖ
＋となり、従来の方法と比較して結晶性が著しく改善さ
れていることがわかる。
＋となり、従来の方法と比較して結晶性が著しく改善さ
れていることがわかる。
したがって、この単結晶シリコン膜に形成さｎたＭＯＳ
）ランジスタは反転層移動度の増大による動作速ｆｋ
向上でき、またドレインリ−り′電流の減少により消費
電力を減少することができた。
）ランジスタは反転層移動度の増大による動作速ｆｋ
向上でき、またドレインリ−り′電流の減少により消費
電力を減少することができた。
なお、上記実施例では第２図（ａ）図示の工程でサファ
イア基板１上に気相成長膜２を形成した後、レーザビー
ムを走査させることにより気相成長膜２を表面から加熱
したが、電子ビームを走査させることにより、あるいは
サファイア基板を加熱した状態で気相成長膜２上方に棒
状の可動ヒータを配置し、この可動ヒータを気相成長膜
２の表面に平行に移動させることにより気相成長膜２を
表面から加熱してもよい。
イア基板１上に気相成長膜２を形成した後、レーザビー
ムを走査させることにより気相成長膜２を表面から加熱
したが、電子ビームを走査させることにより、あるいは
サファイア基板を加熱した状態で気相成長膜２上方に棒
状の可動ヒータを配置し、この可動ヒータを気相成長膜
２の表面に平行に移動させることにより気相成長膜２を
表面から加熱してもよい。
例えば、サファイア基板上に単結晶シリコン気相成長膜
を形成し、加速エネルギー１０ ｋｅｙ。
を形成し、加速エネルギー１０ ｋｅｙ。
出力２ ｍＡ ＋ビーム径２００μｍ、走査速［１１０
０Ｃ／ ８ ｅ Ｃｒピッチ１０μｍの条件で電子ビー
ムを走査させて気相成長膜を表面から加熱した後、上記
実施例と全く同様にシリコンのイオン注入と熱処理全行
なったところ、第３図とほぼ同様な結果が得られた。
０Ｃ／ ８ ｅ Ｃｒピッチ１０μｍの条件で電子ビー
ムを走査させて気相成長膜を表面から加熱した後、上記
実施例と全く同様にシリコンのイオン注入と熱処理全行
なったところ、第３図とほぼ同様な結果が得られた。
また、サファイア基板上に単結晶シリコン気相成長膜を
形成し、つづいて、この気相成長膜上方２露の位置に棒
状のグラファイトヒータを配！し、アルゴンガス雰囲気
中でサファイア基板を９５０℃に加熱し、ヒータ温度１
７００′ｃ。
形成し、つづいて、この気相成長膜上方２露の位置に棒
状のグラファイトヒータを配！し、アルゴンガス雰囲気
中でサファイア基板を９５０℃に加熱し、ヒータ温度１
７００′ｃ。
移動速度１ ｒｒｒｍ／ ｓｅｅの条件でグラファイト
ヒータを気相成長膜表面と平行に移動させて気相成長膜
を表面から加熱した後、上記実施例と全く同様にシリコ
ンのイオン注入と熱処理を行なった場合にも第３図とほ
ぼ同様な結果が得られた。
ヒータを気相成長膜表面と平行に移動させて気相成長膜
を表面から加熱した後、上記実施例と全く同様にシリコ
ンのイオン注入と熱処理を行なった場合にも第３図とほ
ぼ同様な結果が得られた。
なお、サファイア上に単結晶シリコン膜ヲ被着し、単結
晶シリコン膜を表面から刀ｎ熱した後、シリコン−サフ
ァイア界面近傍の結晶性を改善することなくシリコン膜
表面側にイオン注入によって非晶質層を形成し、その後
熱処理を行うという方法では結晶性の改嵜はほとんど見
られなかった。
晶シリコン膜を表面から刀ｎ熱した後、シリコン−サフ
ァイア界面近傍の結晶性を改善することなくシリコン膜
表面側にイオン注入によって非晶質層を形成し、その後
熱処理を行うという方法では結晶性の改嵜はほとんど見
られなかった。
また、上記実施例においては、気相成長膜を表面から加
熱した後、界面側及び表面側にそれぞれ一回ずつイオン
注入を行ない、熱処理することにより結晶性を改善した
が、この後頁に同様な条件で界面側及び表面側について
イオン注入、熱処理を交互にくり返すことによって、よ
り一層結晶性を改善することができる。
熱した後、界面側及び表面側にそれぞれ一回ずつイオン
注入を行ない、熱処理することにより結晶性を改善した
が、この後頁に同様な条件で界面側及び表面側について
イオン注入、熱処理を交互にくり返すことによって、よ
り一層結晶性を改善することができる。
また、本発明方法を用いた後、単結晶半導体膜上にさら
に単結晶半導体膜をエピタキシャル成長させることによ
って、所望の膜厚の単結晶半導体膜を得ることもできる
。
に単結晶半導体膜をエピタキシャル成長させることによ
って、所望の膜厚の単結晶半導体膜を得ることもできる
。
更に、用いる材料や条件は以下のように種々変化させる
ことができる。
ことができる。
上記実施例では絶縁性単結晶基板としてサファイア（α
−Ａｔ２０６） ’に用いたが、これに限らずスピネル
（ＭｇＯ−Ａｔ２０３） 、酸化ベリリウム（Ｂｅｄ）
。
−Ａｔ２０６） ’に用いたが、これに限らずスピネル
（ＭｇＯ−Ａｔ２０３） 、酸化ベリリウム（Ｂｅｄ）
。
シリカ（α−８１０２） ｒ二酸化トリウム（ＴｈＯ２
）などでもよい。
）などでもよい。
半導体膜としてはシリコンの他にダルマニウム、ガリウ
ム砒素（ＧａＡｓ ） ｒガリウムリン（ＧａＰ）など
の二元系化合物半導体、さらに三元系以上の多元系の化
合物半導体でもよい。
ム砒素（ＧａＡｓ ） ｒガリウムリン（ＧａＰ）など
の二元系化合物半導体、さらに三元系以上の多元系の化
合物半導体でもよい。
シリコン膜の被着方法はＣＶＤ法に限らず、真空蒸着法
１分子線エピタキシャル法などを挙げることができ、結
晶性が良好である方法が好ましい。
１分子線エピタキシャル法などを挙げることができ、結
晶性が良好である方法が好ましい。
半導体膜へのイオン注入条件は所望の非晶質層を形成で
きる条件であわばよく、半導体膜厚。
きる条件であわばよく、半導体膜厚。
ストッピングノぐワーなとの関係から決められる。
この際、イオン種としてはシリコンの他にＡｒなとの不
活性ガスを用いてもよい。
活性ガスを用いてもよい。
熱処理温度は再結晶が起こる温度であればよく、例えば
上記実施例と他の条件が同じ場合、そｔぞｆｌＮ２ガス
０゜カスあるいはＡｒなどの不活性ガス雰囲気中におい
て、５００〜１２００℃の範囲で同様の効果が認められ
た。また、熱処理としてレーザーあるいは電子線などの
エネルギービームを照射してもよい。
上記実施例と他の条件が同じ場合、そｔぞｆｌＮ２ガス
０゜カスあるいはＡｒなどの不活性ガス雰囲気中におい
て、５００〜１２００℃の範囲で同様の効果が認められ
た。また、熱処理としてレーザーあるいは電子線などの
エネルギービームを照射してもよい。
以上詳述した如く本発明の半導体装置の製造方法によれ
ば、絶縁性単結晶基板上に形成さ扛る単結晶半導体膜の
、特に表面側の結晶性を改善することができるので、こ
の半導体膜を用いて形成されるＭＯ８ＩＣなどの半導体
装置の素子特性を著しく向上できるものである。
ば、絶縁性単結晶基板上に形成さ扛る単結晶半導体膜の
、特に表面側の結晶性を改善することができるので、こ
の半導体膜を用いて形成されるＭＯ８ＩＣなどの半導体
装置の素子特性を著しく向上できるものである。
第１図は従来の方法により製造された単結晶シリコン膜
の特性図、第２図（、）〜（、）は本発明の実施例にお
ける単結晶シリコン膜を得るための製造工程を示す断面
図、第３図は同方法により製造された単結晶シリコン膜
の特性図である。 １・・・サファイア基板、２・・・単結晶シリコン気相
成長膜、３，５・・・非晶質層、４，６・・・再結晶層
。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 Ｓｉ戻厚（／Ｊｍ） ６７−
の特性図、第２図（、）〜（、）は本発明の実施例にお
ける単結晶シリコン膜を得るための製造工程を示す断面
図、第３図は同方法により製造された単結晶シリコン膜
の特性図である。 １・・・サファイア基板、２・・・単結晶シリコン気相
成長膜、３，５・・・非晶質層、４，６・・・再結晶層
。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 Ｓｉ戻厚（／Ｊｍ） ６７−
Claims (3)
- （１）絶縁性単結晶基板上に単結晶半導体膜−を被着す
る工程と、該半導体膜を表面から加熱する工程と、イオ
ン注入を行ない前記半導体膜の前記絶縁性単結晶基板と
の界面近傍を非晶質化する工程と、熱処理により該非晶
質Ｊ’Ｊを再結晶化する工程と、イオン注入を行ない前
記半導体膜の表面近傍を非晶質化する工程と、熱処理に
より該非晶質層を再結晶化する工程とを具備したことを
特徴とする半導体装置の製造方法。 - （２） レーザービームあるいは電子ビームを走査さ
せることにより半導体膜を表面から加熱することを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （３）絶縁性単結晶基板を加熱した状態で半導体膜直上
に設けられた棒状の可動ヒータを半導体膜表面に平行に
移動させることにより半導体膜を表面から加熱すること
を特徴とする特許請求の範囲第１項記載の半導体装置・
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10365583A JPS59228713A (ja) | 1983-06-10 | 1983-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10365583A JPS59228713A (ja) | 1983-06-10 | 1983-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59228713A true JPS59228713A (ja) | 1984-12-22 |
Family
ID=14359790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10365583A Pending JPS59228713A (ja) | 1983-06-10 | 1983-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140518A (ja) * | 1986-12-02 | 1988-06-13 | Sanyo Electric Co Ltd | Ｓｏｉ基板の製造方法 |
| EP0752719A1 (en) * | 1995-07-07 | 1997-01-08 | Plessey Semiconductors Limited | Method of manufacturing a silicon on sapphire integrated circuit arrangement |
-
1983
- 1983-06-10 JP JP10365583A patent/JPS59228713A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140518A (ja) * | 1986-12-02 | 1988-06-13 | Sanyo Electric Co Ltd | Ｓｏｉ基板の製造方法 |
| EP0752719A1 (en) * | 1995-07-07 | 1997-01-08 | Plessey Semiconductors Limited | Method of manufacturing a silicon on sapphire integrated circuit arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4177084A (en) | Method for producing a low defect layer of silicon-on-sapphire wafer | |
| JPH0656887B2 (ja) | 半導体装置およびその製法 | |
| JPH10294281A (ja) | 転位低減方法 | |
| US4693758A (en) | Method of making devices in silicon, on insulator regrown by laser beam | |
| JPS5918196A (ja) | 単結晶薄膜の製造方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPS62176145A (ja) | 半導体用基板の製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JP3273037B2 (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPS6091623A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPS6028223A (ja) | 半導体結晶薄膜の製造方法 | |
| JPH03250621A (ja) | 半導体膜の製造方法 | |
| JPS58176930A (ja) | 半導体装置の製造方法 | |
| JPS60126813A (ja) | 半導体装置の製造方法 | |
| JPS5860530A (ja) | 半導体膜の製造方法 | |
| JPS63311718A (ja) | ヘテロ構造単結晶半導体薄膜の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS5856408A (ja) | シリコン単結晶膜の成長方法 | |
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH08102532A (ja) | イオン注入基板の製造方法 | |
| JPS6065523A (ja) | 半導体膜の製造方法 |