JPS62176145A - 半導体用基板の製造方法 - Google Patents
半導体用基板の製造方法Info
- Publication number
- JPS62176145A JPS62176145A JP1856286A JP1856286A JPS62176145A JP S62176145 A JPS62176145 A JP S62176145A JP 1856286 A JP1856286 A JP 1856286A JP 1856286 A JP1856286 A JP 1856286A JP S62176145 A JPS62176145 A JP S62176145A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- thin film
- crystal thin
- silicon
- vapor phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000013078 crystal Substances 0.000 claims abstract description 74
- 239000010409 thin film Substances 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 16
- 239000010980 sapphire Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 8
- 239000007790 solid phase Substances 0.000 claims abstract description 6
- -1 silicon ions Chemical class 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 14
- 229910052596 spinel Inorganic materials 0.000 abstract description 11
- 239000011029 spinel Substances 0.000 abstract description 11
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 5
- 239000012808 vapor phase Substances 0.000 abstract 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 abstract 2
- 229920001169 thermoplastic Polymers 0.000 abstract 1
- 239000004416 thermosoftening plastic Substances 0.000 abstract 1
- 229910002076 stabilized zirconia Inorganic materials 0.000 description 8
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はＳ ＯＩ （ｓ ｉ １１ｃｏｎ ｏｎ １
ｎｓｕｌａｔｏｒ）型基板構造を有し、例えば高速、高
集積化したバイポーラトランジスタとＭＯＳトランジス
タの混成回路を形成することが出来る低欠陥密度な半導
体用基板の製造方法に関するものである。
ｎｓｕｌａｔｏｒ）型基板構造を有し、例えば高速、高
集積化したバイポーラトランジスタとＭＯＳトランジス
タの混成回路を形成することが出来る低欠陥密度な半導
体用基板の製造方法に関するものである。
〈従来の技術〉
従来より、す７アイヤ基板は、たとえばＳＯ８技術にお
いて、シリコン基板の代シに半導体用絶縁基板として用
いられている。ＳＯ８技術は、サファイヤ基板の上にシ
リコン薄膜をエピタキシャル成長させてＭＯＳデバイス
等を構成し、従来問題となっていた配線容量と素子間分
離を解決し、ＭＯＳデバイス等の高速化を図る様にした
ものである。更に、ＳＯ８技術の欠点を克服するために
サファイヤ基板全面に、スピネル単結晶薄膜や、Ｙ、Ｃ
ａ、Ｍｇ、Ｓｃなどを添加した安定化ジルコニア薄膜を
被覆してなる新しい半導体用絶縁基板も提案されている
。
いて、シリコン基板の代シに半導体用絶縁基板として用
いられている。ＳＯ８技術は、サファイヤ基板の上にシ
リコン薄膜をエピタキシャル成長させてＭＯＳデバイス
等を構成し、従来問題となっていた配線容量と素子間分
離を解決し、ＭＯＳデバイス等の高速化を図る様にした
ものである。更に、ＳＯ８技術の欠点を克服するために
サファイヤ基板全面に、スピネル単結晶薄膜や、Ｙ、Ｃ
ａ、Ｍｇ、Ｓｃなどを添加した安定化ジルコニア薄膜を
被覆してなる新しい半導体用絶縁基板も提案されている
。
〈発明が解決しようとする問題点〉
サファイヤ単結晶基板上に気相成長法で形成されたシリ
コン単結晶薄膜は、表面モルフオルジーや結晶性が余り
良くなく、しかもＡＩ！のオートドープによる汚染も生
じ易く、欠陥密度は１０〜１０ （個／−）と多いため
デバイス作成用の基板として広く利用できないのが現状
であった。
コン単結晶薄膜は、表面モルフオルジーや結晶性が余り
良くなく、しかもＡＩ！のオートドープによる汚染も生
じ易く、欠陥密度は１０〜１０ （個／−）と多いため
デバイス作成用の基板として広く利用できないのが現状
であった。
この様な状況を鑑みて、サファイヤ基板上にスピネル単
結晶薄膜や安定化ンルコニア薄膜を被覆してなる新しい
半導体用絶縁基板が提案され、半導体デバイスの特性に
影響を及ぼさない半導体用絶縁基板が実現されている。
結晶薄膜や安定化ンルコニア薄膜を被覆してなる新しい
半導体用絶縁基板が提案され、半導体デバイスの特性に
影響を及ぼさない半導体用絶縁基板が実現されている。
しかし、サファイヤ単結晶基板上に形成してなるスピネ
ル単結晶薄膜や安定化ジルコニア単結晶薄膜上に気相成
長法でシリコン単結晶薄膜をヘテロエピタキシャル成長
させた場合、格子の不整合や熱膨張係数などの違いによ
って結晶性の劣化に伴なう欠陥密度の増加、表面モルフ
オルジーの悪化等が生じる。
ル単結晶薄膜や安定化ジルコニア単結晶薄膜上に気相成
長法でシリコン単結晶薄膜をヘテロエピタキシャル成長
させた場合、格子の不整合や熱膨張係数などの違いによ
って結晶性の劣化に伴なう欠陥密度の増加、表面モルフ
オルジーの悪化等が生じる。
本発明は上記の点て鑑みて創案されたものであシ、サフ
ァイヤ単結晶基板上に形成してなるスピネル単結晶薄膜
や安定化ジルコニア単結晶薄膜上に気相成長法でシリコ
ン単結晶薄膜を形成するヘテロエピタキシャル成長にお
いて、問題となる欠陥密度の増加及び表面モルフオルジ
ーの悪化等の欠点を改善すると共にシリコン単結晶薄膜
を形成する気相成長時に発生するＡ／のオートドープに
よる汚染を防止した半導体用基板の製造方法を提供する
ことを目的としている。
ァイヤ単結晶基板上に形成してなるスピネル単結晶薄膜
や安定化ジルコニア単結晶薄膜上に気相成長法でシリコ
ン単結晶薄膜を形成するヘテロエピタキシャル成長にお
いて、問題となる欠陥密度の増加及び表面モルフオルジ
ーの悪化等の欠点を改善すると共にシリコン単結晶薄膜
を形成する気相成長時に発生するＡ／のオートドープに
よる汚染を防止した半導体用基板の製造方法を提供する
ことを目的としている。
く問題を解決するための手段〉
上記の目的を達成するため、本発明の半導体用基板の製
造方法は、サファイヤ単結晶基板の全面にスピネル単結
晶薄膜や安定化ジルコニア単結晶薄膜等の酸化物単結晶
薄膜を形成する工程と、この酸化物単結晶薄膜上に気相
成長法によってシリコン単結晶薄膜を形成する工程と、
このシリコン単結晶薄膜にイオンインプランテーション
法によシ、シリコンをイオン注入して上記のシリコン単
結晶薄膜中にアモルファスシリコン領域を形成する工程
と、次に高温の加熱処理を行なって上記のアモルファス
領域を固相成長させる工程と、上記の７リコン単結晶薄
膜上に気相成長法によって所定の厚さのシリコン単結晶
薄膜を形成する工程とを含んでなるように構成している
。
造方法は、サファイヤ単結晶基板の全面にスピネル単結
晶薄膜や安定化ジルコニア単結晶薄膜等の酸化物単結晶
薄膜を形成する工程と、この酸化物単結晶薄膜上に気相
成長法によってシリコン単結晶薄膜を形成する工程と、
このシリコン単結晶薄膜にイオンインプランテーション
法によシ、シリコンをイオン注入して上記のシリコン単
結晶薄膜中にアモルファスシリコン領域を形成する工程
と、次に高温の加熱処理を行なって上記のアモルファス
領域を固相成長させる工程と、上記の７リコン単結晶薄
膜上に気相成長法によって所定の厚さのシリコン単結晶
薄膜を形成する工程とを含んでなるように構成している
。
く作用〉
上記した本発明に係る半導体用基板の製造方法において
は、サファイヤ単結晶基板上に形成されたスピネル単結
晶薄膜または安定化ジルコニア単結晶薄膜等の酸化物単
結晶薄膜はサファイヤ単結晶基板からのＡ４のオートド
ープを防ぎ、かつ１層目のシリコン単結晶薄膜中をイオ
ン注入法によりアモルファス化した後、高温で固相成長
を行なうため、酸化物単結晶薄膜の界面での格子の不整
合が矯正されると共に第２層目のシリコン単結晶薄膜の
欠陥密度は 〜１０（個／−）に低減し表面モルフオル
ジーも改善されるので同一基板内にバイポーラトランジ
スタ、ＭＯＳトランジスタ等の能動素子の作成が容易に
可能になる。
は、サファイヤ単結晶基板上に形成されたスピネル単結
晶薄膜または安定化ジルコニア単結晶薄膜等の酸化物単
結晶薄膜はサファイヤ単結晶基板からのＡ４のオートド
ープを防ぎ、かつ１層目のシリコン単結晶薄膜中をイオ
ン注入法によりアモルファス化した後、高温で固相成長
を行なうため、酸化物単結晶薄膜の界面での格子の不整
合が矯正されると共に第２層目のシリコン単結晶薄膜の
欠陥密度は 〜１０（個／−）に低減し表面モルフオル
ジーも改善されるので同一基板内にバイポーラトランジ
スタ、ＭＯＳトランジスタ等の能動素子の作成が容易に
可能になる。
〈実施例ン
以下、添付の図面を用いて、本発明に係る半導体用基板
の製造方法の一実施例を説明する。
の製造方法の一実施例を説明する。
第１図（ａ）乃至（ｅ）はそれぞれ本発明の半導体用基
板の製造方法の一実施例を説明するための製造工程図で
ある。
板の製造方法の一実施例を説明するための製造工程図で
ある。
まず、第１図（ａ）に示すように（１１０２）や（００
０１）方位を有するサファイヤ単結晶基板１上にスピネ
ル単結晶薄膜や安定化ジルコニア単結晶薄膜のような酸
化物単結晶薄膜２を形成する。
０１）方位を有するサファイヤ単結晶基板１上にスピネ
ル単結晶薄膜や安定化ジルコニア単結晶薄膜のような酸
化物単結晶薄膜２を形成する。
次に第２図（ｂ）に示すように酸化物単結晶薄膜２の表
面をＨ２、Ｈａｔ によってガスエツチングを行い、
その後高温（９００℃〜１１００℃）の気相成長法によ
ってシリコン単結晶薄膜３（膜厚０．０４〜１μｍ）を
形成する。次に第１図（ｃ）に示すようにシリコン単結
晶薄膜３にイオン注入法によりエネルギー（２０〜４０
０ＫｅＶ）、 ドーズ量（５Ｘ１０１４〜５ Ｘ １
ｏ１６ｆｆｉ−２）でシリコンのイオン注入を行いシ
リコン単結晶薄膜３中にアモルファスシリコン領域４を
形成する。
面をＨ２、Ｈａｔ によってガスエツチングを行い、
その後高温（９００℃〜１１００℃）の気相成長法によ
ってシリコン単結晶薄膜３（膜厚０．０４〜１μｍ）を
形成する。次に第１図（ｃ）に示すようにシリコン単結
晶薄膜３にイオン注入法によりエネルギー（２０〜４０
０ＫｅＶ）、 ドーズ量（５Ｘ１０１４〜５ Ｘ １
ｏ１６ｆｆｉ−２）でシリコンのイオン注入を行いシ
リコン単結晶薄膜３中にアモルファスシリコン領域４を
形成する。
次に第１図（ｄ）に示すよって高温（６ｏｏ℃〜１２０
０℃）で１０分〜３時間の熱処理を加えて固相成長を行
いアモルファスシリコン領域４を良質な低欠陥密度のシ
リコン単結晶薄膜３へ改質させる３、こＤ固相成長によ
り、シリコン単結晶薄膜３とスピネル単結晶薄膜や安定
化ジルコニア単結晶薄膜等の酸化物単結晶薄膜２との界
面での格子の不整合を矯正したシリコンの単結晶薄膜３
が形成されることになる。次にこのシリコン単結晶３上
をＨ２，Ｈ（ｊ：、ｌ でガスエツチングした後第１
図（ｅ）に示すように、高温（９００℃〜１１００℃）
で気相成長法により所定の必要とされる膜厚（例えばｏ
、ｏ４〜１０μｍ）のシリコン単結晶薄膜５を形成する
。
０℃）で１０分〜３時間の熱処理を加えて固相成長を行
いアモルファスシリコン領域４を良質な低欠陥密度のシ
リコン単結晶薄膜３へ改質させる３、こＤ固相成長によ
り、シリコン単結晶薄膜３とスピネル単結晶薄膜や安定
化ジルコニア単結晶薄膜等の酸化物単結晶薄膜２との界
面での格子の不整合を矯正したシリコンの単結晶薄膜３
が形成されることになる。次にこのシリコン単結晶３上
をＨ２，Ｈ（ｊ：、ｌ でガスエツチングした後第１
図（ｅ）に示すように、高温（９００℃〜１１００℃）
で気相成長法により所定の必要とされる膜厚（例えばｏ
、ｏ４〜１０μｍ）のシリコン単結晶薄膜５を形成する
。
上記のような方法により、絶縁基板上に１’のオートド
ープのない非常に結晶性の良い、低欠陥密度（〜１０個
／＝１’）で、表面モルフオルジーの良いシリコン単結
晶薄膜５が得られ、熱による塑性変形のない半導体用基
板が作成される。
ープのない非常に結晶性の良い、低欠陥密度（〜１０個
／＝１’）で、表面モルフオルジーの良いシリコン単結
晶薄膜５が得られ、熱による塑性変形のない半導体用基
板が作成される。
〈発明の効果〉
以上のように本発明によれば、従来因漏を極めたサファ
イヤ単結晶基板もしくはサファイヤ単結晶基板上に形成
したスピネル単結晶薄膜や安定化ジルコニウム単結晶薄
膜のような酸化物単結晶薄膜上へ形成されるシリコン単
結晶薄膜の結晶性が改善され、その結果低欠陥密度を実
現することが出来、また表面モルフオルジーについて著
しく改善することが出来た。
イヤ単結晶基板もしくはサファイヤ単結晶基板上に形成
したスピネル単結晶薄膜や安定化ジルコニウム単結晶薄
膜のような酸化物単結晶薄膜上へ形成されるシリコン単
結晶薄膜の結晶性が改善され、その結果低欠陥密度を実
現することが出来、また表面モルフオルジーについて著
しく改善することが出来た。
またシリコン薄膜内に形成するアモルファスシリコン領
域はイオン注入法で形成するため、基板面内、基板間で
のバラツキが少く、大面積化も容易であり、本発明によ
り半導体用基板を容易ｔて製造することが出来る。
域はイオン注入法で形成するため、基板面内、基板間で
のバラツキが少く、大面積化も容易であり、本発明によ
り半導体用基板を容易ｔて製造することが出来る。
第１図（ａ）乃至（ｅ）はそれぞれ本発明の一実施例の
ｙ作工程を順次示す図式的な断面図である。 １・・サファイヤ単結晶基板、 ２・・・酸化物単
結晶薄膜（スピネル薄膜または安定化ジルコニア薄膜）
、 ３・・・シリコン単結晶薄膜、 ４・−アモ
ルファスシリコン領域、 ５・・シリコン単結晶薄
膜。
ｙ作工程を順次示す図式的な断面図である。 １・・サファイヤ単結晶基板、 ２・・・酸化物単
結晶薄膜（スピネル薄膜または安定化ジルコニア薄膜）
、 ３・・・シリコン単結晶薄膜、 ４・−アモ
ルファスシリコン領域、 ５・・シリコン単結晶薄
膜。
Claims (1)
- 【特許請求の範囲】 １、サファイヤ単結晶基板の全面に酸化物単結晶薄膜を
形成する工程と、 該酸化物単結晶薄膜上に気相成長法によりシリコン単結
晶薄膜を形成する工程と、 該シリコン単結晶薄膜にイオンインプランテーシヨン法
に依りシリコンをイオン注入して上記シリコン単結晶薄
膜内にアモルファスシリコン領域を形成する工程と、 次に高温の加熱処理を行って上記アモルファス領域を固
相成長させる工程と、 上記シリコン単結晶薄膜上に気相成長法によって所定の
厚さのシリコン単結晶薄膜を形成する工程と を備えてなることを特徴とする半導体用基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1856286A JPS62176145A (ja) | 1986-01-29 | 1986-01-29 | 半導体用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1856286A JPS62176145A (ja) | 1986-01-29 | 1986-01-29 | 半導体用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62176145A true JPS62176145A (ja) | 1987-08-01 |
Family
ID=11975060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1856286A Pending JPS62176145A (ja) | 1986-01-29 | 1986-01-29 | 半導体用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62176145A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995002892A1 (en) * | 1993-07-12 | 1995-01-26 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5416043A (en) * | 1993-07-12 | 1995-05-16 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| US5864162A (en) * | 1993-07-12 | 1999-01-26 | Peregrine Seimconductor Corporation | Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire |
| US5930638A (en) * | 1993-07-12 | 1999-07-27 | Peregrine Semiconductor Corp. | Method of making a low parasitic resistor on ultrathin silicon on insulator |
| US5973363A (en) * | 1993-07-12 | 1999-10-26 | Peregrine Semiconductor Corp. | CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator |
| EP1037272A1 (en) * | 1997-06-19 | 2000-09-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same |
| EP1120818A1 (en) * | 1998-09-25 | 2001-08-01 | Asahi Kasei Kabushiki Kaisha | Semiconductor substrate and its production method, semiconductor device comprising the same and its production method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113207A (en) * | 1979-02-23 | 1980-09-01 | Cho Lsi Gijutsu Kenkyu Kumiai | Dielectric structure and method of manufacturing same |
| JPS5645047A (en) * | 1979-09-20 | 1981-04-24 | Toshiba Corp | Manufacture of semiconductor monocrystal film |
-
1986
- 1986-01-29 JP JP1856286A patent/JPS62176145A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55113207A (en) * | 1979-02-23 | 1980-09-01 | Cho Lsi Gijutsu Kenkyu Kumiai | Dielectric structure and method of manufacturing same |
| JPS5645047A (en) * | 1979-09-20 | 1981-04-24 | Toshiba Corp | Manufacture of semiconductor monocrystal film |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864162A (en) * | 1993-07-12 | 1999-01-26 | Peregrine Seimconductor Corporation | Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire |
| US6057555A (en) * | 1993-07-12 | 2000-05-02 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| WO1995002892A1 (en) * | 1993-07-12 | 1995-01-26 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5572040A (en) * | 1993-07-12 | 1996-11-05 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5596205A (en) * | 1993-07-12 | 1997-01-21 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5600169A (en) * | 1993-07-12 | 1997-02-04 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| US5663570A (en) * | 1993-07-12 | 1997-09-02 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5861336A (en) * | 1993-07-12 | 1999-01-19 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5492857A (en) * | 1993-07-12 | 1996-02-20 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5883396A (en) * | 1993-07-12 | 1999-03-16 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5930638A (en) * | 1993-07-12 | 1999-07-27 | Peregrine Semiconductor Corp. | Method of making a low parasitic resistor on ultrathin silicon on insulator |
| US5895957A (en) * | 1993-07-12 | 1999-04-20 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| US5973363A (en) * | 1993-07-12 | 1999-10-26 | Peregrine Semiconductor Corp. | CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator |
| US5416043A (en) * | 1993-07-12 | 1995-05-16 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| EP1037272A1 (en) * | 1997-06-19 | 2000-09-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same |
| US6528387B1 (en) | 1997-06-19 | 2003-03-04 | Asahi Kasei Kabushiki Kaisha | SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same |
| EP1037272A4 (en) * | 1997-06-19 | 2004-07-28 | Asahi Chemical Ind | SILICON ON ISOLATOR (SOI) SUBSTRATE AND SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
| EP1120818A1 (en) * | 1998-09-25 | 2001-08-01 | Asahi Kasei Kabushiki Kaisha | Semiconductor substrate and its production method, semiconductor device comprising the same and its production method |
| EP1120818A4 (en) * | 1998-09-25 | 2005-09-14 | Asahi Chemical Ind | SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING SAME, SEMICONDUCTOR DEVICE COMPRISING SUCH A SUBSTRATE, AND METHOD FOR MANUFACTURING THE SAME |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62176145A (ja) | 半導体用基板の製造方法 | |
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JPS5983998A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JPH0936042A (ja) | 半導体単結晶層の形成方法および半導体装置 | |
| JPS62263627A (ja) | 半導体用基板の製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH0281423A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JPS6248014A (ja) | 半導体層の固相成長方法 | |
| JPH0294415A (ja) | 基板の作成方法 | |
| JPH01187873A (ja) | 半導体装置の製造方法 | |
| JPH0513327A (ja) | 単結晶シリコン膜の形成方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH03185712A (ja) | 半導体装置の製造方法 | |
| JPS61220419A (ja) | 半導体装置の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| JPH0472617A (ja) | Ｓｏｉ基板の製造方法 |