JPS62132312A - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法

Info

Publication number
JPS62132312A
JPS62132312A JP27422685A JP27422685A JPS62132312A JP S62132312 A JPS62132312 A JP S62132312A JP 27422685 A JP27422685 A JP 27422685A JP 27422685 A JP27422685 A JP 27422685A JP S62132312 A JPS62132312 A JP S62132312A
Authority
JP
Japan
Prior art keywords
single crystal
silicon film
film
crystal silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27422685A
Other languages
English (en)
Inventor
Hiroshi Hanabusa
寛 花房
Hidekane Ogata
秀謙 尾方
Kiyoshi Yoneda
清 米田
Hiroaki Ishii
宏明 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27422685A priority Critical patent/JPS62132312A/ja
Publication of JPS62132312A publication Critical patent/JPS62132312A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、単結晶サファイヤ基板等の単結晶絶縁基板
上に単結晶シリコン膜をエピタキシャル成長させる半導
体薄膜の製造方法に関する。
(ロ)従来の技衛 一般に、集積回路の高集積化、高速化、消費電力の低減
化を図る手法として、S OS (silico’no
n 5apphire)法がよく知られており、これは
単結晶絶縁基板である帆結晶サファイヤ基板上に単結晶
シリコン膜をエピタキシャル成長きせるものであり、従
来、SiH4の熱分解法により、約950°Cに加熱さ
れたサファイヤ基板上に、SiH+とH2の混合ガスを
導りてサファイヤ基板上に単結晶シリコン膜をエピタキ
シャル成長さゼ、半導体薄膜であるSO5膜を製作して
いる。
しかし前記した従来の方法では950℃という高温下で
SO3膜を製作するため、サファイヤ基板上にシリコン
が平面的に一様に成長せず、サファイヤとシリコンとが
所どころで反応して核が発生し、いろいろな方向への3
次元的なシリコンの結晶成長が起こり、SO8膜中の欠
陥密度の増大およびキャリア移動度の低下を招くという
欠点がある。
そこで本発明者等が種々検討し以下の方法により前記欠
点を解決しようとした。
すなわち第1の工程において、化学的、機械的エツチン
グにより鏡面研磨した主面を(1102)とするサファ
イヤ基板上に、真空度I X 10= Torrに保持
したイオン化蒸着装置の真空室内でシリコン原子をイオ
ン化蒸着し、厚さ40人の薄いアモルファスシリコン膜
を形成する。その後第2の工程において、前記の真空度
を維持しながら基板温度を800°Cに保持して、前記
アモルファスシリコン膜上にイオン化蒸着法により単結
晶シリコン膜をエピタキシャル成長させる。
このとき、基板温度を800℃に保持しつつ単結晶シリ
コン膜を形成することにより、アモルファスシリコン膜
が同相成長により単結晶化し、サファイヤ基板上に厚さ
1μmの単結晶シリコン膜が形成され、半導体薄膜であ
るSO8膜が製造される。
(ハ) 発明が解決しようとする問題点前述のように、
本発明者が既に検討した前記方法では、なるほど基板温
度をあまり高温にする必要はなく、以前の欠点は解決さ
れている。
しかしながら、なお次のような2つの問題点を有してい
る。先ず第1に、シリコン原子を蒸着するときの真空度
がI X 10−” Torrと低く、イオン化機構等
からの放出ガスによる汚染物が単結晶シリコン膜中に入
り込み、結晶性を劣化きせるという欠点がある。
第2に、アモルファスシリコン膜を基板温度800℃で
固相成長させる訳であるが、これは^、テロエピタキシ
ーであり、欠陥を多く含んだ単結晶膜となる。そのため
、その上への単結晶シリコン膜の成長が困難となり、結
晶性の良好な単結晶シリコン膜を得るためには、0.4
μm以上の膜厚が必要であり、0.4μm以下の薄いs
os膜が得られにくいという欠点があった。
(ニ)  問題点を解決するための手段特定発明は、@
結晶絶縁基板上に分子線エピタキシャル成長法によって
単結晶シリコン膜を形成する第1の工程と、前記基板の
温度を低下せしめ、前記単結晶シリコン膜上に蒸着法に
よってアモルファスシリコン膜を形成する第2の工程と
、前記基板の温度を上昇せしめてアモルファスシリフン
を単結晶シリコン化する第3の工程とよりなる半導体薄
膜の製造方法である。
また第2番目の発明は、前記特定発明によって形成され
た単結晶シリコン膜上に、分子線エピタキシャル成長法
によって、更に単結晶シリコン膜を形成する工程が具備
されている半導体薄膜の製造方法である。
(ホ)作用 この発明では、超高真空の成長室内で基板温度を800
℃にして分子線エピタキシャル成長法により単結晶シリ
コン膜を成長した後、冷却し、室温にてアモルファスシ
リコン膜を形成し、再び800℃まで昇温して、分子線
エピタキシャル成長法により、固相成長して単結晶膜と
なった前記アモルファスシリコン膜上に、単結晶シリコ
ン膜の成長を行い、半導体薄膜であるSO8膜が製造さ
れる。
このとき、io″′@〜10−” T orrという超
高真空中でシリコン原子の蒸着を行うため、単結晶シリ
コン膜中に入る汚染物の量が低減される。また、アモル
ファスシリコン膜の固相成長がホモエピタキシーである
ため、下地単結晶シリコン膜中の積層欠陥が低減した単
結晶シリコン膜となり、その上に分子線エピタキシャル
成長させると、その単結晶シリコン膜の結晶性は良好と
なり、0.4μm以下の薄いSO5膜が得られる。
(へ) 実施例 次に、この発明を、その1実施例を示した図面とともに
詳細に説明する。
まず第1図に示すように、化学的、機械的エツチングに
より鏡面研磨した主面を< 1i O2)とする単結晶
絶縁基板としての虫結晶サファイヤ基板(1)を、図示
きれていないがI X 10= T arrの超高真空
に保持した分子線エピタキシャル成長装置11(MBE
装置)の成長室内に配置する。
つぎに成長室内をI X 1O−9Torrの超高真空
に維持しながら、基板(1〉を800℃に加熱、保持し
、前記MBE装置の蒸発源セルに収容されたシリコンに
電子ビームを照射し、シリコンを蒸発きせてシリコン分
子線を発生させる。そして基板(1)に前記シリコン分
子線を2 XIQ−’′gl/cm2−36Cの強度で
照射して基板(1)の表面を清浄化した後、前記シリコ
ン分子線強度を増加させ、分子線エピタキシャル成長法
により基板く1)上に単結晶シリコン膜(2)を0.1
5μm成長させる(第2図)。
成長室内をI X 10= T orrの超高真空に維
持しながら、基板(1)を冷却し、室温にて、シリコン
原子を蒸着することにより、アモルファスシリコン膜(
3)を0.05μm形成する(第3図)。
その後、前記の真空変信維持しながら、基板(1)の温
度を800℃に加熱して保持する。このとき、前記アモ
ルファスシリコン膜(3)は、固相成長により、下地単
結晶シリコン膜(2)を種とはするものの積層欠陥が低
減した、欠陥の少い単結晶シリコン膜(4)となる(第
4図)。
さらに、前記した単結晶シリコン膜(4)lに分子線エ
ピタキシャル成長法により単結晶シリコン膜(5)を0
.2μm成長させ、膜厚0.4μmのsos膜(6)を
製作する(第5図)。
なお、アモルファスシリコン膜を形成する工程と、分子
線エピタキシャル成長法によって単結晶シリコン膜を形
成する工程を、複数回交互に繰返し実行してもよい。
(ト) 発明の効果 以上のように、この発明の半導体薄膜の製造方法による
と、10=Torrという超高真空中でシリコン原子を
蒸着するため、残留ガスによる汚染物が低減され、結晶
性の良好な単結晶シリコン膜(5)が得られる。
さらに、アモルファスシリコン膜を単結晶シリコン膜上
に形成するため、固相成長がホモエビク〉キン−となり
、下地単結晶シリコン膜中の積層欠陥を低減した、欠陥
の少いi結晶シリコン膜が形成され、その上に分子線エ
ピタキシキル成長をさせると、単結晶シリコン膜の結晶
性は良好で、04μm以下の薄いSO5膜が得られる。
【図面の簡単な説明】
第1図ないし第5図は本発明の一実施例により製造諮れ
る半導体薄膜の、各工程における断面図である。 (1)・・・単結晶サファイヤ基板(単結晶絶縁基板、
(2)・・・R4,結晶シリコン膜、(3)・・・アモ
ルファスシリコン膜、(4>(5)・・・単結晶シリコ
ン膜、(6)・・・SOS膜。

Claims (1)

  1. 【特許請求の範囲】 1、単結晶絶縁基板上に分子線エピタキシャル成長法に
    よって単結晶シリコン膜を形成する第1の工程と、前記
    基板の温度を低下せしめ、前記単結晶シリコン膜上に蒸
    着法によってアモルファスシリコン膜を形成する第2の
    工程と、前記基板の温度を上昇せしめてアモルファスシ
    リコンを単結晶シリコン化する第3の工程とよりなる半
    導体薄膜の製造方法。 2、単結晶絶縁基板上に分子線エピタキシャル成長法に
    よって単結晶シリコン膜を形成する第1の工程と、前記
    基板の温度を低下せしめ、前記単結晶シリコン膜上に蒸
    着法によってアモルファスシリコン膜を形成する第2の
    工程と、前記基板の温度を上昇せしめてアモルファスシ
    リコンを単結晶シリコン化する第3の工程と、前記第3
    の工程によって形成された単結晶シリコン膜上に分子線
    エピタキシャル成長法によって単結晶シリコン膜を形成
    する第4の工程とよりなる半導体薄膜の製造方法。 3、第2ないし第4の工程を複数回繰返し実行する特許
    請求の範囲第2項に記載の半導体薄膜の製造方法。
JP27422685A 1985-12-04 1985-12-04 半導体薄膜の製造方法 Pending JPS62132312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27422685A JPS62132312A (ja) 1985-12-04 1985-12-04 半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27422685A JPS62132312A (ja) 1985-12-04 1985-12-04 半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS62132312A true JPS62132312A (ja) 1987-06-15

Family

ID=17538774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27422685A Pending JPS62132312A (ja) 1985-12-04 1985-12-04 半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS62132312A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244608A (ja) * 1988-03-26 1989-09-29 Fujitsu Ltd 半導体結晶の成長方法
JPH04127519A (ja) * 1990-09-19 1992-04-28 Nec Corp 半導体装置およびその製造方法
JPH04196435A (ja) * 1990-11-28 1992-07-16 Nec Corp 半導体装置の製造方法
KR100676201B1 (ko) * 2005-05-24 2007-01-30 삼성전자주식회사 원자층 적층법을 이용한 반도체 디바이스 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244608A (ja) * 1988-03-26 1989-09-29 Fujitsu Ltd 半導体結晶の成長方法
JPH04127519A (ja) * 1990-09-19 1992-04-28 Nec Corp 半導体装置およびその製造方法
JPH04196435A (ja) * 1990-11-28 1992-07-16 Nec Corp 半導体装置の製造方法
KR100676201B1 (ko) * 2005-05-24 2007-01-30 삼성전자주식회사 원자층 적층법을 이용한 반도체 디바이스 제조방법

Similar Documents

Publication Publication Date Title
US5735949A (en) Method of producing electronic, electrooptical and optical components
JPS58130517A (ja) 単結晶薄膜の製造方法
JP3007971B1 (ja) 単結晶薄膜の形成方法
JPS62132312A (ja) 半導体薄膜の製造方法
JPH0476217B2 (ja)
JPH01170015A (ja) エピタキシャル成長方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JP3538634B2 (ja) 半導体素子用基板、半導体素子の製造方法及び半導体素子
JPH01149483A (ja) 太陽電池
JPS63137412A (ja) 半導体用基板の製造方法
JP2747823B2 (ja) ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法
JPS62111420A (ja) CoSi↓2膜の形成方法
JPH0443413B2 (ja)
JPS60180142A (ja) 半導体薄膜の製造方法
JPS61203630A (ja) 半導体ウェーハとその製造方法
JPS6164118A (ja) 半導体装置の製造方法
KR20150035413A (ko) 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법
JPH01120011A (ja) InP半導体薄膜の製造方法
JPH0239441A (ja) 化合物半導体結晶の製造方法
JP2522618B2 (ja) リン合金化立方晶窒化ホウ素膜
JPS62219614A (ja) 化合物半導体の成長方法
JPS61212017A (ja) NiSi↓2膜の固相エピタキシヤル成長法
JPS6117491A (ja) 単結晶薄膜の製造方法
JPH02191319A (ja) Soi構造の形成方法
JPH0216720A (ja) 固相エピタキシヤル成長方法