JPH0476217B2 - - Google Patents
Info
- Publication number
- JPH0476217B2 JPH0476217B2 JP59069116A JP6911684A JPH0476217B2 JP H0476217 B2 JPH0476217 B2 JP H0476217B2 JP 59069116 A JP59069116 A JP 59069116A JP 6911684 A JP6911684 A JP 6911684A JP H0476217 B2 JPH0476217 B2 JP H0476217B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nisi
- silicide
- silicide film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021332 silicide Inorganic materials 0.000 claims description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 23
- 229910005881 NiSi 2 Inorganic materials 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 229910019001 CoSi Inorganic materials 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004261 CaF 2 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は単結晶Si基板上に良質のシリサイド膜
を有する半導体装置およびその製造方法に関する
ものである。
を有する半導体装置およびその製造方法に関する
ものである。
LSIに代表される高速素子の特性を向上させる
目的で新しい電極材料の検討が盛んである。特
に、シリサイドは安定でかつ再現性があり、電気
抵抗も低いために大幅な特性向上が期待できるこ
とから最近特に注目されている。
目的で新しい電極材料の検討が盛んである。特
に、シリサイドは安定でかつ再現性があり、電気
抵抗も低いために大幅な特性向上が期待できるこ
とから最近特に注目されている。
またシリサイドのあるものは、Si基板上にエピ
タキシヤル成長することが知られており、この単
結晶膜を用いると、さらに良質の電極が形成でき
るだけでなく、半導体中に金属を埋め込むことに
より、固体三極管等の新しい素子の作製が可能と
なる。
タキシヤル成長することが知られており、この単
結晶膜を用いると、さらに良質の電極が形成でき
るだけでなく、半導体中に金属を埋め込むことに
より、固体三極管等の新しい素子の作製が可能と
なる。
従来、良質のシリサイド膜をSi単結晶基板上に
作製する方法として、エピタキシヤル成長する金
属を用いることが考えられていた。特に、Coお
よびNiはその結晶構造がCaF2型でSiの結晶構造
に近いシリサイドCoSi2およびNiSi2を単結晶状
態で作製できる材料として注目されていた。特
に、CoSi2膜は、全面単結晶かつ均質の膜が、超
高真空下での蒸着ないし、分子線エピタキシー法
で形成できることが知られていた。しかしCoSi2
とSiとの格子不整合は約1.2％と大きいため、界
面転位等の格子欠陥が発生するという欠点があつ
た。一方、NiSi2はSiとの格子不整合は0.4％と非
常に小さいが、NiとSiとの反応が不均一になる
傾向があり、平坦かつ、均質な膜が得られないと
いう欠点があつた。
作製する方法として、エピタキシヤル成長する金
属を用いることが考えられていた。特に、Coお
よびNiはその結晶構造がCaF2型でSiの結晶構造
に近いシリサイドCoSi2およびNiSi2を単結晶状
態で作製できる材料として注目されていた。特
に、CoSi2膜は、全面単結晶かつ均質の膜が、超
高真空下での蒸着ないし、分子線エピタキシー法
で形成できることが知られていた。しかしCoSi2
とSiとの格子不整合は約1.2％と大きいため、界
面転位等の格子欠陥が発生するという欠点があつ
た。一方、NiSi2はSiとの格子不整合は0.4％と非
常に小さいが、NiとSiとの反応が不均一になる
傾向があり、平坦かつ、均質な膜が得られないと
いう欠点があつた。
Si単結晶面上に良好な特性を持つシリサイド膜
を有する構造体を提供するものである。
を有する構造体を提供するものである。
金属材料として単一のCoないし、Niの代りに、
その混合物を用いることにより、上記のCoSi2膜
およびNiSi2膜の欠点を有しないシリサイド膜を
提供し得るものである。
その混合物を用いることにより、上記のCoSi2膜
およびNiSi2膜の欠点を有しないシリサイド膜を
提供し得るものである。
均質で高品質のシリサイド膜をSi上に形成させ
るには、エピタキシヤル成長で、単結晶のシリサ
イド層を成長させるのが最上である。特に結晶構
造がSiに類似のCaF2型であるCoSi2，NiSi2は有
望であり、中でもNiSi2膜はSiとの格子不整合は
0.4％程度と非常に小さく、高品位の単結晶膜が
できる可能性がある。事実非常に薄いNi膜（20
Å以下）を超高真空下で蒸着した後熱処理をする
と良質のNiSi2膜がえられるという報告もある
（たとえば、Phys.Rev.Lett.50，429（1983）に報
告される）。しかし一般には反応が不均一である
ことは前にも述べた通りである。そこで、(1)Ni
よりも均一反応性のよいCoを混ぜることにより、
NiSi2のかかる欠点が除去できること、また、(2)
Co単独では、格子不整合が大きいため（約1.2％）
に格子欠陥の発生が多いが、Niを混ぜることに
より格子欠陥の発生を抑制することができる。さ
らに、(3)NiSi2の融点は993℃と低いが、Coを混
合することにより融点を高くすることができ、耐
熱性の向上がみられる。
るには、エピタキシヤル成長で、単結晶のシリサ
イド層を成長させるのが最上である。特に結晶構
造がSiに類似のCaF2型であるCoSi2，NiSi2は有
望であり、中でもNiSi2膜はSiとの格子不整合は
0.4％程度と非常に小さく、高品位の単結晶膜が
できる可能性がある。事実非常に薄いNi膜（20
Å以下）を超高真空下で蒸着した後熱処理をする
と良質のNiSi2膜がえられるという報告もある
（たとえば、Phys.Rev.Lett.50，429（1983）に報
告される）。しかし一般には反応が不均一である
ことは前にも述べた通りである。そこで、(1)Ni
よりも均一反応性のよいCoを混ぜることにより、
NiSi2のかかる欠点が除去できること、また、(2)
Co単独では、格子不整合が大きいため（約1.2％）
に格子欠陥の発生が多いが、Niを混ぜることに
より格子欠陥の発生を抑制することができる。さ
らに、(3)NiSi2の融点は993℃と低いが、Coを混
合することにより融点を高くすることができ、耐
熱性の向上がみられる。
Si上のCoSi2膜の結晶方位を詳細に述べると、
例えば１１１面上の場合、面に垂直方向は結晶軸
はそろつているが、面内では１１０軸と１１４軸
とが反転する、いわゆるＢタイプの結晶成長が生
じていることが知られている。この結果は必ずし
も膜質に多きな悪影響を与えているわけではない
が、微細な格子欠陥の発生を考える場合には結晶
軸は完全に基板Siとそろつていることが望まし
い。ところで本発明を用いれば、Si基板とのごく
界面にはNiだけを付着させて反応させ、NiSi2膜
を形成させた後、NiおよびCoとを含むシリサイ
ド層を形成させると、結晶軸の完全にそろつた
CoSi2に近い性質を有するシリサイド膜を形成さ
せることができる。このように、本発明の主眼
は、NiとCoとを混合するこにより、より安定で
かつ結晶性のよいシリサイド膜を形成させる所に
あるが、上記説明でも明らかなように、膜全体に
わたつて、組成比が一定である必要は必らずしも
なく、むしろ積極的に界面層と表面層との組成比
を変化させることにより、所望の特性を有するシ
リサイド膜をうることができる。
例えば１１１面上の場合、面に垂直方向は結晶軸
はそろつているが、面内では１１０軸と１１４軸
とが反転する、いわゆるＢタイプの結晶成長が生
じていることが知られている。この結果は必ずし
も膜質に多きな悪影響を与えているわけではない
が、微細な格子欠陥の発生を考える場合には結晶
軸は完全に基板Siとそろつていることが望まし
い。ところで本発明を用いれば、Si基板とのごく
界面にはNiだけを付着させて反応させ、NiSi2膜
を形成させた後、NiおよびCoとを含むシリサイ
ド層を形成させると、結晶軸の完全にそろつた
CoSi2に近い性質を有するシリサイド膜を形成さ
せることができる。このように、本発明の主眼
は、NiとCoとを混合するこにより、より安定で
かつ結晶性のよいシリサイド膜を形成させる所に
あるが、上記説明でも明らかなように、膜全体に
わたつて、組成比が一定である必要は必らずしも
なく、むしろ積極的に界面層と表面層との組成比
を変化させることにより、所望の特性を有するシ
リサイド膜をうることができる。
本発明を整理すれば下記の通りである。
Si単結晶上の所定領域に少なくともNiとCoと
を含有するシリサイド膜を有することを特徴とす
るシリサイド膜を有する構造体を提供する。この
場合、シリサイド膜におけるNiの対Co原子比が
５％〜95％とする。
を含有するシリサイド膜を有することを特徴とす
るシリサイド膜を有する構造体を提供する。この
場合、シリサイド膜におけるNiの対Co原子比が
５％〜95％とする。
また、当該シリサイド膜の形成に当つてSi単結
晶面にあらかじめNiSi膜を形成しておく。この
ようにすることにより、この上部に形成するシリ
サイド膜は結晶軸のそろつた性質の膜となる。
晶面にあらかじめNiSi膜を形成しておく。この
ようにすることにより、この上部に形成するシリ
サイド膜は結晶軸のそろつた性質の膜となる。
本発明に係わるシリサイド膜は真空下で、Si単
結晶基板上に基板温度450℃〜800℃においてNi，
CoおよびSiを同時に蒸着せしめることで実現さ
れる。この場合蒸着源よりの金属ビームとSiビー
ムとの強度比を0.3対１から３対１の範囲にする
のが好都合である。
結晶基板上に基板温度450℃〜800℃においてNi，
CoおよびSiを同時に蒸着せしめることで実現さ
れる。この場合蒸着源よりの金属ビームとSiビー
ムとの強度比を0.3対１から３対１の範囲にする
のが好都合である。
又、真空下でSi単結晶基板上にNi，Co，およ
びSiを同時に基板温度200℃以下で蒸着しておき、
次いで450℃〜800℃に昇温し、単結晶化しても良
い。
びSiを同時に基板温度200℃以下で蒸着しておき、
次いで450℃〜800℃に昇温し、単結晶化しても良
い。
以下、本発明の参考例及びを用いて説明する。
まず、化学洗浄を行つた、Si１１１基板を分子
線エピタキシー装置へ導入し、超高真空下で、熱
処理により、Si清浄表面を作成する。Siの結晶面
としては１１１面が最良である。１００面も好ま
しい。なお、分子線エピタキシー装置とは、到達
真空度が10-9Torr以下であり、蒸発源としてお
のおのの独立の複数個の分子線ないし原子線の発
生源を有する蒸着装置の一種である。本参考例で
用いた分子線エピタキシー装置は、到達真空度
が、５×10-11Torrで、蒸発源として、Si，Ni，
およびCo用にそれぞれ別個の電子銃を有するも
のである。
線エピタキシー装置へ導入し、超高真空下で、熱
処理により、Si清浄表面を作成する。Siの結晶面
としては１１１面が最良である。１００面も好ま
しい。なお、分子線エピタキシー装置とは、到達
真空度が10-9Torr以下であり、蒸発源としてお
のおのの独立の複数個の分子線ないし原子線の発
生源を有する蒸着装置の一種である。本参考例で
用いた分子線エピタキシー装置は、到達真空度
が、５×10-11Torrで、蒸発源として、Si，Ni，
およびCo用にそれぞれ別個の電子銃を有するも
のである。
次に表面を清浄化したSi基板の温度を、約550
℃に設定し、温度が一定になつた時点から、Si，
NiおよびCoの蒸着を開始する。ここで、蒸着速
度は全体で１〜10Å／secに設定し、NiとCoのビ
ーム強度比は0.05〜0.95の間のある値に設定し
た。
℃に設定し、温度が一定になつた時点から、Si，
NiおよびCoの蒸着を開始する。ここで、蒸着速
度は全体で１〜10Å／secに設定し、NiとCoのビ
ーム強度比は0.05〜0.95の間のある値に設定し
た。
膜厚は、あらかじめ校正を施した、石英膜厚計
を分子線エピタキシー装置内に設置することによ
りモニターし、本参考例では約3000Å成長させ
た。所望の膜厚になつた時点で、シヤツターによ
りビームの照射を停止した後、基板の温度を下
げ、室温近くなつた後、分子線エピタキシー装置
から取出す。
を分子線エピタキシー装置内に設置することによ
りモニターし、本参考例では約3000Å成長させ
た。所望の膜厚になつた時点で、シヤツターによ
りビームの照射を停止した後、基板の温度を下
げ、室温近くなつた後、分子線エピタキシー装置
から取出す。
本参考例で作製したシリサイド膜には以下のよ
うな特徴がある。第１図は結晶性（転位等の格子
欠陥の数から判定）と、CoとNiとの組成比との
関係を示したものであり、第２図は表面の平坦性
（光の散乱性から判定）と組成比との関係を示し
たものである。これらの図から明らかなように、
Coに５％以上Niを混合することにより、結晶性
の大幅な改善がみられるとともに、Niだけでは
すぐに表面が荒れて白濁する傾向にある層が、
Coを５％以上混合することにより、膜の平坦化
が達成でき、表面の滑らかなシリサイド膜がえら
れている。
うな特徴がある。第１図は結晶性（転位等の格子
欠陥の数から判定）と、CoとNiとの組成比との
関係を示したものであり、第２図は表面の平坦性
（光の散乱性から判定）と組成比との関係を示し
たものである。これらの図から明らかなように、
Coに５％以上Niを混合することにより、結晶性
の大幅な改善がみられるとともに、Niだけでは
すぐに表面が荒れて白濁する傾向にある層が、
Coを５％以上混合することにより、膜の平坦化
が達成でき、表面の滑らかなシリサイド膜がえら
れている。
またNiSi2の融点は993℃であり、膜形成後の
熱処理は融点より50℃以上低くおさえねばならな
いが、本発明のシリサイド膜では、100℃NiSi2
の融点よりも高くしてもなんら変化はみられなか
つた。
熱処理は融点より50℃以上低くおさえねばならな
いが、本発明のシリサイド膜では、100℃NiSi2
の融点よりも高くしてもなんら変化はみられなか
つた。
なお、本参考例では基板温度を550℃に設定し
たが、同様の結果は450℃〜800℃の間でえられた
が、この温度範囲をはずれると表面状態は著しく
劣化することが認められた。
たが、同様の結果は450℃〜800℃の間でえられた
が、この温度範囲をはずれると表面状態は著しく
劣化することが認められた。
また、基板を上記の温度に常時設定することは
必ずしも必要ではなく、200℃以下の温度で蒸着
した後、450℃以上で熱処理することによつても
従来のシリサイド膜よりも表面状態の良好な膜が
えられた。
必ずしも必要ではなく、200℃以下の温度で蒸着
した後、450℃以上で熱処理することによつても
従来のシリサイド膜よりも表面状態の良好な膜が
えられた。
金属とSiの線量の比は0.1：１から5.1について
検討したが、0.5：１が最良であつたが、0.3：１
〜３：１の範囲でも従来のシリサイド膜よりも改
善された膜がえられた。しかし、この範囲を越え
ると、膜質は大幅に劣化した。
検討したが、0.5：１が最良であつたが、0.3：１
〜３：１の範囲でも従来のシリサイド膜よりも改
善された膜がえられた。しかし、この範囲を越え
ると、膜質は大幅に劣化した。
上記参考例では、得られた膜はSi基板の結晶軸
と180°ずれたタイプＢの結晶構造であることがわ
かつた。しかし、成長直前にNi膜のみを室温で
20Å以下蒸着し、熱処理してNiSi2膜を形成させ
ると、Siの結晶軸と一致したタイプＡの膜がえら
れるが、この膜上に上記参考例と同様の成長を行
うと、タイプＡのシリサイド膜がえられることが
確認された。
と180°ずれたタイプＢの結晶構造であることがわ
かつた。しかし、成長直前にNi膜のみを室温で
20Å以下蒸着し、熱処理してNiSi2膜を形成させ
ると、Siの結晶軸と一致したタイプＡの膜がえら
れるが、この膜上に上記参考例と同様の成長を行
うと、タイプＡのシリサイド膜がえられることが
確認された。
本発明によれば、結晶軸が基板と一致したシリ
サイド膜を実現することができる。
サイド膜を実現することができる。
第１図はCoとNiの組成を変えた場合のシリサ
イド膜の欠陥密度の相対的変化を示す図、第２図
はその際の表面の平坦性の変化を示す図である。
イド膜の欠陥密度の相対的変化を示す図、第２図
はその際の表面の平坦性の変化を示す図である。
Claims (1)
- 【特許請求の範囲】 １ Si単結晶基板と、このSi単結晶基板上の所定
領域に設けられたNiSi2膜と、このNiSi2膜上に
設けられ、NiとCoとを含有しかつそのNiの対Co
原子比が５％〜95％なるシリサイド膜とを有する
ことを特徴とするシリサイド膜を有する構造体。 ２ 特許請求の範囲第１項に記載のシリサイド膜
を有する構造体において、前記NiSi2膜はその膜
厚が20Å以下であるシリサイド膜を有する構造
体。 ３ 真空下で所定のSi単結晶基板上にNiSi2膜を
形成し、このNiSi2膜上に基板温度が450℃〜800
℃においてNi、Co及びSiを同時に蒸着してNiの
対Co原子比が５％〜95％なるシリサイド膜を形
成する工程を有することを特徴とするシリサイド
膜を有する構造体の製造方法。 ４ 真空下で所定のSi単結晶基板上にNiSi2膜を
形成し、このNiSi2膜上に基板温度が200℃以下
においてNi、Co及びSiを同時に蒸着し、その後
450℃〜800℃に昇温して単結晶化させることによ
りNiの対Co原子比が５％〜95％なるシリサイド
膜を形成することを特徴とするシリサイド膜を有
する構造体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6911684A JPS60213058A (ja) | 1984-04-09 | 1984-04-09 | シリサイド膜を有する構造体およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6911684A JPS60213058A (ja) | 1984-04-09 | 1984-04-09 | シリサイド膜を有する構造体およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213058A JPS60213058A (ja) | 1985-10-25 |
| JPH0476217B2 true JPH0476217B2 (ja) | 1992-12-03 |
Family
ID=13393344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6911684A Granted JPS60213058A (ja) | 1984-04-09 | 1984-04-09 | シリサイド膜を有する構造体およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213058A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07101832B2 (ja) * | 1986-06-23 | 1995-11-01 | 株式会社日立製作所 | 圧電変換器及びその製造方法 |
| JP2535738B2 (ja) * | 1988-12-09 | 1996-09-18 | 工業技術院長 | 半導体装置 |
| WO2000017939A1 (fr) * | 1998-09-22 | 2000-03-30 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de production |
| KR100564416B1 (ko) * | 1998-12-30 | 2006-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 살리사이드층 형성방법 |
| US6534871B2 (en) * | 2001-05-14 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same |
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360171A (en) * | 1976-11-10 | 1978-05-30 | Matsushita Electric Ind Co Ltd | Electrode for silicon substrate and its production |
| JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
-
1984
- 1984-04-09 JP JP6911684A patent/JPS60213058A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360171A (en) * | 1976-11-10 | 1978-05-30 | Matsushita Electric Ind Co Ltd | Electrode for silicon substrate and its production |
| JPS5863165A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 多層電極構造を有した半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60213058A (ja) | 1985-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6270573B1 (en) | Silicon carbide substrate, and method for producing the substrate, and semiconductor device utilizing the substrate | |
| US4555301A (en) | Formation of heterostructures by pulsed melting of precursor material | |
| JPH088217B2 (ja) | 窒化ガリウム系化合物半導体の結晶成長方法 | |
| JP2001223211A (ja) | シリコンとの安定した結晶性インタフェースを有する半導体構造の作成方法 | |
| JPS5983997A (ja) | エピタキシヤル多成分材料を含むヘテロ構造の形成方法 | |
| JPH0360171B2 (ja) | ||
| EP0241204B1 (en) | Method for forming crystalline deposited film | |
| JPH0476217B2 (ja) | ||
| JPH02207537A (ja) | 薄膜半導体装置の製造方法 | |
| JP3234403B2 (ja) | 半導体薄膜の製造方法 | |
| JPS61205694A (ja) | 硫化亜鉛膜の作製方法 | |
| JP7477407B2 (ja) | 酸化ガリウム系半導体の製造方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JPH08165188A (ja) | 複合基板及びそれを用いた単結晶基板の製造方法 | |
| JPH01149483A (ja) | 太陽電池 | |
| JP3461819B2 (ja) | 半導体結晶膜の製造方法 | |
| JP2705524B2 (ja) | 半導体結晶の作成方法 | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| JP3260212B2 (ja) | ダイヤモンド単結晶の製造方法 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JPH05319984A (ja) | 金属エピタキシャル膜の製造方法 | |
| JP2522618B2 (ja) | リン合金化立方晶窒化ホウ素膜 | |
| JPH08264439A (ja) | 窒化物半導体のヘテロエピタキシャル成長方法 | |
| JPS61205693A (ja) | 結晶成長方法 | |
| JPS63232311A (ja) | 半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |