JPS5983997A - エピタキシヤル多成分材料を含むヘテロ構造の形成方法 - Google Patents

エピタキシヤル多成分材料を含むヘテロ構造の形成方法

Info

Publication number
JPS5983997A
JPS5983997A JP58180924A JP18092483A JPS5983997A JP S5983997 A JPS5983997 A JP S5983997A JP 58180924 A JP58180924 A JP 58180924A JP 18092483 A JP18092483 A JP 18092483A JP S5983997 A JPS5983997 A JP S5983997A
Authority
JP
Japan
Prior art keywords
forming
epitaxial
substrate
multicomponent
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58180924A
Other languages
English (en)
Inventor
ジヨン・マレイ・ギブソン
ジヨン・ミロ・ポアテ
レイモンド・ツテス・タング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5983997A publication Critical patent/JPS5983997A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の分野 本発明は基板上への結晶多成分材料のエピタキシャル成
長によるヘテロ構造形成法に係る。
本発明の背景 ヘテロエピタキシー、すなわちエピタキシャル層とは化
学組成の異なる基板上への材料層のエピタキシャル成長
は、しばしば積極的に研究された分野でめった。これら
の努力によシ、いくつかの技術的に重要な用途が導かれ
た。たとえば、ｊｌＩ−Ｖ又はｉｌ　−Ｖｒ半導体Ｖよ
ヘテロエピタキシャルシステム中の三元材料と組合され
た。この用途の例は、ＧａＡＳ／ＡｌＸＧａ１−ＸＡＳ
系で、これは光電子デバイスに広く用いられている。Ｉ
ＩＩ　−Ｖ化合物のパターン形成された層は、また、Ｉ
ＩＪ−Ｖ基板上に成長されてき１（１９７５年１２月２
３日タ゛ヴリュ・シー・ハラミー（Ｗ：　Ｃ−Ｂａｌｌ
ａｍｙ　）らに承認きれた米国特許第３．９２８．０９
２　号）。
半導体層は、また、絶縁体上にもエピタキシャル成長さ
れる。技術上重要なそのようなヘテロエピタキシャル系
の例は、サファイヤ上のシリコンである。同様に、化合
物半導体・特にｔｎ　−ｖ化合物がサファヤ基板上に成
長されてきた。一般的なレビューのためには、た（　Ｇ
、　Ｗ、　Ｃｕ１ｌｅｎ　）　　及びシー・シー・ワン
（Ｃ，Ｃ，Ｗａｎｇ　）　　編、スプリンガー・フェア
ラグ（Ｓｐｒｉｎｇｅｒ　−Ｖｅｒｌａｇ　）、ニュー
ヨーク（１９７８）　’、ｃ参照のこと。
最近の努力にもかかわらず、デバイスへの応用が可能に
なったヘテロエピタキシャルシステムの数は少ない。特
に、エピタキシャル金漠層から成るヘテロエピタキシャ
ル構造の発辰ば、現在非常に限られている。しかし、そ
のような系は三次元集積回路の作成に必要なばかりでな
く、新デバイス構造たとえば金属ヘーストランシスタの
実現全可能にする可能性ケもつ。エピタキシャル金属層
を含むこれ寸で−；υ告されたヘテロ構造の中の主なも
のは、Ｓｉ上のｃｏＳｉ及び、Ｓｉ上のＮｌＳｉ。であ
る。
現在応用に成功している技術力とえは低温金属堆積及び
高温反応又は分子線エピタキシーのようなものの一つに
より、Ｓｉ　（１１１）＝ににＣｏ　１’；ｆｉ　又は
Ｎ　ｉ　１Ｓ’４　　エピタキシャル薄膜全成長さＬＪ
−る時、形成されたエピタキシャル月Ａ′・１は結晶の
二つの形奮含むことが見出されている。両方の形が基板
と垂直な［１１１］方向ケもつが、一方は基板と比べ垂
直軸に対し１８０　度回転した方向をもち、他方は基板
と同じ方向を有する。前者はここではゝゝＢ形″とよび
、後者はゝＩＡ形”とよぷことにする。
両方の方向の粒界がエピタキシャル材料中に存在する時
、それぞれの総量はしばしば同様である。もちろん、粒
界は高角度粒界により分離きれており、それは材料中の
電子散乱に著しい影響？与え、そのような材料の超大規
模集積回路（ＶＬＳＩ）半導体デバイス中の電極材料と
しての有用性欠下げている。更にＡ及びＢ両方の形２含
むシリサイド層は、三次元集積回路の製造で必要とされ
るようなたとえばＳｉ、層ケ追加するように、更にデバ
イス用の品質をもったへテロエピタキシ」フル材料の成
長には、典型的な場合不適当である。
Ｃ０８ｉｔ及びＮ　Ｉ　Ｓｉ　２のエピタキシャル層は
、最近Ｓｉ　（１１１）上に成長されてきたが、単結晶
Ｎ　ｊ　Ｓ４２はＮ　ｉ　Ｃ４，２△界面における〔１
１１〕ファピット発生によシ、Ｃ４，（１００）上には
成Ｊ・：４−Ｑへ７５か−った。クーイ・シー　チュー
（Ｋ。
Ｃ，Ｃ１ｌ　ｉ　ｕ　）も、アプライド・フィジックス
・レタース（Ａｐｐｌｉｃｄ円ｔｙｓｉｃｓ　Ｌｅｔｔ
ｅｒｓ　）　、第：３８蓚、９８８〜９９０頁（１９８
１）。しかし・・≦ｊ（１００）上への高品質単結晶シ
リサイドのエピタキシャル成長ｄ０、大きな技術的興味
イぢ１Ｆ−する。なぜならば、現在のシリコン技術υト
／・１とんど例外なく　（１００）方向材Ｆｌ会丁１０
いるかしである。
シリサイド−シリコン構造及びこれら構造の作成技術に
ついては、１９８０年６月５臼１１１、情されたシコー
イ・シー・ビーン（Ｊ、　Ｃ。
Ｂｅａｎ　）　　ら（′ζよる米国特許第１５６，６４
９号に「ホベｆっれている。その中に述べらね、ている
技術Ｑま、シリザイドｒ形成する桐材から成る気体に中
結晶シリコン基板ケ露出し、基板ケ、Ｉン属が−そのｉ
ｉ　Ｔシリコンと反応し、金属シリサイド単結晶ケ形成
−４″るり心当な温度に維持する（−とから成る。この
技術により形成されたヘテロエビタ半シャルシリサイド
層は、典型的な場合、ラザフオード後方散乱スペクトロ
スコピー（ＲＢＳ）及びチャネリング、透過電子顕微鏡
により高い安全性ケもつことが確認された。
ヘテロエピタキシャル成長されたテハイス用品質の材料
層が技術的に大きな兄指し４もち・これ才でそのような
成長ケ実現した系の数が限られているため、そのような
層欠成長させる広（、ｉｉ、ｊｊ　１月できる方法に、
本質的な興味がある。特に、シリコン上Ｃ′こ本質的に
完全な金属シリサイドを成長きせる方法は、半導体斥ぞ
で大きな関尼・ケもたれている。更に、形成されたエビ
タ牛シャル１オフ１の方向の制御が可能な成長技術は、
技術的校び利学的重安性が増す。
定　　　義 １ゝ多予成“月利とｔよここ７″は名目上の化学組成Ａ
Ｘ　Ｂｙ　Ｃ７，・・から成る材料ケいつ。
ここでＡ、ｆ３．・・・は汗、はの化学元本で、少なく
ともＸ及びｙｕゼロと（ｌ。１、異なる。
″エピタキシャル“材料は単結晶基板上に１）（４長テ
Ｘ！′１．′７；−結晶木４料で、エピタキシャル材料
は基へと共通な少なくとも−・っの結晶軸孕有すξ）５
、 ゝゝヘテロエビタ主シャルＩ材材料エピタキシャルイ・
−ｊ佇Ｉで、少なくとも一化学元素の濃度は、基板８科
とエピタキシャル材料中で異なる。
ゝゝテンプレート層〃は材料の結晶性に影響４勺える定
めＱ′こ、基板上に形成された薄い層で、典′Ｘ＋１ｊ
［１ｚ１ろ・場合、その上に成長させた予成；１・（コ
利で、先・ろ。７テンプレ一ト層の化学組成は、０１ト
型的な場合、その上に成長させるべきエピタキシャルイ
」科と本質的に同じである。
ゝゝラテンレート形成”（Ｔ−Ｆ）材料は本質的に不規
則な形の基板上に堆積された材料−Ｃ１それに１、テン
プレート層形成のための変換針することが′７′さる。
変換は典型的な場合、不規則構造から結晶状態への変換
がら成り、史に１゛−Ｆ（］月利の濃度が基板中のその
濃度と本質的に異なる化学元素との反応から成る。
Ｔ−Ｆ材料ｔ：ｊ：その上に成長させるエピタキシャル
材料の化学成分の少なくとも一つ定含み、基板桐材とは
化学組成が異なる。
ゝゝ輸送元素“というのは、基板材料及びその上に形成
されるヘテロエピタキシャル多成分材料の両方中に、微
量以上に多く存在し、適当な反応条件下でＴ−Ｆ材料と
反応し、テンプレート材料音形成する元素ケいう。
本発明の安約 ここでは基板上のエピタキシャル多成分拐料から、ｌＪ
ｙ、るヘテロ構造生成方法について！ホベる。その方法
は空間的に一様なＴ　−Ｆ拐料の薄い層孕、典型的々場
合約１０ナノメータ＜１００Ａ）よシ小さな厚さで、本
質的１．・て１α子的に清浄な基板又すよぞの一部分上
に、基へ孕比做的低い堆積温度で堆積させることかＱ。
成り、典型的な場合、本質的に不規則構蹟・・・の堆積
となる。その方法１弓：更に、基板Ｘ（−の上に堆積さ
れたＴ−Ｆ月別の薄い層ケＩ−１’　１．　ｆま寸、堆
漬材材が変換を起し、典型的な場合、規則１１のエピタ
キシャル月別ケ形成する適当な変換温度Ｊ：て−１−げ
ることから成る。ここでに＋、一般的にゝゝブテンレー
ト“層とよばれるこの変換された月別−１−に、エピタ
キシャル層を成長さぜる女めに、４４’Ｈ’；ｘ堆積さ
せる。そのとき、基板令・剃当な温度、典型的な場合成
長幅度に沫つ４、らば、エピタキシャル結晶成長が起り
、エピタキシャル層の結晶構造は、テンプレート層によ
り制御される。
多成分Ｈ料のへテロエピタキシャル形成のための本発明
の方法には、広い用途が考えられる。１特に、す）つ、
成分基板とともに多成分基板上に、パターン形成された
層又はパターン形成された層のいずれかの形で、多成分
エピタキシャル月別ケ成長させることに応用することが
省λ−られる。本発明の方法孕適用するのに遍している
と考えられる系の同は、Ｓモ、　Ｇｅ。
ＩＩＩ−Ｖ及び１１−　’Ｖｉ半導体上へのエピタキシ
ャル金属又は絶縁層である。
好ましいシステムは、それぞれＳｉ及びＧｅ　　上への
金属シリサイド及びゲルマニウム酸塩で、（１１１）方
向以外のシリサイドたとえばＣＯＳイ５２、又は（１０
０）　Ｓ４．、基板」−の（１００）Ｎ　ＩＳｉ、　２
が含まれる。明らかに方法の修正、たとえばテンプレー
ト層とは化学組成が異なるエピタキシャル材料のテンプ
レート層上への成長も考えられる。
本発明の方法では、典４−目的な場合、より低いエピタ
キシャル成長温度及び従来技術の反応方法より短い成長
時間ケ用いることが可能である。これは明らかに市場的
に興味がある。
更に、本方法により真に単結晶材料、たとえばＮ　ＩＳ
ｉ　２の成長が可＃にになり、たとえば（１００）　Ｎ
１．Ｓｉ２のよりに、従来技術の方法ではファセットを
生じる系で、本質的に滑らかな界面が得られ、典型的な
場合、デバイス用品質のピンホールのない材料が生じる
。
詳細な記述 本発明の方法の重要な一視点は、薄いテンプレート層の
形成にある。これは適当な厚さのＴ−Ｆ４′Ａ月ケ基板
上に堆積をぜ、Ｔ−Ｆ材料台゛テンプレート層に変換す
ることにより実現され、その後の変換においては、−な
いし複数の輸送元素との反応孕含んでもよい。
Ｔ−ド材ＰＩ　（ｔ；Ｊ基板ケ適当な低堆積温度、たと
えＶ：室温にお・いた１−ま堆イ責をれる。この低温Ｊ
１１債の結果、（堆積したままの）Ｔ−Ｆ材狛口」、典
型的・Ｉ場合、不規則な状態にある。
Ｔ−Ｆ　ＡＡイ；−１の堆積に続いて、暴利は成長さ、
（υるべきエピタキシャル材料の成長温度より典型的に
は低い適当な変換温度に上げられ、ぞのｆｌ−１度にお
いて堆積された月料は変換を起し、テンプレート層ケ形
成する。変便は典型的な場合、規則化の変換から成り、
それにより先に不規則であった月料に長距離秩序が現わ
れ、Ｔ−Ｆ材料と基板から出てくる１ないｔ２、ｔｖ数
の輸送元素との反応が起り、テンプレート（」料ケ形成
することが含まれることもある。前者の例は、同時堆積
させた不規則性の化学量論的Ｎ！　及びＳｉから、単結
晶Ｎ　ｌＳｉ２テンプレート材料が形成される場合で、
後者の例はＳｉ基板上に堆積されたＮｉ　　からの、そ
のようなテンプレート材料の形成である。
テンプレート層の形成については、第１及び２図に概略
的に示されている。第１図は基板１０上のＴ−Ｆ相打の
層で、第２図は変換温度におけるＴ−Ｆ変換による基板
１０のテンプレート層２１を示す。
本発明の更に別の点は、適当なヘテロエピタキシャル系
において、あるイ重のパラメータ、典型的々場合テンプ
レート層の厚さ、音制御することケ辿して、エピタキシ
ャル層の結晶方向が制御できる可能性のあることである
。
そのような系において、Ｔ−Ｆ材料と輸送元素（又は複
数の元素）との反応により、典型的な場合原材料とは密
度の異なる材料が生成するという事実？考慮して、堆積
し７’ＣＴ−Ｆ材料の厚さケ厳重に制御することが必要
である。
・艮初の基板上にテンプレート層を形成した後、エピタ
キシャル材料の構成要素の少なくともいくつかのモ分な
量孕、その上に堆積させ、適当な化学組成及び結晶方向
及び完全性のエピタキシャル材料ケ、適当に選択された
条件下で成長させる。これには草根ケ典型的な場合Ｔ−
１”変換温度より旨い適当な成長温度に、堆積中又は堆
積後一定時間保つことが必要である。更に、堆積物の化
学組成とともに、堆積速度にも制限ケ加える可１１ヒ件
がある。
たと后−ば本発明のこの段階において、エピタキシャル
材料の化学成分のすべてケ、本質的に同時に、かつ適当
な化学量論的ｉ目成比で堆４責でき、あるいはエピタキ
シャル材享」の−ないし１Ｍ数の化学成分ケ、基板材料
から導く流束から、本質的に除いてもよい。更に、構成
安素１ｄ一工程又は多段階工程で、堆積させるＣ二とが
−Ｃきる。前者はエピタキシャル層を本質的に連続［７
，左方式で最終の厚さに成長させる場自ケさし、後者は
層を一連の堆積／成長工程で最終の厚さに成長させる工
程ケさす。
第３図は本発明により基板１０上に成長させたヘテロエ
ビクキシャル層３１ケ示す。典型的な場合、テンプレー
ト層はへテロ構造生成プロセスのこの段階（又は後の段
階）において、別々には同定されない。なぜなら、テン
プレート材料は典型的な場合、エピタキシャル材料の一
部となるからである。しかし、これは必ずしもなりたつ
の′７′はなく、後に同定できるテンプレート層」−に
成長させたエピタキシャル層を生成するように本発明の
プロセスケ実施することも考えられる。
第４図はダブルへテロ構造すなわち第１のエピタキシャ
ル層３１、たとえば本発明のプロセスにより、基板１０
上に成長さ＄７ｉ−金属シリサイド層及び第２のエピタ
キシャル層４０、たとえば層３１土に成長でぜたシリコ
ン贋金、概略的に示す。そのようなダブルへテロ構造は
、本発明のプロセスにより成長させた構造の例で、それ
は特に三次元半導体テハイス、たとえば金属ヘーストラ
ンジスタに」・・いて市川である。層４０の成長は、典
型的ノ、−場合エビタキシー法により行なわれる。
’Ｘ（５図は本発明の方法により生成したもののように
基板−にのパターン形成された多成分エピタキシャル月
別全概略的に示す。基板１０−１−にはたとえば通常の
技術により、Ｓイ上に形成及びパターン形成されｆｔ５
ｉ０２層のようなパターン形成されたマスク層５０が形
成されでいる。このよつにマスクされた基板上に、１’
　　ＦＡ）Ｊ沿り、ｆｖとえば約１．８　ｍｍ　（１，
８人）のＮｉ　　Ｊ、１堆、債させる。合成物を適当な
変換温度に加熱Ｊ゛るζ−とにより、たとえば基板材料
との反応によって、テンプレート層が露出され乃−木板
領ｌ或中に形成される。次に、基板上に史１ｃ　）、）
旧たとえばＮ１　　が堆積きわ７、それから括４ｋｚ　
Ｌ７）あらかじめ露出された・項域中に、エピタキシャ
ル（・４イ５１５１Ｒとえは単結晶Ｎ　ｉ　Ｓイ、２が
１［４成丁＼れ、一方マスク拐刺５２上に堆積をれ△−
Ｈ□　ｌ’）　ｆｄ−エピタキシャル桐材孕形成せず、
Ｎ１　　のま−まである。典型的な場合、桐材５１が材
料５２よりゆっくりエッチされるエッチがあり、従つ−
Ｃ１前者のすべて孕除去することなく後者ケ除くことが
６丁能で、それにより部分的にマスクされた基板−」二
に、パターン形成されたヘテロエピタキシャル材料が生
じる。
本発明の重要な点は、本発明のプロセスケ実施する間、
高い清浄度が必要・りことである。
これは典型的な場合、ＵＨＶ条件下での操作ケ行味し、
典型的な真空Ｅｌｉは約］、、　３　Ｘ　１０−　Ｐａ
（１０’Ｔｏｒｒ）以１・−で、；／ｊ　トｋ　Ｉｒｆ
　：Ｚ、　ハラ９リング又は熱処理のような汚染全除去
する基板表面の前処理ケ必要とする。
上に述べた清浄度の条件と両ケするＴ−Ｆ材料又はエピ
タキシャル層形成桐材の任意の堆積方法が、本発明ケ実
施する上で使用できる可能性ケもつ。そのような方法に
は蒸着、分子ヒームエビタキシー及びスパッタリングが
含まれる。
−Ｌで述べたように、シリコン十−びつ’Ｐ　Ａｔ’、
ｉ　品丁−ピクキシャル金属シリサイドは、半導体デノ
＼イスへの応用−１−かなり関心がもたれる。本発明の
、ｊｊ法はこれらへテロ構造の成長、特にＳｉ−トへの
ＣＯＳｉ　２　　又１２’、−’；ｊ上のＮ　ＩＳｉ　
２から成る構造の成長に適用すると特に有利で、シリコ
ン上への金属シリサイドの成長は本発明の方法ケ適用−
するのが好まし、い。次に、この新しい応用に−Ｑいて
・４１（べろ。
本発明の方法により高品質のエピタキシャル７１結晶金
属シリサイドケ形成するためには、δ゛（基板表面に１
原Ｐ的に清浄でなければならず、その土に’ｐ−ｒｒＩ
料ケ堆積さサケ堆積、本質的に１ｔｉ傷を照〈さなけれ
ばならない。
基板表面」−二にたとえばＣＯ又１ｄ：　Ｎ　ｉ　　の
よつなＴ　−Ｆ　４′）Ｊ利を、ＭＢＥ又は蒸着のよう
な任、音の、１１＆当な方法で、Ｓイとともにあるいは
Ｓｉ　＆；ｉ含まＪ’に坩ｔ”ｆ（さする。堆積速度は
典型的な場合、約０．０１　ｎｍ　／　ｓｅｅ　（０，
１八／５ｅＣ）ないし１　ｒ＋ｍ’／　ｓ　ｅ　ｃ　（
］、　０八／　ｓｅｅ　）の間で、事績中基板は比較的
低温、典を的にけ約２００℃、奸才しくに約１００℃以
下に保たれる。低堆積温度の結果、Ｔ−Ｆ材料は不規則
状態、すなわち長距離秩序がたとえばＬ　Ｆ、Ｅ　Ｄに
より検出されないような状態にある。
堆積され７’１ＣＴ−Ｆ相打の層の厚さが、それから形
成されたテンプレート層の厚さを決め、テンプレート層
の厚さはその上のエピタキシャル材料の成長に影響する
。たとえば、Ｔ−Ｆニッケル層の厚さは、５ｊ（１１１
）基板上の反応により、堆積したＮｌ　　から形成され
たテンプレート層上に成長させたエピタキシャルＮ　Ｉ
　Ｓｉ　２の方向を・決ること全見出した。これは第６
図に列が示されており、それｄ、Ｔ−Ｆニッケル層（堆
積した１１）の平均の厚さとその上に成長させたエピタ
キシャルＮ　Ｉ　Ｓｉ２　の１００　ｎｍ　（１０００
八）の層厚中におけるＡ方向の実験的に決定した関係ケ
示す。それに」５本発明のプロセスで用いる典型的な一
連の実験条件下で存在する。
４’！、’　（ｌ　１’、Ｉ　０曲、）ｄ１！６０から
れかるように、Ｂ形丁ビ４′キシ−１ｙＪ’ｖ　１−ｉ
ｌＳ）の成長が強く進む厚さ範囲１＼Ｊ１　　・）・１
（ｙｌｉすは約０．７　ｎｍ　　（八）以下〕、−１−
［ビー“−１−ミ、Ａ・ル１１．柄がＡ形及びＢ形結晶
の混ｔ”Ｐ　１゛：、”　ｘ：　、’ｆ”＋　：ｓ　、
ｌ・％１’ｌ’ｉ　Ｌ　Ｎ１　の平均厚が約０．７ｎｍ
Ｌ７Ａ）　”：　ＪｌＸ＞１＋５旧ｕ　（１，５八）〕
、Ａ形エピタキ・・（・）［（’ｌ　Ｖ’ｆ　＋−”・
（１（が強く進む厚さ範囲［ＮｉＯ土゛１ｐ−，４が１
＋’、１１．５　ｎｍ　（］　Ｓ５）及び２．１　ｎｍ
（１！　、１．＼）　　１”；：ｃ、ｘエピタキシャル
材料がＡ形Ｘ、Ｊ）：　１３・１Ｖ、＋１品・）、ＩＬ
合買１で５（・る範囲が存在する１、−■ニビ゛多”−
二・ヤル１１′Ｉ◇）はＡ（はＢ片七ｊ峯・（の−力−
コＱ１．　ｊｊ：ｊ　’、ｊｌ−Ｌ−、）　パに’Ｔ　
ｒ”’；　￥Ｊ’う）Ｉ：・、Ｂ　１１′Ｎ　ｉ　Ｓ７
２　の割合て（込、−１曲・舊！　６１　Ｊ、曲線６０
０５０パーセント線（＼７　Ｑ；、ｉ　して、■り１：
像・り関係にある。
Ｔｉパセ１峯１（“）低温ガ（−債（こう・Ｉ？き、基
板温度ケＩ１１・）当な鼾１１孕ｊ１．．ｌ、Ｉν］に
＋げＺ）ことにより、テンフ。
Ｅ、・′−ト（）オ；”ｌ　（、：）ｊｉ’＝（、；り
−１１′成すｄつ。変換温度゛（１〕持に１成１＼き」
−ピタキシャル＋−１訓のＩ′Ｌ学）・［１成に仔＼　
（Ｉ　Ｊ　　：ｉ　、、　　ｆ−、Ｌ：　　、’Ｌ　　
？”、’ｆ　％　　　Ｓｔ、　　（１］−１）　　七〇
　　Ｎ　ＩＳ（、，２くハ１７．冒ハ１．）パｊ・１０
０υないし暑・′Ｊ６００　ｒ呪、つ変換温度で本発明
に従い典型的な場合テンプレート材料が生じ、Ｓも（１
１１）土のＣＯ８も２の場合、約４００℃ないし約７０
０℃の変換温度に対しこれがあてはまる。温度を比較的
速く変換温度に上げることが、一般的に有利である。た
とえば、ｓイ、　（］、　１　）土のＮ１゜９゛（２に
おいて、室温から変換温度１で約１５秒で１−けると、
それケ約５分で上げり場合より品質がよくなることがわ
かっている。変換ケ本質的に完了させるのに必要な変換
温度におけるｔ＋＠　Ｉトｆｌば、一般に短く、典型的
な場合約５分以ドである。変換し７ｚＨ料すなわちテン
プレート’ｌ”１料のＬＥＥＤ観察によると、典型的な
場合結晶１′」科のパターン特性が示さｉｔた。
金属シリサイド／　、Ｓｉ系におけＺ）Ｔ　−Ｆ”ｊ−
３枦ｉは、本質的に金属から成るとＹ　ｆＵ　−Ｌ　Ｌ
Ｑ　４）、、　′二とえば、ＣＯ５Ｊｓ（及びＮ　＋　
Ｓｔ　、／Ｓイ　系（（−ドいＳ・好寸し２い月利？二
ｔそれぞれＣＯ及びＮ１　−σ心く１、これらの系にお
いて、輸送元素１′、」Ｓイル（−２い外変換温度にお
いて、基板づ・１［）・二）　Ｓｉ、　ｉ”、１′１゛
−１′金属と化学的シこ反応し、典型的な場合その上に
成長させるへきエピタキシャル相料と同様の化学ボ［Ｉ
成ケ手」゛する７ｑ１４則的なエピタキシャル・テンプ
レート（」刺ケ形成する。
Ｔ−Ｆ金属の層とＳｉとの反応により形成されＲ，テン
プレート層は、典型的な場合Ｔ−゛Ｆ金属の最初の層と
は異なる厚さ金有する。たとえば、平均の厚さＸのＮｌ
　は、ｓｔとの反応の後、平均の厚さ約３６５ＸのＮｌ
Ｓｆｉ　　ｆ形成−す　る。、 浩板乞・その−１−に堆積させたＴ−Ｆ金属とともに加
熱することによりテンプレート層ケ形成するのに続いて
、テンプ、レートで被覆された最初の、’）’７基板に
より形成された合成基板上に、適当な技術により典型的
な場合約６００］ｆＣＪこげることにより、エピタキシ
ャルシリサイドの成長が行なえる。それは合成基板上に
適当な量の金属又は金属及び、８６を堆積させること欠
必要とする。堆積の例は、蒸着、Ｍｌｌ　Ｆ：及びスパ
ッタリングである。堆積の全体の化学組成は、本質的に
（たとえば金属とＳｊ。
の同時蒸着により）形成すべきエピタキシャルシリサイ
ドと同じか又υよそ−れのＳｃ　ＩＩ度は本質的に低く
てよい。（たとえば金属のみの堆積による。） 本発明の方法のこの段階では、各種の堆積及び成長プロ
セスが使用できる。たとえば、合成基板ケエピタキシャ
ル成長が起る温度に保つたトド月別全堆積させることが
できる。
これの例は７００ないし８５０℃の温度に保たれた合成
基板上に、典型的な場合約０．０１ないしｌｎｍ／５ｅ
ｅ（，１ないし］〇へ／５ｅＣ）の範囲の速度で、堆積
によりｓｔ　（１１１）　Ｊ：にＮ　ｉ　Ｓｉ、２を成
長させる場合である。
別の可能な堆積及び成長プロセスは、合成基板全適当な
加熱温度に保ち、エピタキシャル成長が材、ｆ＝’ｌ堆
漬とともに起るように堆積速度欠調整することにより、
金属及びＳｉ、欠間時堆積することから成る。たとえば
、エピタキシャルＣ０８ｊ、２薄膜は本発明に従い約６
００〜（ｉ　５０　（２ｉ・（二保たれた合成、８も（
］、　］、　ｌ　）ノ１（、ｌ板１なＪ−）もテンプレ
ート被覆品、（］、　１　］　）基板の表面１に約２゛
１の原子比でＳｉ及びＣｏ　欠間時」１１債さ−する）
ことにより成長できる。
−ＩＦ′常゛に薄いテンプレート、たとえばＢ形Ｎ　ｉ
　Ｓｉ　２０　’ｌｉ　、＋戊で雨やすいもの（ｒよ、
対象としている壬′つ最商変懐ｒｍ＋　Ｗより本質的に
高い温度−（了、最・」・０時間保つと有利である。た
とえば１、檜（１１１）上に約０．７層ｍ（７人）以下
のＮ１　　を・」ＩＩ−債することにより形成されるテ
ンブレ・−トに４、約６５０℃以上の温度に数分以−Ｌ
長（［！、：た’／ｒ　ｉ）１つが最善である。しかし
、そのよつなテンプレートはＴ−Ｆ変換に続いて変１１
・３層り）す゛さり゛］区当に増すことにより、゛安定
化″ア＼打る。−１これ（徒、たとえばＳも（１１］、
　）／Ｎ１．ち゛イ２糸１・でおいて、約６５０℃でＮ
ｌ〔たとえば２旧η　（２０人厚）」全堆積させるか、
又に１低温Ｎ１　堆積／変換のくり返しケ、何度も１ｊ
−ｈつこと（でよりできる。
本発明の方法７（実施する１７ｙ−めに用いられる他の
堆積及び成長プロセスは、当業者にはよく知られている
か、容易に考えられ、ここでは本発明に従い合成基板−
Ｆ−にエビタキシャルイ２料ケ成長させるために用いら
れる方法やプロセスとは独立に、本発明の視点について
考えることにする。
第１列：Ｓも（］、　１１　）基板ケ脱脂（〜、ＨＦ中
に浸し、次に真空容器中に置いた。Ｕ　ＨＶ条件〔基本
圧約１．３　Ｘ　Ｉ　Ｑ　　’　Ｐａ　（１０”０Ｔｏ
ｒｒ）〕に達した後、基板は、１．５　ｋｅＶのアルゴ
ンでスパッタし、約８５０℃でアニールした。Ｔ−Ｆ金
属の堆積直前に、基板は約１１００℃において約２分間
加熱され、ゆっくり玲却させた。表面は清浄なｓｉ　（
ｉ、　ｉ　］　）表面の時性である鋭い７　Ｘ　７　Ｌ
　Ｅ　Ｅ　Ｄパターンを生じ、無視しつる量の炭素を除
き、不純物は含寸れなかった。約１．８１ｍ　　（１，
８人）の平均厚さケもつＮｌ　層ケ、室温に保斤−れた
清浄な基イ・て表面上に〔約０，１旧η／５ｅｃ（１人
／５ｅＣ）、つ速度で電子銃蒸着により〕堆積させ、杖
いでｒＪ　５００　’Ｃの変換温度に急；車に上昇させ
、約４分間その温度に保った。基板温度を約７７５Ｃに
十げ、−その（都度に保ち、約２５ｎｍ（２５０人）の
Ｎｉ’ｉｅ銃蒸着で、約０．２ｎｍ／５ｅｅ（２八／５
ｅＣ）の速度で堆積さぜた。これ（／（より、約１．０
０　ｎｍ（１０００八）の厚さのＮｉδ’ｉ２層が同時
に成長し、ＲＢ　Ｓ及びＴＥＭにより決定し７たところ
、はとんどＡ形単結晶から成り、常に約３条以十−のチ
ャネリングＸｎ１ｉ　ｎ　　　で　ｉ９　つ　７Ｃ。
第１１例゛第■例で１ボべたよりにＳも＜　１．　ＯＯ
）基板ケ１）１」処理した後、平均厚約］、ｎｍ（１０
八）のＮ１　層ケ約０．１　ｎｍ／ｓｅｅ　（１八／３
ｅｃ　）でその上に」イ１債きぜた。基板ケまほぼ室温
であった。基体Ｌｎ！ｒ度ケ約５５０℃に約４分て急速
に１−げた後、史に温度ケ約６５０℃に北げ１２０ｎｍ
（２００八）のＮｉケ堆を責させた。
得られ７ｊ約８０ｎｒｎ（８００八）厚の（１−００）
方向ｐ（う結晶Ｎ已：右７層は連続で’ｉ、　Ｘ　ｍｉ
ｎ　　は５Ｑ！、以ト−Ｃ＝ｐ）ツ７ｊ。更に１．ｓｔ
／　Ｎ　ｌ５ｔ２界面Ｌｄ−ｆ（ＢＳの分解能内で、平
坦″？１７あることがわがった。
これｔよ荒いファセットの界面ケもち、典型的な場合ｘ
　ｍｉｎが約１２チ以下にはならない類似の従来技術に
よる（１００）＃７膜と比較すべきである。
第１ｆ例：　ＳＬ（１００）基板ケ本質的に上述のよう
に前処理し、平均厚さ約０．５ｎｍ（５八）のＣＯ層ケ
約０．１ｎｍ（１人７　ｓｅｃ　）　Ｔ堆積させ、基板
ｄ、はぼ室温に保つ。次に基板温度ケ約４分間で約６０
０℃に上げ、続いて約７００℃、約０．０２　ｎｒｎ／
ｓｅ　ｃ　（０，２八／５ｅｃ）で２０　ｎｍ（２０ｏ
Ａ）のｃｏｙ、堆積させると、約７４ｎｍ（７４０八）
の厚さの単結晶エピタキシャルＣ０８ｔ２が形成きれる
。
第ｉｖ例；　ｓｉ　（１１１）　面上’ＩＣ１Ｑ、　３
　μｍ厚のＳｉ、０２層孕熱酸化により成長させる。標
準的なフォトリソグラフィ及びプラスマエッチ技術によ
り、層ケ貫く窓をエッチ（〜、基板の窓領域から自然酸
化Ｍｔ除くｌこめ、Ｕ　ＨＶ中で約９００℃にマスクさ
れた基板’ｆｃ−ｍ熱しμ後・８　ｒ　１＋１１　Ｔ・
ホベたものと本；ば的に同じ方法で、窓領域中にパター
ン形成されたエピタキシャル−中Ａｊ−ｉ　）’ｌｌ’
ｌ　Ｎ　ｉ　、Ｓ’ｉ。層が形成きれる。基板からのＳ
ｉとの反応により、エピタキシャル成長した後Ｎ１　　
の層は５ｉＣｈＬ−に残る。これｉＪ−、１５ＱＣｌ−
１３Ｃ００Ｈ１５０ＨＮＯ３及び３　ＨＱ！の溶液中５
０℃で化学エツチングにより除去される。
第Ｖ例゛パターン形成された（　］、　００　）Ｎｉ、
〜’ｉ２が第１Ｖ例で述べたものと本質的に同じプロセ
スにより、、　Ｓｉ　（１００）面上に形成さｔｌ、る
。
第＼′１例　第■例のようにパターン形成されΔ−Ｎｉ
墳、が１［づ成され、続いて通常のＳｉのＭＩ３１＝：
　、１（ｆ：債６ｔより、約０．５　ｎｍ／ｓ　ｅ　ｃ
　（５八／　ｓ　ｅ　ｃ　）　ノ１巾度−Ｃき・り５０
０℃の基板温度でエピタキシャル（１００）方向単結晶
Ｓｉ　ｆその上に成長さける。
４図面の筒中ｆｒ、１悦明 第１図ｔ：［基板上に堆積させた−ますの薄い材イＩ層
イｌ−１（Ｌ略画に示す図、 第２図はその上に形成されたテンプレート層を有する基
板を概略的に示す図、 第３図はその上に成長させたエピタキシャル層を有する
基板ケ概略的に示す図、 第４図は基板、その」二に成長させたエピタキシャル層
及びｉｌのエピタキシャル層上に更に成長させたエピタ
キシャル層から成るヘテロエピタキシャル構造′（ｉ？
概略的に示す図、ａす５図はマスクされた基板」−のパ
ターン形成されたエピタキシャル桐材ケ概略的に示す図
、 第６図はＳｉ　（１１１）基板上に堆積させたニッケル
層の厚さと、それから形成されたテンプレート層上に成
長させたエピタキシャル’ｐＪ　ｉ　Ｓ’ｉ　２の方向
の実験的に決めた関係ケ示す：書である。
〔主要部分の符号の説明］ 基　　板　　　　・・・・・・・　・・　・・　１０エ
ピタキシャル層・・・　・・３１．５１ＦＩｏ、６ 強　　　　　　　強 変換前のＮ１の平均厚さくｎｍ） 第１頁の続き ■発　明　者　レイモンド・ラチス・タンクアメリカ合
衆国０７９２２ニユージ ヤーシイ・ユニオン・バーフレ イ・ハイツ・プライアララド・ ドライヴ・イースト６４

Claims (1)

  1. 【特許請求の範囲】 １、基板上のエピタキシャル多成分材料を含むペテロ構
    造の形成方法であって、該基板は核多成分材料とは化学
    組成が異なる材料から成っており、該方法は該基板上に
    堆積させる月料を含む該多成分材料から成るエピタキシ
    ャル層を、ある成長温度において該基板の少なくとも一
    部の上にエピタキシャル成長させる工程？含んでおシ、 該方法は、該成長工程に先立ち、該少なくとも基板の一
    部の上に、実効的な量の、。 テンプレート形成材料とよぶべき材料を、実質的に空１
    川的に一様に堆積させる工程を含み、該テンプレート形
    成材料は該多成分利料の化学成分の少なくとも一つを含
    み、かつ、該基板拐料とは化学組成が異なっておシ、該
    基板は該テンプレート形成材料の堆積中、該テンプレー
    ト形成材料の変換温度よシ実質的に低い温度にあり、そ
    れにより該テンプレート形成材料堆積は実質的に不規則
    形にあり、さらに該方法は、該堆積工程後該成長工程前
    に、上に該テンプレート形成材料？有する該基板の温度
    ？、該成長温度より低い変換温度に上げ、それによりテ
    ンプレート材料が該基板上に形ｈ５．　’８れ、形成さ
    れた合成構造が該基板上の該表面を形成する工程を含む
    こと全特徴とするエピタキシャル多成分材料２含むペテ
    ロ構造の形成方法。 ２、　前記第１項に記載された方法において、該テンプ
    レート形成材料ｉ、１０ｎｍ　より小さな平均厚に堆積
    させることを特徴とするエピタキシャル多成分材料を含
    むペテロ構造の形成方法。 ３、前記第１項に記載された方法において、該基板材料
    はシリコン、ゲルマニウム、ＩＩＩ　−Ｖ半尋体及び１
    １−　ＶＩ半導体から選択された材料から成り、該多成
    分イ」料は多成分金属月利及び多成分絶縁性材料から選
    択された材料から成ること全特徴とするエピタキシャル
    多成分材料２含むヘテロ構造の形成方法。 ４、　前記第３頃に記載でれた方法において、該基板Ｕ
    Ｈはシリコン及びゲルマニウムから選択された材料から
    本質的に成り、該多成分材料は実質的に金属シリサイド
    及び金属ゲルマニウム酸塩から選択された月利から１戊
    ることを特徴とするエピタキシャル多成分月利孕含むヘ
    テロ構造の形成方法。 ５、　前記第４項に記載された方法において、該基板に
    ｊ：本質的にシリコンから成り、該多成分材料は金属シ
    リサイドで、該テンプレート形成イ」料は実質的に金属
    であること’ｃ　％徴とするエピタキシャル多成分材料
    を含むヘテロ構造の形成方法。 ６　前１１己第５項に記載された方法において、該テン
    プレート形成材料は本質的にＣＯ又はＮ１　　から成る
    こと全特徴とするエピタキシャル多成分材料孕含むヘテ
    ロ構造の形成方法。 ７、前記第５又は６項に記載された方法において、 該多成分材料は実質的にＣ０８４，２及びＮ　ＩＳｉ　
    ２から選択された材料から成ることを特徴とするエビタ
    ギシャル多成分材料を含むヘテロ構造の形成方法。 ８、前記第７項に記１１ユ（ζされた方法において、該
    テンプレート形成材料２，２００℃より低い温度で堆積
    させること全特徴とするエピタキシャル多成分材料忙含
    むヘテロ構造の形成方法。 ９、　前記第７又は８項に記載をれた方法において、 該変換温度ケ４００℃ないし７００℃に保つこと全特徴
    とするエピタキシャル多成分材料孕含むヘテロ構造の形
    成方法。 １０、　　ｒ４ｔＪ４ＪＢ７，８又は９項に記載された
    方法において、 該成長＋１１１、＋ｉｔｃ；ｏｏ℃より高く保つコト含
    〜謁徴６賢イ“るエピタキシャル多成分拐ｔ１ケ含むヘ
    テロ↑１４造の形成方法。 月　前；３［２第７．８．９又は１０項に記載きれた方
    法において、 該デンプレート形成材料全実質的に（たとえば１１１）
    又は（たとえば１００）の、ちる結晶方向ケ有する基板
    上に堆積させること田竹徴とするエピタキシャル多成分
    材ＬＦケ含むヘテロ構造の形成方法。 １２　　前記第７．８，９，１．０又は１１項に記　］
    載された方法において、 該テンプレート形成材料の実効的な厚さは、２Ｊ−ｎｒ
    ｎ　　より小さいことを特徴とするエピタキシャル多成
    分ｎｄ料を含むペテロ構ｊ１（（の形成方法。 １３゜　前記７−１２項のいずれが１項に記載された方
    法に扮いて、 該成長工程で堆積される該材料は、該多成分材料と実質
    的に同じ特性の該多成分月別の成分孕含むこと全特徴と
    するエピタキシャル多成分材料孕含むヘテロ構造の形成
    方法。 １４、　　前記第１３項に記載された方法において、該
    、成長工程中核材料は、同時堆積により堆積され、シリ
    コンとＣＯ及びＮ１　　から選択された金属イオンを、
    実質的に２：］の原子比率で含むこと全特徴とするエピ
    タキシャル多成分材料孕含むヘテロ構造の形成方法。 １５、　　前記第７−１２項のいずれかに記載された方
    法において、 該成長工程で堆積きれる該材料は第１の材料層音形成す
    るのに十分な量の、Ｓｉ、　’ｚ含寸ず、該多成分材伺
    の形成は基板から導かれｆｌ　Ｃ４，との化学反応から
    成ること全特徴とするエピタキシャル多成分材料孕含む
    ヘテロ構造の形成方法。 １Ｇ、　　前記第１項に記載された方法において、該基
    板の少なくとも一部にパターン形成された７スフ層で被
    覆されること全特徴とするエピタキシャル多成分材料を
    含むヘテロ構造の形成方法。 １７、　　前記第１−１６項のいずれかに記載された方
    法において、 該成長工程を腹数回行なうＣと全特徴とするエピタキシ
    ャル多成分材料を含むヘテロ構造の形成方法。
JP58180924A 1982-09-30 1983-09-30 エピタキシヤル多成分材料を含むヘテロ構造の形成方法 Pending JPS5983997A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/429,291 US4477308A (en) 1982-09-30 1982-09-30 Heteroepitaxy of multiconstituent material by means of a _template layer
US429291 1982-09-30

Publications (1)

Publication Number Publication Date
JPS5983997A true JPS5983997A (ja) 1984-05-15

Family

ID=23702624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58180924A Pending JPS5983997A (ja) 1982-09-30 1983-09-30 エピタキシヤル多成分材料を含むヘテロ構造の形成方法

Country Status (8)

Country Link
US (1) US4477308A (ja)
JP (1) JPS5983997A (ja)
CA (1) CA1209452A (ja)
DE (1) DE3335189A1 (ja)
FR (1) FR2534068A1 (ja)
GB (1) GB2129019B (ja)
HK (1) HK80886A (ja)
NL (1) NL8303341A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555301A (en) * 1983-06-20 1985-11-26 At&T Bell Laboratories Formation of heterostructures by pulsed melting of precursor material
US4707197A (en) * 1984-08-02 1987-11-17 American Telephone And Telegraph Company, At&T Bell Laboratories Method of producing a silicide/Si heteroepitaxial structure, and articles produced by the method
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
US5047111A (en) * 1985-03-16 1991-09-10 Director-General Of The Agency Of Industrial Science And Technology Method of forming a metal silicide film
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film
US5310696A (en) * 1989-06-16 1994-05-10 Massachusetts Institute Of Technology Chemical method for the modification of a substrate surface to accomplish heteroepitaxial crystal growth
US5290715A (en) * 1991-12-31 1994-03-01 U.S. Philips Corporation Method of making dielectrically isolated metal base transistors and permeable base transistors
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US6326226B1 (en) * 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7936040B2 (en) * 2008-10-26 2011-05-03 Koucheng Wu Schottky barrier quantum well resonant tunneling transistor
RU2543685C2 (ru) * 2013-01-14 2015-03-10 Николай Иннокентьевич Плюснин Композитный наноматериал
RU2548225C2 (ru) * 2013-03-06 2015-04-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владивостокский государственный университет экономики и сервиса" (ВГУЭС) Способ получения дисперсной частицы
RU2530456C1 (ru) * 2013-03-06 2014-10-10 Федеральное государственное бюджетное учреждение наук Институт автоматики и процессов управления Дальневосточного отделения Российской академии наук (ИАПУ ДВО РАН) Способ получения слоистого наноматериала
RU2528581C1 (ru) * 2013-03-06 2014-09-20 Федеральное государственное бюджетное учреждение науки Институт автоматики и процессов управления Дальневосточного отделения Российской академии наук (ИАПУ ДВО РАН) Способ получения слоистого наноматериала
FI128093B (en) 2013-07-02 2019-09-13 Ultratech Inc Formation of heteroepitaxial layers with rapid thermal processing to remove grid dislocations

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH490515A (de) * 1967-11-22 1970-05-15 Battelle Development Corp Verfahren zur Erzeugung von kristallinen Abscheidungen in Form eines Musters auf einer elektrisch isolierenden amorphen, poly- oder einkristallinen Unterlage
FR1593881A (ja) * 1967-12-12 1970-06-01
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
US3796597A (en) * 1970-11-02 1974-03-12 Texas Instruments Inc Method of producing semiconducting monocrystalline silicon on spinel substrates
DE2212295C3 (de) * 1972-03-14 1975-04-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Silicium- oder Germanium-Epitaxialschichten
US3928092A (en) * 1974-08-28 1975-12-23 Bell Telephone Labor Inc Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices
US4179528A (en) * 1977-05-18 1979-12-18 Eastman Kodak Company Method of making silicon device with uniformly thick polysilicon
GB2066299B (en) * 1979-12-19 1983-02-02 Philips Electronic Associated Growing doped iii-v alloy layers by molecular beam epitaxy

Also Published As

Publication number Publication date
GB2129019B (en) 1986-04-16
DE3335189A1 (de) 1984-04-05
GB2129019A (en) 1984-05-10
US4477308A (en) 1984-10-16
FR2534068A1 (fr) 1984-04-06
HK80886A (en) 1986-10-31
GB8325880D0 (en) 1983-11-02
FR2534068B1 (ja) 1985-04-19
CA1209452A (en) 1986-08-12
NL8303341A (nl) 1984-04-16

Similar Documents

Publication Publication Date Title
JPS5983997A (ja) エピタキシヤル多成分材料を含むヘテロ構造の形成方法
US4555301A (en) Formation of heterostructures by pulsed melting of precursor material
US5316615A (en) Surfactant-enhanced epitaxy
US4554045A (en) Method for producing metal silicide-silicon heterostructures
JPH0360171B2 (ja)
JPH0948694A (ja) 単結晶ダイヤモンド膜の形成方法
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
EP0306153B1 (en) Method for growth of crystal
Schowalter et al. Control of misoriented grains and pinholes in CoSi2 grown on Si (001)
JPS5840820A (ja) シリコン単結晶膜形成法
JP2507888B2 (ja) ヘテロ構造体の製造方法
JPH0476217B2 (ja)
JP3270945B2 (ja) ヘテロエピタキシャル成長方法
US5379712A (en) Method of epitaxially growing thin films using ion implantation
US7211521B2 (en) Capping layer for crystallizing germanium, and substrate having thin crystallized germanium layer
Jang et al. Metal induced crystallization of amorphous silicon
JPS6164119A (ja) 半導体装置の製造方法
JP2580143B2 (ja) ヘテロエピタキシャル構造を有する物品の製造方法
JP2814503B2 (ja) 単結晶ダイアモンド膜複合体の製造方法
JP2747823B2 (ja) ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法
Rozhanskii et al. TEM study of silicide islands formation in reactions of thin films of metallic glasses with Si substrates
JPS5893228A (ja) 半導体単結晶薄膜の製造方法
JPS5973499A (ja) 化合物半導体の成長方法
JPH02220431A (ja) 半導体基板の形成法
Asano et al. Heteroepitaxial growth of gaas films on caf2/si (511) structures prepared with rapid thermal annealing