JPS5893228A - 半導体単結晶薄膜の製造方法 - Google Patents
半導体単結晶薄膜の製造方法Info
- Publication number
- JPS5893228A JPS5893228A JP19063781A JP19063781A JPS5893228A JP S5893228 A JPS5893228 A JP S5893228A JP 19063781 A JP19063781 A JP 19063781A JP 19063781 A JP19063781 A JP 19063781A JP S5893228 A JPS5893228 A JP S5893228A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor
- substrate
- film
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の嘱する技術分野
本発明は絶縁性単結晶基板の半導体単結晶薄膜の製造方
法に関する。
法に関する。
従来技術とその間端点
絶縁性単結晶基板上の半導体単結晶膜を用いた集積回路
は、その構造上、高密IW化、高4 if (ヒのへ1
でおいて、半導体基板を用いたものよりも有利でちる。
は、その構造上、高密IW化、高4 if (ヒのへ1
でおいて、半導体基板を用いたものよりも有利でちる。
反面,SOS(サファイア上のシリコン)において顕著
なように、@板上に鷲種の牟結晶膜を成長させるだめ、
このSOS l晧晶頃中には高密度の格子欠陥が存在す
る。また、成長初期において基板とガスとの反応が起こ
るため、界面近傍に基板の構成物質であるAe,l)の
高MFl1が存在する。これらの格子欠陥及び界面反応
層は]■)S素子に゛しけるキャリア移動度の1氏丁あ
るいはドレーンリーク覗流の1加をもたらすため、その
素子性能は悪くなる。例えばSiとサフ゛rイアとの界
面反応をより少なくするだめには、S1成長温1矩を低
くする必要がある。しかしながら、成長温度をその岐適
酩度以下にしてゆくと、エピタキシャル成長はだんだん
と起こりにくくなる。そのだめ、従来技術では成長縣I
f、低下にも限界があった。
なように、@板上に鷲種の牟結晶膜を成長させるだめ、
このSOS l晧晶頃中には高密度の格子欠陥が存在す
る。また、成長初期において基板とガスとの反応が起こ
るため、界面近傍に基板の構成物質であるAe,l)の
高MFl1が存在する。これらの格子欠陥及び界面反応
層は]■)S素子に゛しけるキャリア移動度の1氏丁あ
るいはドレーンリーク覗流の1加をもたらすため、その
素子性能は悪くなる。例えばSiとサフ゛rイアとの界
面反応をより少なくするだめには、S1成長温1矩を低
くする必要がある。しかしながら、成長温度をその岐適
酩度以下にしてゆくと、エピタキシャル成長はだんだん
と起こりにくくなる。そのだめ、従来技術では成長縣I
f、低下にも限界があった。
発明の目的
本発明は上述しだ欠截を改良したもので、半導体膜と絶
縁性嗅依晶基板との界面反応を制匈1.7、かつ結晶性
のすぐれた絶縁性学結晶基板上の半導体単結晶膜を得る
方法を提供することを目的としている。
縁性嗅依晶基板との界面反応を制匈1.7、かつ結晶性
のすぐれた絶縁性学結晶基板上の半導体単結晶膜を得る
方法を提供することを目的としている。
発明の概要
本発明者らは上記欠点を除去するため検討を行い、次の
ような実験結果を見い出した。+1)気相成長において
、成長温度を低く出来ない原因の一つは、111!!縁
性皓結晶基板上に半導体膜が連続膜として形成された後
の成長、即ち、半、導体嗜上に半導体−が気相成長する
際に工面方位以外の面方位をもつ領域が膜成長と共に急
激に広がることによる。
ような実験結果を見い出した。+1)気相成長において
、成長温度を低く出来ない原因の一つは、111!!縁
性皓結晶基板上に半導体膜が連続膜として形成された後
の成長、即ち、半、導体嗜上に半導体−が気相成長する
際に工面方位以外の面方位をもつ領域が膜成長と共に急
激に広がることによる。
(2)同相成長においては気相成長と比べ面欠陥の成長
がおさえられる。本発明ではこのような知見に癌づき、
絶縁性基板上での初期伐長においてはより低温での気相
成長、その後の半導体f−膜それ自体が成長する過程に
おいては固相成長をそれぞれ用鳳ハることICより、上
記目的を達成させろ。
がおさえられる。本発明ではこのような知見に癌づき、
絶縁性基板上での初期伐長においてはより低温での気相
成長、その後の半導体f−膜それ自体が成長する過程に
おいては固相成長をそれぞれ用鳳ハることICより、上
記目的を達成させろ。
発明の@宋
この発明によって、同相成長によるすぐれた結晶性と低
1ぬ成長による界面反応の少ない絶縁性基板上の半導体
単結晶膜を得ることが出来、そのため、この基板を用い
て製作しだ1舶S素子の消費電力、動作連間の向上が得
られた。
1ぬ成長による界面反応の少ない絶縁性基板上の半導体
単結晶膜を得ることが出来、そのため、この基板を用い
て製作しだ1舶S素子の消費電力、動作連間の向上が得
られた。
発明の実殉例
1試」二、実施例につき図面を参照して詳述する。
実施例1゜
絶隊性単結晶基板10として第1図aに示すように(〒
012)面を有するサファイア(α−Ae203)を用
いた。その上に合2ガスをギヤリアガスとしてSiH4
ガスの熱分解fc 、1って第一のS+膜+2J 20
0λを形成した。このときの成長温度は90(1°C9
成長速度は2μm/ m l nであった。
012)面を有するサファイア(α−Ae203)を用
いた。その上に合2ガスをギヤリアガスとしてSiH4
ガスの熱分解fc 、1って第一のS+膜+2J 20
0λを形成した。このときの成長温度は90(1°C9
成長速度は2μm/ m l nであった。
この成長温度及び成長速度のままでさらにS+成長を続
けると(011)面が成長し結晶性が悪くなる。2oo
’1程度では(001)面が王たる方位となり結晶性は
良好である。次にこの試料を真空中にさらし、10
Torrの真空度において非晶質5it2+を、第二の
f−としてfioool蒸着する(第1 j!211)
)。
けると(011)面が成長し結晶性が悪くなる。2oo
’1程度では(001)面が王たる方位となり結晶性は
良好である。次にこの試料を真空中にさらし、10
Torrの真空度において非晶質5it2+を、第二の
f−としてfioool蒸着する(第1 j!211)
)。
次にこの試料を炉内で600’ON28囲気中でアニー
ルすることによし固相エピタキシャル成長を行った(N
X1図C)。このよう((シて得られたSiの)Ia
l l移動、fを測定した所、バルクSiの約80゛係
の値を示しており、嘆厚の良さを証明できた。
ルすることによし固相エピタキシャル成長を行った(N
X1図C)。このよう((シて得られたSiの)Ia
l l移動、fを測定した所、バルクSiの約80゛係
の値を示しており、嘆厚の良さを証明できた。
ファイア(〒012)面をセットし、先づ、サファイア
基板を121’)O’(j、10分間加熱する。このよ
うにして表面処理したサファイアを800″Oに保持し
、その上に(001)面Siをエピタキシャル成長させ
ろ。次に、基板を室温まで下げた後、非晶質29量を6
11(11)λ破着する。試料を装置外に出さず、その
まま装電内で600 ’Oに加熱すると基板側から表ネ
ル゛vlO8素子を作#(箸2図)、その特性を測定し
九ところ、キャリア移動f700メ/V*secとバル
クSi′7)はぼ80チを示しだ。また、ドレーンリー
ク電流1dlX10 /αm(チャネル長2μm)で
あり、通常のSO8模を2〜3桁下回るすぐれた特性で
ちった。
基板を121’)O’(j、10分間加熱する。このよ
うにして表面処理したサファイアを800″Oに保持し
、その上に(001)面Siをエピタキシャル成長させ
ろ。次に、基板を室温まで下げた後、非晶質29量を6
11(11)λ破着する。試料を装置外に出さず、その
まま装電内で600 ’Oに加熱すると基板側から表ネ
ル゛vlO8素子を作#(箸2図)、その特性を測定し
九ところ、キャリア移動f700メ/V*secとバル
クSi′7)はぼ80チを示しだ。また、ドレーンリー
ク電流1dlX10 /αm(チャネル長2μm)で
あり、通常のSO8模を2〜3桁下回るすぐれた特性で
ちった。
絶嫌性基板としてサファイアを用いたが、スピネル、ベ
リリア等のM!縁性基板でもよく、その面方位も(H1
2)面(限定されないことはもちろんである。半導体膜
としてけS i 、 GaAs 、 Ge 、 GaP
の他に二元、三元系から多元系化合物であってもよい、
半導体被着方法はGつ法、蒸着法の他にスパッタリング
法、分子線ビーム法がある。成長温度及び熱処理温(も
それぞれ700 ’O以上及び400 ’O以上におい
て同様の効果が得られることが確められた。
リリア等のM!縁性基板でもよく、その面方位も(H1
2)面(限定されないことはもちろんである。半導体膜
としてけS i 、 GaAs 、 Ge 、 GaP
の他に二元、三元系から多元系化合物であってもよい、
半導体被着方法はGつ法、蒸着法の他にスパッタリング
法、分子線ビーム法がある。成長温度及び熱処理温(も
それぞれ700 ’O以上及び400 ’O以上におい
て同様の効果が得られることが確められた。
第1図(a)〜jc)は本発明の実施例の工程図、第2
図は、vIO8素子の断面図である。 図において、 1.4 ・サファイア基板 2・・・第一の53I模 3・・・非晶質SI換 3′・・固相成長S+模 5・・・ソース 6・・ドレーン 7 ・・ ゲ − ト 811’)2 i換8・・
・ゲート電極 第1図 第2図
図は、vIO8素子の断面図である。 図において、 1.4 ・サファイア基板 2・・・第一の53I模 3・・・非晶質SI換 3′・・固相成長S+模 5・・・ソース 6・・ドレーン 7 ・・ ゲ − ト 811’)2 i換8・・
・ゲート電極 第1図 第2図
Claims (4)
- (1)絶縁性単結晶基板上に第一の半導体層を気相エピ
タキシャル成長させる工程と、該第−の半導体I−上に
非晶質半導体層を第二の鰯として被着させる方法と、熱
処理により該非晶質半導体I−を固相エビタキンヤル成
長させることを特徴とする半・略本単結晶薄膜の製造方
法。 - (2)同相エピタキシャル成長における熱処理温度が、
第一の半導体層を気相エピタキシャル成長させるときの
基板@度よりも低いことを・特徴とする、笥記特許請求
の範囲第1項記載の半導体単結晶薄膜の製造方法。 - (3)第一の半導体11i形成から非晶質半導体層の固
相エピタキシャル成長までの工程を、真空度がIX 1
0 ”rorr未満なる真空容器内において、連続的(
で行うことを特徴とする特許 1項記載の半導体単結晶薄膜の製造方法。 - (4)第一の半導体層の厚さが2 0 +I L以下で
あることを特徴とする前記特許請求の範囲第1項記載の
半導体単結晶薄膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19063781A JPS5893228A (ja) | 1981-11-30 | 1981-11-30 | 半導体単結晶薄膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19063781A JPS5893228A (ja) | 1981-11-30 | 1981-11-30 | 半導体単結晶薄膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5893228A true JPS5893228A (ja) | 1983-06-02 |
Family
ID=16261379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19063781A Pending JPS5893228A (ja) | 1981-11-30 | 1981-11-30 | 半導体単結晶薄膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5893228A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169320A (ja) * | 1986-01-21 | 1987-07-25 | Sharp Corp | 薄膜の形成方法 |
JPS62277718A (ja) * | 1986-05-27 | 1987-12-02 | Sharp Corp | 多結晶シリコン薄膜の形成方法 |
US10462717B2 (en) | 2012-09-28 | 2019-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for in-device coexistence (IDC) indication |
-
1981
- 1981-11-30 JP JP19063781A patent/JPS5893228A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169320A (ja) * | 1986-01-21 | 1987-07-25 | Sharp Corp | 薄膜の形成方法 |
JPS62277718A (ja) * | 1986-05-27 | 1987-12-02 | Sharp Corp | 多結晶シリコン薄膜の形成方法 |
US10462717B2 (en) | 2012-09-28 | 2019-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for in-device coexistence (IDC) indication |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101276791B (zh) | 半导体晶片及其制造方法 | |
JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
JPH01225114A (ja) | 半導体薄膜の製造方法 | |
JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
JPS5983997A (ja) | エピタキシヤル多成分材料を含むヘテロ構造の形成方法 | |
US5364468A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
JPS6126216A (ja) | 化合物半導体の成長方法 | |
JPS5893228A (ja) | 半導体単結晶薄膜の製造方法 | |
CN113871473A (zh) | 一种控制范德瓦耳斯外延与远程外延生长模式的装置及方法 | |
JP3157280B2 (ja) | 半導体装置の製造方法 | |
JPS5982744A (ja) | Sos基板の製造法 | |
JP2001244199A (ja) | ベータ鉄シリサイドの成膜方法 | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JP3916454B2 (ja) | β−FeSi2薄膜の作製方法 | |
JP2002261011A (ja) | デバイス用多層構造基板 | |
Sato et al. | A dependence of crystallinity of In2O3 thin films by a two-step heat treatment of indium films on the heating atmosphere | |
JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
JPH02105517A (ja) | 半導体装置の製造方法 | |
JPH05335234A (ja) | 半導体基板の製造方法 | |
JPS6164118A (ja) | 半導体装置の製造方法 | |
JP2001351869A (ja) | シリコンウェーハおよびその製造方法 | |
Tsuji et al. | Epitaxial technology of Si/CoSi/sub 2//Si layers for solar cell application | |
JPS63137412A (ja) | 半導体用基板の製造方法 | |
JP2580143B2 (ja) | ヘテロエピタキシャル構造を有する物品の製造方法 | |
JPS6131387A (ja) | 気相エピタキシヤル成長法 |