JP2001351869A - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法

Info

Publication number
JP2001351869A
JP2001351869A JP2000173182A JP2000173182A JP2001351869A JP 2001351869 A JP2001351869 A JP 2001351869A JP 2000173182 A JP2000173182 A JP 2000173182A JP 2000173182 A JP2000173182 A JP 2000173182A JP 2001351869 A JP2001351869 A JP 2001351869A
Authority
JP
Japan
Prior art keywords
silicon
thin film
germanium
silicon germanium
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000173182A
Other languages
English (en)
Inventor
Ichiro Shiono
一郎 塩野
Kazuki Mizushima
一樹 水嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Mitsubishi Materials Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2000173182A priority Critical patent/JP2001351869A/ja
Publication of JP2001351869A publication Critical patent/JP2001351869A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 低欠陥密度のシリコンゲルマニウム薄膜を、
シリコンウェーハ上に簡便に成膜するためのシリコンウ
ェーハおよびその製造方法を提供する。 【解決手段】 シリコンウェーハの表面で(001)面
にシリコンゲルマニウム単結晶をエピタキシャル成長す
る。これを第1のシリコンゲルマニウム薄膜とする。第
1のシリコンゲルマニウム薄膜11の結晶欠陥を選択エ
ッチング(フッ酸/硝酸)によって除去する。その後、
薄膜11の表面にシリコンゲルマニウム単結晶の第2の
薄膜12を成膜する。その結果、低欠陥密度のシリコン
ゲルマニウム薄膜12を、シリコンウェーハ10上に簡
便に成膜できる。しかも、この成膜は既存のウェーハ製
造装置で行なえる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はシリコンウェーハ
およびその製造方法、詳しくは高速動作のトランジスタ
を作製可能な歪みシリコン膜やGaAs等のヘテロエピ
タキシャル成長基板となるシリコンウェーハおよびその
製造方法に関する。
【0002】
【従来の技術】シリコンとゲルマニウムとは同属元素で
あるものの、原子半径が異なる。ゲルマニウムの結晶格
子定数は0.566nmである。これは、シリコンの結
晶格子定数の0.543nmよりも約4%大きい。よっ
て、これらの合金であるシリコンゲルマニウムは、シリ
コン結晶よりは格子長が長く、ゲルマニウム結晶よりは
格子長が短い。そのため、単結晶シリコンゲルマニウム
合金上に、欠陥が生じない程度の薄い単結晶シリコン薄
膜を成長させると、シリコン単結晶薄膜が横方向に引っ
張り応力を受けて歪み、固体シリコンよりも優れた電気
伝導性を示す。最近では、この現象を利用して、高速動
作の電界効果トランジスタが開発されている(Internat
ional Electronic Devices and Materials 1994.学会予
稿集373−376を参照)。このように、歪みを有す
る単結晶シリコン薄膜は、産業上きわめて有用である。
そこで、このウェーハの下地となるシリコンゲルマニウ
ム単結晶の育成が試みられている。しかしながら、産業
的に利用が可能な高品質のシリコンゲルマニウム単結晶
ウェーハは、未だ開発されていないのが実状である。
【0003】そこで、近年、シリコンウェーハの表面に
低欠陥密度のシリコンゲルマニウム単結晶薄膜を成膜
し、これを仮想的な単結晶シリコンゲルマニウムウェー
ハとして利用する方法が開発されている。これにより、
既存のウェーハ製造装置を用いて、シリコンウェーハ
(大口径ウェーハ)から高速動作のトランジスタを得る
ことができる。ちなみに、高速動作のトランジスタを作
製する従来技術としては、小口径ウェーハしか入手でき
ないガリウムヒ素ウェーハなどを使用する技術に限られ
ている。
【0004】また、GaAsなどのようなシリコンとは
その格子定数が異なる結晶をシリコンウェーハ上にヘテ
ロエピタキシャル成長する技術によれば、様々な結晶を
大口径のウェーハとして利用することができ、産業上き
わめて有用である。この技術においてもシリコンウェー
ハの表面に低欠陥密度のシリコンゲルマニウム単結晶を
成膜して利用する方法が、求められている。このよう
に、低欠陥密度のシリコンゲルマニウムまたはゲルマニ
ウム単結晶薄膜を有するシリコンウェーハは、産業上き
わめて有用である。しかしながら、前述したようにシリ
コンとシリコンゲルマニウムとは、その結晶格子長が異
なっている。その結果、シリコンゲルマニウム/シリコ
ンの界面には格子長不整合による歪みが緩和することに
よる欠陥が多く発生する。現状では、大面積のシリコン
ウェーハではなく、酸化膜上に限定された領域(例えば
100μm四方以下)に窓あけし、この窓の部分に成膜
されたものについてのみ、低欠陥密度または無欠陥の緩
和されたシリコンゲルマニウム単結晶薄膜の達成が可能
となっている(米国特許5,156,995号明細書参
照)。
【0005】また、産業上の有用性をさらに高めるに
は、大面積のシリコンウェーハの全面において、格子定
数がバルク組成のシリコンゲルマニウム単結晶とほぼ同
じ格子定数であって歪みが緩和され、かつ低欠陥密度で
ある、シリコンゲルマニウム単結晶層を成長させること
が重要となる。これを実現するための従来技術として
は、例えば米国特許4,975,387号明細書に記載
の「シリコンゲルマニウムの固相エピタキシャル成長
法」が知られている。その他、WO98/00857公
報に記載の「傾斜研磨を施したシリコンウェーハで、成
膜中のゲルマニウム増加率に制御を施しシリコンゲルマ
ニウムを成膜する方法」も知られている。
【0006】前者の従来法では、まず(100)面の鏡
面を有するシリコンウェーハを、[010]の結晶方位
に0〜6度だけ傾けて研磨する。次いで、このシリコン
ウェーハ上にアモルファスシリコンゲルマニウム膜を1
00nmだけ成膜する。さらに、これに、水蒸気による
シリコン酸化膜の成長雰囲気でパイロ酸化を施しなが
ら、900℃の炉内温度で固相エピタキシャル成長を行
なう。その際、酸化シリコン/アモルファスシリコンゲ
ルマニウム界面では、シリコンゲルマニウム膜中のシリ
コンが選択的に酸化シリコンの成長に寄与する。一方、
アモルファスシリコンゲルマニウム/シリコン界面で
は、アモルファスシリコンゲルマニウム層が、下地のシ
リコンの結晶周期に沿って固相エピタキシャル成長され
る。その際、ゲルマニウムはシリコンウェーハ側に拡散
する。
【0007】また、後者の従来法では、(001)面の
鏡面を有するシリコンウェーハを、[110]の結晶方
位に2〜8度だけ傾けて研磨する。次いで、シリコンウ
ェーハ上にゲルマニウムの組成増加率が10%/μmと
なるよう、分子線エピタキシャル成長法または超高真空
CVD法によって単結晶シリコンゲルマニウムを成膜す
る。このとき、成膜中のシリコンゲルマニウム組成の融
点に比例して、成膜中の温度を徐々に下げていく。前述
したようにシリコンウェーハ表面が傾斜研磨されている
ので、シリコンゲルマニウム/シリコン界面で生じる欠
陥がシリコンゲルマニウム膜の表面に達する前に、この
シリコンゲルマニウム単結晶膜表面に対して平行な方向
に欠陥が進行する。これにより、このシリコンゲルマニ
ウム膜の表面には欠陥が析出しない。
【0008】
【発明が解決しようとする課題】このように前者の従来
法では、低欠陥密度で歪みが緩和されたエピタキシャル
シリコンゲルマニウム膜を、シリコンウェーハの表面に
簡便に作製することができる。しかしながら、この方法
では、シリコンゲルマニウム/シリコン界面に生じる欠
陥がシリコンゲルマニウム膜の表面まで到達していたた
め、これを上記仮想的なシリコンゲルマニウム単結晶基
板として用いるには不十分であった。また、固相エピタ
キシャル成長工程であるパイロ酸化の際、シリコンゲル
マニウム膜中からシリコンが選択的にシリコン酸化膜の
成長に寄与するため、固相エピタキシャル成長後のシリ
コンゲルマニウム組成の制御がむずかしかった。
【0009】一方、後者の従来法では、緩和シリコンゲ
ルマニウム単結晶膜の品質は良いが、総膜厚が2〜3μ
mにも達し、その製造時間が長くなり、量産性に乏しい
という問題点があった。
【0010】
【発明の目的】そこで、この発明は、低欠陥密度のシリ
コンゲルマニウム薄膜を、シリコンウェーハ上に簡便に
成膜することができるシリコンウェーハおよびその製造
方法を提供することを、その目的としている。また、こ
の発明は、既存のウェーハ製造装置を用いて、低欠陥密
度のシリコンゲルマニウム薄膜を成膜することができる
シリコンウェーハおよびその製造方法を提供すること
を、その目的としている。
【0011】
【課題を解決するための手段】請求項1に記載の発明
は、(001)面のシリコンウェーハの表面に、順次、
第1のシリコンゲルマニウム薄膜と、第2のシリコンゲ
ルマニウム薄膜とが層状態で存在するシリコンウェーハ
において、上記第1のシリコンゲルマニウム薄膜は、結
晶欠陥が除去された厚さ0.02〜1μmの膜で、上記
第2のシリコンゲルマニウム薄膜は、その厚さが0.1
〜4μmのシリコンウェーハである。
【0012】第1のシリコンゲルマニウム薄膜の好まし
い厚さは0.05〜0.8μmである。0.02μm未
満では、SiGe膜が下地Si基板の格子長による圧縮
歪を充分に緩和させることができない。また、1μmを
超えると膜中欠陥が著しく増大する。第2のシリコンゲ
ルマニウム薄膜の好ましい厚さは0.3〜3μmであ
る。0.1μm未満では、第1のSiGe膜で選択的に
除去した欠陥の跡(穴)が、第2のSiGe膜表面に残
るという不都合が生じる。また、4μmを超えると表面
層の膜質はそれ以上改善されない。
【0013】請求項2に記載の発明は、(001)面の
シリコンウェーハの表面に、シリコンゲルマニウム単結
晶からなる第1のシリコンゲルマニウム薄膜を厚さ0.
02〜1μmだけ層状にエピタキシャル成長させる工程
と、第1のシリコンゲルマニウム薄膜の結晶欠陥をエッ
チングによって選択的に除去する工程と、このエッチン
グを行なった後、上記第1のシリコンゲルマニウム薄膜
の表面に、シリコンゲルマニウム単結晶からなる第2の
シリコンゲルマニウム薄膜を厚さが0.1〜4μmだけ
層状にエピタキシャル成長させる工程とを備えたシリコ
ンウェーハの製造方法である。
【0014】第1のシリコンゲルマニウム薄膜の成膜
は、例えば、減圧CVD法によってもよい。減圧CVD
法は、例えばシリコンを含んだ原料(SiH4 )と、ゲ
ルマニウムを含んだ原料(GeH4 )とを、キャリアガ
ス(例えばH2 ガス)とともに反応炉内へ導入し、熱せ
られたシリコンウェーハ上に、原料ガスの熱分解により
生成されたシリコンとゲルマニウムとを供給し、シリコ
ンゲルマニウムを成長させる方法である。減圧CVD法
に用いる反応炉は限定されない。例えば、枚葉型炉など
が挙げられる。その場合、シリコンゲルマニウムの成長
温度は炉の加熱方式で異なる。この枚葉型炉では、55
0〜850℃、特に600〜800℃が好ましい。55
0℃未満では成膜速度が遅い。また、850℃を超える
とゲルマニウム濃度の制御が難しい。
【0015】ここでいう結晶欠陥は、主として転位を意
味する。第1のシリコンゲルマニウム薄膜の成膜中に形
成されるミスフィット転位は、〈110〉方向に延びク
ロスハッチと呼ばれる格子状の結晶欠陥となる。また、
転位の一部は貫通転位となって膜表面に突き抜ける。結
晶欠陥を選択エッチングするエッチング液は限定されな
い。例えば、フッ酸と硝酸とを、1:5〜1:10の割
合(体積比)で配合した混酸を準備し、これと超純水と
を、1:100〜1:1000の割合で配合したものな
どがある。ちなみに、この配合比内の選択エッチング液
を利用して、シリコンウェーハの欠陥密度の評価試験を
行なったところ、シリコンウェーハの表面には、107
個/cm2 以上の欠陥密度が確認された。選択エッチン
グでは、第1のシリコンゲルマニウム薄膜中に形成され
たクロスハッチと呼ばれる格子状の結晶欠陥と貫通転位
の部分が選択的に除去される。
【0016】上記選択エッチング後、第1のシリコンゲ
ルマニウム薄膜の表面の自然酸化膜を水素アニールによ
って除去することができる。この場合の水素アニールの
条件は、例えば加熱温度750〜1100℃、加熱時間
0.5〜5分間である。第2のシリコンゲルマニウム薄
膜は、上記第1のシリコンゲルマニウム薄膜と同じ条件
で成膜させることができる。この第2のシリコンゲルマ
ニウム薄膜の成膜後、この薄膜の表面のエッチピットを
評価したところ、106 個/cm2 くらいの欠陥密度の
低いシリコンゲルマニウム薄膜を得られることが確認さ
れた。
【0017】なお、上記自然酸化膜を除去する水素アニ
ールの条件は、加熱温度750〜1100℃、加熱時間
0.5〜5分間とすることができる。自然酸化膜の除去
工程において、好ましい水素アニールの加熱温度は77
5〜1000℃である。750℃未満では、膜表面に付
着した酸素、炭素を充分に除去することができない。ま
た、1000℃を超えると、第1の欠陥を除去したシリ
コンゲルマニウム薄膜でゲルマニウムの拡散が生じ、再
び、若干の欠陥が発生する。自然酸化膜の除去工程にお
いて、好ましい水素アニールの加熱時間は1〜3分間で
ある。0.5分間未満では膜表面に付着した酸素、炭素
を完全に除去することができない。また、5分間を超え
ると、第1の欠陥を除去したシリコンゲルマニウム薄膜
でゲルマニウムの拡散が生じる。
【0018】
【作用】この発明によれば、シリコンウェーハの表面
に、結晶欠陥が除去された0.02〜1μmの厚さを有
する第1のシリコンゲルマニウム薄膜と、0.1〜4μ
mの厚さを有する第2のシリコンゲルマニウム薄膜とを
積層させる。これにより、低欠陥密度のシリコンゲルマ
ニウム薄膜を、簡便にシリコンウェーハ上に成膜するこ
とができる。
【0019】請求項2の発明によれば、第1のシリコン
ゲルマニウム薄膜の結晶欠陥を選択エッチングによって
除去する。これにより、既存のウェーハ製造装置を用い
て、上記低欠陥密度のシリコンゲルマニウム薄膜をシリ
コンウェーハ上に成膜することができる。
【0020】
【発明の実施の形態】以下、この発明の一実施例に係る
シリコンウェーハおよびその製造方法を説明する。ま
ず、一般的なRCA洗浄を施した直径150mm、厚さ
625μmの、表面が鏡面仕上げされた(001)面の
シリコンウェーハを準備する(図1(a))。続いて、
このシリコンウェーハ10を減圧CVDの反応炉に挿入
し、シリコンウェーハの表面に第1のシリコンゲルマニ
ウム薄膜11を0.5μmだけ成膜する(図1
(b))。この成膜時には、H2ガスをキャリアガスと
し、SiH4 ,GeH4 を炉内に導入する。反応炉内の
圧力は13.3KPa,炉内温度は750℃である。こ
のシリコンゲルマニウム単結晶は、シリコン70%,ゲ
ルマニウム30%のものである。
【0021】また、あらかじめエッチング液を調合して
おく。具体的には、フッ酸と硝酸とが1:10の混酸を
準備する。これを超純水に5:1000の割合で混ぜて
エッチング液を作製する。得られたエッチング液にシリ
コンウェーハを10分間だけ浸漬し、結晶欠陥を選択的
にエッチングする(図1(c))。
【0022】それから、シリコンウェーハ10をふたた
び減圧CVD炉に挿入し、13.3KPa, 850℃,
1分間の水素アニールを行なって、第1のシリコンゲル
マニウム薄膜11の表面に形成された自然酸化膜を除去
する。次に、この自然酸化膜が除去された第1のシリコ
ンゲルマニウム薄膜11の表面に、第1のシリコンゲル
マニウム薄膜11と同じ成膜条件で、第2のシリコンゲ
ルマニウム薄膜12を0.5μmだけ成膜する(図1
(d))。このシリコンゲルマニウム単結晶は、シリコ
ン70%,ゲルマニウム30%のものである。
【0023】こうして、得られたシリコンウェーハ10
を、上記エッチング液に1時間だけ浸漬した。その後、
前述した評価方法により、第2のシリコンゲルマニウム
薄膜12の表面上のエッチピット数を測定した。この結
果、約3×106 個/cm2という、低欠陥密度のシリ
コンゲルマニウム薄膜12であることが判明した。低欠
陥密度のシリコンウェーハ10は、このような方法で簡
便に製造することができる。また、この実施例では、第
1のシリコンゲルマニウム薄膜11の結晶欠陥を選択エ
ッチングによって除去するようにしたので、既存のウェ
ーハ製造装置を利用し、このような低欠陥密度のシリコ
ンゲルマニウム薄膜12を成膜することができた。
【0024】
【発明の効果】請求項1に記載の発明および請求項2に
記載の発明によれば、低欠陥密度のシリコンゲルマニウ
ム薄膜を、簡便にシリコンウェーハ上に成膜することが
できる。特に、請求項2に記載の発明によれば、既存の
ウェーハ製造装置を利用して上記低欠陥密度のシリコン
ゲルマニウム薄膜を成膜することができる。
【図面の簡単な説明】
【図1】この発明の一実施例に係るシリコンウェーハの
製造方法を説明するための断面図である。
【符号の説明】
10 シリコンウェーハ、 11 第1のシリコンゲルマニウム薄膜、 12 第2のシリコンゲルマニウム薄膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水嶋 一樹 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社総合研究所内 Fターム(参考) 4G077 AA03 BE05 DB04 ED05 ED06 EF03 FG06 HA06 TK01 TK06 5F045 AA03 AB01 AC01 AD09 AD10 AD11 AD12 AF03 AF13 BB12 CA02 DA67 HA13 HA14

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 (001)面のシリコンウェーハの表面
    に、順次、第1のシリコンゲルマニウム薄膜と、第2の
    シリコンゲルマニウム薄膜とが層状態で存在するシリコ
    ンウェーハにおいて、 上記第1のシリコンゲルマニウム薄膜は、結晶欠陥が除
    去された厚さ0.02〜1μmの膜で、 上記第2のシリコンゲルマニウム薄膜は、その厚さが
    0.1〜4μmであるシリコンウェーハ。
  2. 【請求項2】 (001)面のシリコンウェーハの表面
    に、シリコンゲルマニウム単結晶からなる第1のシリコ
    ンゲルマニウム薄膜を厚さ0.02〜1μmだけ層状に
    エピタキシャル成長させる工程と、 第1のシリコンゲルマニウム薄膜の結晶欠陥をエッチン
    グによって選択的に除去する工程と、 このエッチングを行なった後、上記第1のシリコンゲル
    マニウム薄膜の表面に、シリコンゲルマニウム単結晶か
    らなる第2のシリコンゲルマニウム薄膜を厚さが0.1
    〜4μmだけ層状にエピタキシャル成長させる工程とを
    備えたシリコンウェーハの製造方法。
JP2000173182A 2000-06-09 2000-06-09 シリコンウェーハおよびその製造方法 Withdrawn JP2001351869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000173182A JP2001351869A (ja) 2000-06-09 2000-06-09 シリコンウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000173182A JP2001351869A (ja) 2000-06-09 2000-06-09 シリコンウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2001351869A true JP2001351869A (ja) 2001-12-21

Family

ID=18675465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000173182A Withdrawn JP2001351869A (ja) 2000-06-09 2000-06-09 シリコンウェーハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2001351869A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101568A (ja) * 2003-09-19 2005-04-14 Sharp Corp 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
JP2007518264A (ja) * 2004-01-16 2007-07-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。
US7354868B2 (en) 2004-03-25 2008-04-08 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101568A (ja) * 2003-09-19 2005-04-14 Sharp Corp 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
JP4674844B2 (ja) * 2003-09-19 2011-04-20 シャープ株式会社 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
JP2007518264A (ja) * 2004-01-16 2007-07-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。
JP4686480B2 (ja) * 2004-01-16 2011-05-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。
US7354868B2 (en) 2004-03-25 2008-04-08 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture
US8058180B2 (en) 2004-03-25 2011-11-15 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture

Similar Documents

Publication Publication Date Title
US8187377B2 (en) Non-contact etch annealing of strained layers
JP4406995B2 (ja) 半導体基板および半導体基板の製造方法
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
EP0518800A2 (en) Heteroepitaxial growth of germanium on silicon by UHV/CVD
WO2006137192A1 (ja) 炭化ケイ素基板の表面再構成方法
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
JPH0562911A (ja) 半導体超格子の製造方法
US7198997B2 (en) Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
JP4700324B2 (ja) 半導体基板の製造方法
JP3508356B2 (ja) 半導体結晶成長方法及び半導体薄膜
JP2003218031A (ja) 半導体ウェーハの製造方法
JP2006253617A (ja) SiC半導体およびその製造方法
JP2001351869A (ja) シリコンウェーハおよびその製造方法
JP2005203666A (ja) 化合物半導体デバイスの製造方法
JP4120163B2 (ja) Siエピタキシャルウェーハの製造方法及びSiエピタキシャルウェーハ
WO2012058947A1 (zh) 一种利用Al插入层外延生长NiSiGe材料的方法
JP2009190953A (ja) 半導体基板の製造方法およびそれによって製造される半導体基板
JP2004363510A (ja) 半導体基板の製造方法
JPH0722330A (ja) 歪ヘテロエピタキシャル層の形成方法
JP3922674B2 (ja) シリコンウエハの製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP2003081695A (ja) SiC半導体とSiCエピタキシャル成長方法
JP2007095800A (ja) 半導体基板の製造方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPS5982744A (ja) Sos基板の製造法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904