JP4120163B2 - Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ - Google Patents
Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ Download PDFInfo
- Publication number
- JP4120163B2 JP4120163B2 JP2000382301A JP2000382301A JP4120163B2 JP 4120163 B2 JP4120163 B2 JP 4120163B2 JP 2000382301 A JP2000382301 A JP 2000382301A JP 2000382301 A JP2000382301 A JP 2000382301A JP 4120163 B2 JP4120163 B2 JP 4120163B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- epitaxial wafer
- layer
- forming step
- layer forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims description 34
- 239000001257 hydrogen Substances 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 16
- 230000007547 defect Effects 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 62
- 239000010408 film Substances 0.000 description 35
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｓｉ基板にＳｉ層をエピタキシャル成長するＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハに関する。
【０００２】
【従来の技術】
Ｓｉ（シリコン）エピタキシャルウェーハは、Ｓｉ基板の研磨終了後、あるいは埋め込み拡散層を形成した後等のウェーハ上に気相成長法により単結晶Ｓｉ薄膜を形成したものであり、微小欠陥の発生を抑制でき、活性領域以外の抵抗を小さくして発熱による誤動作防止を図ることができる省電力素子等に適したウェーハとして用いられている。
【０００３】
近年、上記Ｓｉエピタキシャルウェーハにおける単結晶Ｓｉ薄膜の成膜において、気相成長時の温度を低温化することが要望されている。すなわち、例えば、Ｓｉ−ＬＳＩの製造工程の途中工程で上記単結晶Ｓｉ薄膜の成膜を行う場合、低温エピタキシャル成長によれば、前工程やエピタキシャル成長中にドーピングされた不純物の拡散を抑え、急峻な不純物分布を保つことができるためである。また、エピタキシャル成長に発生するサセプタ等からの金属汚染は、高温成長になるほど顕著になるため、低温化により金属汚染を低減することができるためである。
【０００４】
単結晶Ｓｉ薄膜の低温エピタキシャル技術としては、従来、ＭＢＥ(Molecular Beam Epitaxy)、ＧＳＭＢＥ(Gas Source MBE)、ＵＨＶ−ＣＶＤ(Ultra High Vacuum Chemical Vapour Deposition)といった超高真空系で、品質の高いエピタキシャル膜の成膜が可能になっている。
しかしながら、これらの成膜方法では、成長速度が遅く、しかも、ウェーハのハンドリングや成長前の真空引き等の準備等に時間がかかると共に、エピタキシャル炉の保守が難しいため、量産には不向きである。
【０００５】
また、量産に好適なＳｉ低温エピタキシャル成長としては、減圧化学気相成長法（減圧ＣＶＤ）(Low Pressure CVD/Reduced Pressure CVD)が一般に用いられている。この減圧ＣＶＤによるＳｉ低温エピタキシャル成長は、従来、希フッ酸等による前処理で自然酸化膜を除去したＳｉ基板をエピタキシャル炉に入れ、Ｈ2（水素）雰囲気中で７００〜１０００℃、１〜１５分のベーキングを行い、続けてＳｉＨ4により８００〜１０００℃（ＳｉＨ2Ｃｌ2（ＤＣＳ）の場合は、９００〜１０００℃、あるいはＳｉ2Ｈ6の場合は、７００〜１０００℃）で、エピタキシャル成長するプロセスが一般的である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が残されている。すなわち、上記従来の減圧ＣＶＤによるＳｉ低温エピタキシャル成長では、スタッキングフォールト（ＳＦ）等の欠陥が多く、また、膜厚が厚いとヘイズが発生するため、厚いエピタキシャル層を積層することができないと共に、パーティクルが多いという不都合があった。また、U.S.Patent5,358,895には、ＳｉにＧｅを３％ドーピングして成膜する方法が提案されているが、この場合、Ｓｉ中にＧｅが不純物として入っているため、酸化膜の耐圧性が低くなってしまう不都合がある。
【０００７】
本発明は、前述の課題に鑑みてなされたもので、低温プロセスでも、良質なＳｉ層をエピタキシャル成長することができるＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。
すなわち、本発明のＳｉエピタキシャルウェーハの製造方法は、９００℃以下の低温プロセスによりＳｉ基板にＳｉ層をエピタキシャル成長してヘイズレベルが０．３８９ｐｐｍ以下のＳｉエピタキシャルウェーハを製造する方法であって、
前記Ｓｉ基板上にＳｉ １−ｘ Ｇｅ ｘ バッファ層をエピタキシャル成長するバッファ層形成工程と、
前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層上に前記Ｓｉ層をエピタキシャル成長するＳｉ層形成工程とを備え、
前記バッファ層形成工程は、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ １−ｘ Ｇｅ ｘ バッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとされ、
前記Ｓｉ層形成工程は、前記Ｓｉ層の膜厚を０．５〜２．０μｍとされ、
前記バッファ層形成工程と前記Ｓｉ層形成工程とは、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層と前記Ｓｉ層との成長温度を９００℃以下とすることを特徴とする。
本発明のＳｉエピタキシャルウェーハの製造方法は、上記のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程は、ＳｉＨ ４ よりも還元性が高く、前記Ｓｉ基板表面に残留している不純物成分を除去して欠陥等の原因物質を除去するＧｅＨ ４ 又はＧｅ ２ Ｈ ６ のいずれかをソースガスとして用いるとともにＳｉＨ ４ 、ＳｉＨ ２ Ｃｌ ２ 又はＳｉ ２ Ｈ ６ のいずれかをソースガスとして減圧ＣＶＤにより前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層を成長し、
前記Ｓｉ層形成工程は、ＳｉＨ ４ 、ＳｉＨ ２ Ｃｌ ２ 又はＳｉ ２ Ｈ ６ をソースガスとして減圧ＣＶＤによりＳｉ層形成工程を成長することができる。
本発明のＳｉエピタキシャルウェーハの製造方法は、上記に記載のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程前に、９００℃、１分の水素ベーク処理を行うことができる。
本発明のＳｉエピタキシャルウェーハの製造方法は、上記に記載のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程は、成長温度６８０℃とされ、
前記Ｓｉ層形成工程は、成長温度８５０℃とされることができる。
本発明のＳｉエピタキシャルウェーハは、９００℃以下の低温プロセスによりＳｉ基板にエピタキシャル成長されたＳｉ層を有するヘイズレベルが０．３８９ｐｐｍ以下のＳｉエピタキシャルウェーハであって、
上記のいずれかに記載のＳｉエピタキシャルウェーハの製造方法により作製され、
前記Ｓｉ基板上にエピタキシャル成長されたＳｉ １−ｘ Ｇｅ ｘ バッファ層を備え、
前記Ｓｉ層は、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層上にエピタキシャル成長されており、
前記Ｓｉ 1-x Ｇｅ x バッファ層は、Ｇｅ組成比ｘが０．１≦ｘ≦０．３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍであり、
前記Ｓｉ層は、膜厚が０．５〜２．０μｍであるたことを特徴とする。
また、本発明は、Ｓｉ基板にＳｉ層をエピタキシャル成長してＳｉエピタキシャルウェーハを製造する方法であって、前記Ｓｉ基板上にＳｉ１−ｘＧｅバッファ層をエピタキシャル成長するバッファ層形成工程と、前記Ｓｉ１−ｘＧｅバッファ層上に前記Ｓｉ層をエピタキシャル成長するＳｉ層形成工程とを備え、前記バッファ層形成工程は、前記Ｓｉ１−ｘＧｅバッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ１−ｘＧｅバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとすることを特徴とする。
【０００９】
このＳｉエピタキシャルウェーハの製造方法では、バッファ層形成工程において、Ｓｉ1-xＧｅxバッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ1-xＧｅxバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとするので、後述するように、Ｓｉ1-xＧｅxバッファ層による界面付近の結晶性向上等により、従来より低温プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイズフリーの膜を積むことができると共にパーティクルを減少させることができる。また、エピタキシャル成長前の水素雰囲気中のベーキング温度をより低温化すること及びベーキング時間を短縮することができる。
【００１０】
また、本発明のＳｉエピタキシャルウェーハの製造方法は、前記バッファ層形成工程と前記Ｓｉ層形成工程とにおいて、前記Ｓｉ1-xＧｅxバッファ層と前記Ｓｉ層との成長温度を９００℃以下とした場合に特に有効である。すなわち、Ｓｉエピタキシャルウェーハの製造工程では、成長温度を９００℃以下とすることにより、不純物がＳｉ基板にドーピングされている場合、急峻な不純物分布を保持できると共に、金属汚染が少ないＳｉエピタキシャルウェーハを得ることができる。しかし、成長温度を９００℃以下とすると、欠陥が多く、またヘイズが発生し易く、しかもパーティクルが多くなる問題点があった。本発明のＳｉエピタキシャルウェーハの製造方法は、９００℃以下の成膜温度でも前記の問題が低減されたＳｉエピタキシャルウェーハを得ることができる。
【００１１】
また、本発明のＳｉエピタキシャルウェーハの製造方法は、前記バッファ層形成工程において、ＧｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして減圧ＣＶＤにより前記Ｓｉ1-xＧｅxバッファ層を成長し、前記Ｓｉ層形成工程において、ＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6をソースガスとして減圧ＣＶＤによりＳｉ層形成工程を成長することが好ましい。
【００１２】
このＳｉエピタキシャルウェーハの製造方法では、バッファ層形成工程において、ＧｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして減圧ＣＶＤによりＳｉ1-xＧｅxバッファ層を成長するので、量産性に優れ、ＳｉＨ4よりも還元性の高いゲルマニウムソースガスがＳｉ基板表面の残留不純物成分を除去し、欠陥等の原因物質を除去することができる。
【００１３】
本発明のＳｉエピタキシャルウェーハは、Ｓｉ基板にエピタキシャル成長されたＳｉ層を有するＳｉエピタキシャルウェーハであって、上記本発明のＳｉエピタキシャルウェーハの製造方法により作製されたことを特徴とする。
また、本発明のＳｉエピタキシャルウェーハは、Ｓｉ基板にエピタキシャル成長されたＳｉ層を有するＳｉエピタキシャルウェーハであって、前記Ｓｉ基板上にエピタキシャル成長されたＳｉ1-xＧｅxバッファ層を備え、前記Ｓｉ層は、前記Ｓｉ1-xＧｅxバッファ層上にエピタキシャル成長されており、前記Ｓｉ1-xＧｅxバッファ層は、Ｇｅ組成比ｘが０．１≦ｘ≦０．３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍであることを特徴とする。
【００１４】
これらのＳｉエピタキシャルウェーハでは、Ｇｅ組成比ｘが０．１≦ｘ≦０．３、かつ、膜厚ｔが０＜ｔ≦６０ｎｍでＳｉ1-xＧｅxバッファ層が成長されるので、良質なＳｉ層を低温プロセスで得ることができ、不純物がＳｉ基板にドーピングされている場合、急峻な不純物分布を保持できると共に、金属汚染が少ない高品質のＳｉエピタキシャルウェーハとなる。
【００１５】
【発明の実施の形態】
以下、本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの一実施形態を、図１から図３を参照しながら説明する。
【００１６】
本実施形態のＳｉエピタキシャルウェーハは、図１に示すように、Ｓｉ基板ＳＵＢにエピタキシャル成長されたＳｉ層ＳＩを有するものであり、その構成を製造方法と合わせて以下に説明する。
本実施形態のＳｉエピタキシャルウェーハを製造するには、まず、ポリッシュドウェーハで面方位（００１）のＳｉ基板ＳＵＢを、通常のＳＣ１洗浄を行った後に、希フッ化水素酸により自然酸化膜を除去する前処理を行う。
【００１７】
次に、上記前処理後のＳｉ基板ＳＵＢを、減圧ＣＶＤ炉内に入れ、圧力４．０×１０3Ｐａ、５０ｓｌｍの水素流雰囲気中で９００℃、１分の水素ベーク処理を行う。なお、比較のため、同条件において１１００℃の高温で水素ベーク処理したサンプルも作製した。
この減圧ＣＶＤ炉は、例えば枚葉式でランプ加熱方式のものを用いている。
さらに、水素ベーク処理後に、続けてＳｉ1-xＧｅxバッファ層ＳＧをエピタキシャル成長する。
【００１８】
Ｓｉ1-xＧｅxバッファ層ＳＧの成長条件は、水素雰囲気中でＳｉＨ4及びＧｅＨ4をソースガスとし、成長温度を９００℃以下とすると共に、Ｇｅ組成比ｘを０．１≦ｘ≦０．３にし、かつ、膜厚ｔを０＜ｔ≦６０ｎｍとする。なお、本実施形態では、成長温度６８０℃、圧力５．３×１０3Ｐａ、水素流量２６．３ｓｌｍに設定し、ＳｉＨ4とＧｅＨ4との流量比を変化させてＧｅ組成比が０．１０及び０．１５のＳｉ1-xＧｅxバッファ層ＳＧをそれぞれ成膜した。なお、比較として、同条件においてＧｅ組成比が０．０５のサンプルも作製した。
【００１９】
また、Ｓｉ1-xＧｅxバッファ層ＳＧの膜厚は、２０、４０、６０ｎｍのそれぞれに設定して作製した。
【００２０】
次に、Ｓｉ1-xＧｅxバッファ層ＳＧの成膜後、続けてＳｉ1-xＧｅxバッファ層ＳＧ上にＳｉ層ＳＩをエピタキシャル成長する。
このＳｉ層ＳＩの成膜は、水素雰囲気中でＳｉＨ4をソースガスとして用い、成長温度８５０℃、圧力５．３×１０3Ｐａ、水素流量２６．３ｓｌｍ、ＳｉＨ4ガス流量１００ｓｃｃｍに設定して行った。
また、Ｓｉ層ＳＩの膜厚は、０．５、１．０、１．５、２．０μｍのそれぞれに設定して作製した。
【００２１】
上記のように作製したＳｉエピタキシャルウェーハについて、ヘイズ及びパーティクル（輝点数で評価）を分析評価した結果を、図２の表に示す（なお、Ｓｉ層膜厚は、１．０μｍ）。また、比較のため作製したバッファ層がない従来のＳｉエピタキシャルウェーハについて、分析評価した結果も図３の表に示す。
【００２２】
上記分析評価は、Tencor Instruments社製のＳｕｒｆｓｃａｎ６４２０を用いて行った。この分析装置は、ウェーハ表面上をＡｒ（アルゴン）レーザ光で走査し、ミラー系を通してレーザ光散乱量を見るものであり、これにより測定した異物の大きさを０．１μｍから０．０１μｍ刻みで測定できると共に測定した異物の位置（ｘ−ｙ座標）を高精度に特定することができるものである。
【００２３】
上記図３の表からわかるように、バッファ層がない従来のＳｉエピタキシャルウェーハでは、膜厚が厚くなるほどヘイズが悪化しており、特に１μｍ以上では全面ヘイズとなった。なお、１１００℃の高温水素ベークを行った場合は、従来のバッファ層のないＳｉエピタキシャルウェーハでもヘイズがなくなり、輝点数も著しく改善されているのがわかるが、１１００℃の高温処理では、低温プロセスではなくなってしまう。
【００２４】
これに対して、本実施形態によるＳｉ1-xＧｅxバッファ層ＳＧを有するＳｉエピタキシャルウェーハでは、図２からわかるように、Ｓｉ1-xＧｅxバッファ層ＳＧのＧｅ組成比ｘが０．１０以上ではヘイズが無くなると共に、Ｓｉ1-xＧｅxバッファ層ＳＧが薄くなるほどヘイズ及び輝点数も減少している。特に輝点数は１１００℃の高温水素ベークを行った従来のバッファ層のないＳｉエピタキシャルウェーハと比べても著しく改善されているのがわかる。
なお、Ｓｉ1-xＧｅxバッファ層ＳＧの膜厚は、本来不要なＳｉＧｅ層が膜中に少なくなるため、薄い方がよい。
【００２５】
また、Ｓｉ1-xＧｅxバッファ層ＳＧのＧｅ組成比ｘが高いほど、臨界膜厚（転位を発生して格子緩和を生ずる膜厚）が小さくなるため、Ｓｉ1-xＧｅxバッファ層ＳＧの厚みは、Ｇｅ組成比ｘが高い場合に、より薄くする必要がある。すなわち、Ｓｉ1-xＧｅxバッファ層ＳＧのＧｅ組成比ｘが０．３を越えると、臨界膜厚に近くなって欠陥が入り易くなる、あるいは、臨界膜厚を越えてしまって欠陥が入るため、上記のように厚みは、６０ｎｍ以下にする必要がある。
【００２６】
このように、本実施形態では、９００℃以下の低温領域においても良質なＳｉ層ＳＩを得ることができる。すなわち、Ｓｉ基板との界面において、基板表面に存在する欠陥や残留不純物の影響を受けながらエピタキシャル成長が始まるため、界面付近での結晶性がエピタキシャル膜全体の品質を左右している。特にスタッキングフォールトは、この界面を起点として発生する。
【００２７】
そして、低温領域においては、Ｓｉ1-xＧｅx膜は、Ｓｉ膜に比べて結晶性の高いエピタキシャル膜が得られる。また、Ｓｉ1-xＧｅx膜は、Ｓｉ膜よりも弾性定数が小さい（すなわち、柔らかい）ため、Ｓｉ基板表面に存在する欠陥や残留不純物の影響を緩和する効果も有している。したがって、本実施形態では、Ｓｉ1-xＧｅxバッファ層ＳＧがＳｉ基板ＳＵＢとの界面でＳｉ膜よりも欠陥の少ない膜となると共に、Ｓｉ基板表面の欠陥等の影響を緩和し、エピタキシャル膜全体の欠陥を減少させる機能を有している。
【００２８】
さらに、本実施形態では、Ｓｉ1-xＧｅx膜のエピタキシャル成長に、ＧｅＨ4を用いており、ＧｅＨ4は、ＳｉＨ4よりも還元性が高い。すなわち、Ｓｉ基板ＳＩ表面に供給されたＧｅＨ4ガスが、Ｓｉ基板ＳＩ表面に残留している不純物成分（吸着酸素、吸着有機物、吸着水分等）を除去して、欠陥等の原因物質を除去する効果を有している。
【００２９】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００３０】
例えば、上記実施形態では、Ｓｉ1-xＧｅxバッファ層ＳＧのエピタキシャル成長にＧｅＨ4とＳｉＨ4とを用いたが、Ｇｅ2Ｈ6やＳｉＨ2Ｃｌ2、Ｓｉ2Ｈ6をソースガスとして用いても構わない。また、Ｓｉ層ＳＩのエピタキシャル成長にＳｉＨ4を用いたが、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6をソースガスとして用いても構わない。
また、上記実施形態では、Ｓｉ基板として面方位（００１）のポリッシュドウェーハを用いたが、面方位の異なるポリッシュドウェーハ又はパターン形成や不純物ドーピングされているＳｉ−ＬＳＩの製造工程における途中工程のウェーハを用いても構わない。また、上記実施形態では、ＳＣ１洗浄、希フッ化水素酸による自然酸化膜除去、９００℃１分の水素ベーク処理からなる前処理を行ったが、他の前処理方法や異なった水素ベーク温度、時間を用いても構わない。これらの場合も、上記実施形態と同様の効果を得ることができる。
【００３１】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明のＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハによれば、Ｇｅ組成比ｘが０．１≦ｘ≦０．３、かつ、膜厚ｔが０＜ｔ≦６０ｎｍのＳｉ1-xＧｅxバッファ層を成膜した後にＳｉ層を成膜するので、低温プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイズフリーの良質なＳｉ膜を積めることができると共にパーティクルを減少させることができる。また、９００℃以下の低温プロセスが可能であるので、エピタキシャル成長前の水素雰囲気中のベーキング温度及びベーキング時間を短縮することができ、不純物がＳｉ基板にドーピングされている場合、急峻な不純物分布を保持できると共に、金属汚染が少ない高品質のＳｉエピタキシャルウェーハとなる。
【図面の簡単な説明】
【図１】 本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの一実施形態において、Ｓｉエピタキシャルウェーハを示す要部の拡大断面図である。
【図２】 本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの一実施形態において、バッファ層の膜厚及びＧｅ組成比を変えた場合のヘイズの有無及びレベルと輝点数とを分析した結果を示す表である。
【図３】 本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの従来例において、Ｓｉ層の膜厚を変えた場合のヘイズの有無及びレベルと輝点数とを分析した結果を示す表である。
【符号の説明】
ＳＧ Ｓｉ1-xＧｅxバッファ層
ＳＩ Ｓｉ層
ＳＵＢ Ｓｉ基板
【発明の属する技術分野】
本発明は、Ｓｉ基板にＳｉ層をエピタキシャル成長するＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハに関する。
【０００２】
【従来の技術】
Ｓｉ（シリコン）エピタキシャルウェーハは、Ｓｉ基板の研磨終了後、あるいは埋め込み拡散層を形成した後等のウェーハ上に気相成長法により単結晶Ｓｉ薄膜を形成したものであり、微小欠陥の発生を抑制でき、活性領域以外の抵抗を小さくして発熱による誤動作防止を図ることができる省電力素子等に適したウェーハとして用いられている。
【０００３】
近年、上記Ｓｉエピタキシャルウェーハにおける単結晶Ｓｉ薄膜の成膜において、気相成長時の温度を低温化することが要望されている。すなわち、例えば、Ｓｉ−ＬＳＩの製造工程の途中工程で上記単結晶Ｓｉ薄膜の成膜を行う場合、低温エピタキシャル成長によれば、前工程やエピタキシャル成長中にドーピングされた不純物の拡散を抑え、急峻な不純物分布を保つことができるためである。また、エピタキシャル成長に発生するサセプタ等からの金属汚染は、高温成長になるほど顕著になるため、低温化により金属汚染を低減することができるためである。
【０００４】
単結晶Ｓｉ薄膜の低温エピタキシャル技術としては、従来、ＭＢＥ(Molecular Beam Epitaxy)、ＧＳＭＢＥ(Gas Source MBE)、ＵＨＶ−ＣＶＤ(Ultra High Vacuum Chemical Vapour Deposition)といった超高真空系で、品質の高いエピタキシャル膜の成膜が可能になっている。
しかしながら、これらの成膜方法では、成長速度が遅く、しかも、ウェーハのハンドリングや成長前の真空引き等の準備等に時間がかかると共に、エピタキシャル炉の保守が難しいため、量産には不向きである。
【０００５】
また、量産に好適なＳｉ低温エピタキシャル成長としては、減圧化学気相成長法（減圧ＣＶＤ）(Low Pressure CVD/Reduced Pressure CVD)が一般に用いられている。この減圧ＣＶＤによるＳｉ低温エピタキシャル成長は、従来、希フッ酸等による前処理で自然酸化膜を除去したＳｉ基板をエピタキシャル炉に入れ、Ｈ2（水素）雰囲気中で７００〜１０００℃、１〜１５分のベーキングを行い、続けてＳｉＨ4により８００〜１０００℃（ＳｉＨ2Ｃｌ2（ＤＣＳ）の場合は、９００〜１０００℃、あるいはＳｉ2Ｈ6の場合は、７００〜１０００℃）で、エピタキシャル成長するプロセスが一般的である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、以下のような課題が残されている。すなわち、上記従来の減圧ＣＶＤによるＳｉ低温エピタキシャル成長では、スタッキングフォールト（ＳＦ）等の欠陥が多く、また、膜厚が厚いとヘイズが発生するため、厚いエピタキシャル層を積層することができないと共に、パーティクルが多いという不都合があった。また、U.S.Patent5,358,895には、ＳｉにＧｅを３％ドーピングして成膜する方法が提案されているが、この場合、Ｓｉ中にＧｅが不純物として入っているため、酸化膜の耐圧性が低くなってしまう不都合がある。
【０００７】
本発明は、前述の課題に鑑みてなされたもので、低温プロセスでも、良質なＳｉ層をエピタキシャル成長することができるＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。
すなわち、本発明のＳｉエピタキシャルウェーハの製造方法は、９００℃以下の低温プロセスによりＳｉ基板にＳｉ層をエピタキシャル成長してヘイズレベルが０．３８９ｐｐｍ以下のＳｉエピタキシャルウェーハを製造する方法であって、
前記Ｓｉ基板上にＳｉ １−ｘ Ｇｅ ｘ バッファ層をエピタキシャル成長するバッファ層形成工程と、
前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層上に前記Ｓｉ層をエピタキシャル成長するＳｉ層形成工程とを備え、
前記バッファ層形成工程は、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ １−ｘ Ｇｅ ｘ バッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとされ、
前記Ｓｉ層形成工程は、前記Ｓｉ層の膜厚を０．５〜２．０μｍとされ、
前記バッファ層形成工程と前記Ｓｉ層形成工程とは、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層と前記Ｓｉ層との成長温度を９００℃以下とすることを特徴とする。
本発明のＳｉエピタキシャルウェーハの製造方法は、上記のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程は、ＳｉＨ ４ よりも還元性が高く、前記Ｓｉ基板表面に残留している不純物成分を除去して欠陥等の原因物質を除去するＧｅＨ ４ 又はＧｅ ２ Ｈ ６ のいずれかをソースガスとして用いるとともにＳｉＨ ４ 、ＳｉＨ ２ Ｃｌ ２ 又はＳｉ ２ Ｈ ６ のいずれかをソースガスとして減圧ＣＶＤにより前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層を成長し、
前記Ｓｉ層形成工程は、ＳｉＨ ４ 、ＳｉＨ ２ Ｃｌ ２ 又はＳｉ ２ Ｈ ６ をソースガスとして減圧ＣＶＤによりＳｉ層形成工程を成長することができる。
本発明のＳｉエピタキシャルウェーハの製造方法は、上記に記載のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程前に、９００℃、１分の水素ベーク処理を行うことができる。
本発明のＳｉエピタキシャルウェーハの製造方法は、上記に記載のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程は、成長温度６８０℃とされ、
前記Ｓｉ層形成工程は、成長温度８５０℃とされることができる。
本発明のＳｉエピタキシャルウェーハは、９００℃以下の低温プロセスによりＳｉ基板にエピタキシャル成長されたＳｉ層を有するヘイズレベルが０．３８９ｐｐｍ以下のＳｉエピタキシャルウェーハであって、
上記のいずれかに記載のＳｉエピタキシャルウェーハの製造方法により作製され、
前記Ｓｉ基板上にエピタキシャル成長されたＳｉ １−ｘ Ｇｅ ｘ バッファ層を備え、
前記Ｓｉ層は、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層上にエピタキシャル成長されており、
前記Ｓｉ 1-x Ｇｅ x バッファ層は、Ｇｅ組成比ｘが０．１≦ｘ≦０．３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍであり、
前記Ｓｉ層は、膜厚が０．５〜２．０μｍであるたことを特徴とする。
また、本発明は、Ｓｉ基板にＳｉ層をエピタキシャル成長してＳｉエピタキシャルウェーハを製造する方法であって、前記Ｓｉ基板上にＳｉ１−ｘＧｅバッファ層をエピタキシャル成長するバッファ層形成工程と、前記Ｓｉ１−ｘＧｅバッファ層上に前記Ｓｉ層をエピタキシャル成長するＳｉ層形成工程とを備え、前記バッファ層形成工程は、前記Ｓｉ１−ｘＧｅバッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ１−ｘＧｅバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとすることを特徴とする。
【０００９】
このＳｉエピタキシャルウェーハの製造方法では、バッファ層形成工程において、Ｓｉ1-xＧｅxバッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ1-xＧｅxバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとするので、後述するように、Ｓｉ1-xＧｅxバッファ層による界面付近の結晶性向上等により、従来より低温プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイズフリーの膜を積むことができると共にパーティクルを減少させることができる。また、エピタキシャル成長前の水素雰囲気中のベーキング温度をより低温化すること及びベーキング時間を短縮することができる。
【００１０】
また、本発明のＳｉエピタキシャルウェーハの製造方法は、前記バッファ層形成工程と前記Ｓｉ層形成工程とにおいて、前記Ｓｉ1-xＧｅxバッファ層と前記Ｓｉ層との成長温度を９００℃以下とした場合に特に有効である。すなわち、Ｓｉエピタキシャルウェーハの製造工程では、成長温度を９００℃以下とすることにより、不純物がＳｉ基板にドーピングされている場合、急峻な不純物分布を保持できると共に、金属汚染が少ないＳｉエピタキシャルウェーハを得ることができる。しかし、成長温度を９００℃以下とすると、欠陥が多く、またヘイズが発生し易く、しかもパーティクルが多くなる問題点があった。本発明のＳｉエピタキシャルウェーハの製造方法は、９００℃以下の成膜温度でも前記の問題が低減されたＳｉエピタキシャルウェーハを得ることができる。
【００１１】
また、本発明のＳｉエピタキシャルウェーハの製造方法は、前記バッファ層形成工程において、ＧｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして減圧ＣＶＤにより前記Ｓｉ1-xＧｅxバッファ層を成長し、前記Ｓｉ層形成工程において、ＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6をソースガスとして減圧ＣＶＤによりＳｉ層形成工程を成長することが好ましい。
【００１２】
このＳｉエピタキシャルウェーハの製造方法では、バッファ層形成工程において、ＧｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして減圧ＣＶＤによりＳｉ1-xＧｅxバッファ層を成長するので、量産性に優れ、ＳｉＨ4よりも還元性の高いゲルマニウムソースガスがＳｉ基板表面の残留不純物成分を除去し、欠陥等の原因物質を除去することができる。
【００１３】
本発明のＳｉエピタキシャルウェーハは、Ｓｉ基板にエピタキシャル成長されたＳｉ層を有するＳｉエピタキシャルウェーハであって、上記本発明のＳｉエピタキシャルウェーハの製造方法により作製されたことを特徴とする。
また、本発明のＳｉエピタキシャルウェーハは、Ｓｉ基板にエピタキシャル成長されたＳｉ層を有するＳｉエピタキシャルウェーハであって、前記Ｓｉ基板上にエピタキシャル成長されたＳｉ1-xＧｅxバッファ層を備え、前記Ｓｉ層は、前記Ｓｉ1-xＧｅxバッファ層上にエピタキシャル成長されており、前記Ｓｉ1-xＧｅxバッファ層は、Ｇｅ組成比ｘが０．１≦ｘ≦０．３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍであることを特徴とする。
【００１４】
これらのＳｉエピタキシャルウェーハでは、Ｇｅ組成比ｘが０．１≦ｘ≦０．３、かつ、膜厚ｔが０＜ｔ≦６０ｎｍでＳｉ1-xＧｅxバッファ層が成長されるので、良質なＳｉ層を低温プロセスで得ることができ、不純物がＳｉ基板にドーピングされている場合、急峻な不純物分布を保持できると共に、金属汚染が少ない高品質のＳｉエピタキシャルウェーハとなる。
【００１５】
【発明の実施の形態】
以下、本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの一実施形態を、図１から図３を参照しながら説明する。
【００１６】
本実施形態のＳｉエピタキシャルウェーハは、図１に示すように、Ｓｉ基板ＳＵＢにエピタキシャル成長されたＳｉ層ＳＩを有するものであり、その構成を製造方法と合わせて以下に説明する。
本実施形態のＳｉエピタキシャルウェーハを製造するには、まず、ポリッシュドウェーハで面方位（００１）のＳｉ基板ＳＵＢを、通常のＳＣ１洗浄を行った後に、希フッ化水素酸により自然酸化膜を除去する前処理を行う。
【００１７】
次に、上記前処理後のＳｉ基板ＳＵＢを、減圧ＣＶＤ炉内に入れ、圧力４．０×１０3Ｐａ、５０ｓｌｍの水素流雰囲気中で９００℃、１分の水素ベーク処理を行う。なお、比較のため、同条件において１１００℃の高温で水素ベーク処理したサンプルも作製した。
この減圧ＣＶＤ炉は、例えば枚葉式でランプ加熱方式のものを用いている。
さらに、水素ベーク処理後に、続けてＳｉ1-xＧｅxバッファ層ＳＧをエピタキシャル成長する。
【００１８】
Ｓｉ1-xＧｅxバッファ層ＳＧの成長条件は、水素雰囲気中でＳｉＨ4及びＧｅＨ4をソースガスとし、成長温度を９００℃以下とすると共に、Ｇｅ組成比ｘを０．１≦ｘ≦０．３にし、かつ、膜厚ｔを０＜ｔ≦６０ｎｍとする。なお、本実施形態では、成長温度６８０℃、圧力５．３×１０3Ｐａ、水素流量２６．３ｓｌｍに設定し、ＳｉＨ4とＧｅＨ4との流量比を変化させてＧｅ組成比が０．１０及び０．１５のＳｉ1-xＧｅxバッファ層ＳＧをそれぞれ成膜した。なお、比較として、同条件においてＧｅ組成比が０．０５のサンプルも作製した。
【００１９】
また、Ｓｉ1-xＧｅxバッファ層ＳＧの膜厚は、２０、４０、６０ｎｍのそれぞれに設定して作製した。
【００２０】
次に、Ｓｉ1-xＧｅxバッファ層ＳＧの成膜後、続けてＳｉ1-xＧｅxバッファ層ＳＧ上にＳｉ層ＳＩをエピタキシャル成長する。
このＳｉ層ＳＩの成膜は、水素雰囲気中でＳｉＨ4をソースガスとして用い、成長温度８５０℃、圧力５．３×１０3Ｐａ、水素流量２６．３ｓｌｍ、ＳｉＨ4ガス流量１００ｓｃｃｍに設定して行った。
また、Ｓｉ層ＳＩの膜厚は、０．５、１．０、１．５、２．０μｍのそれぞれに設定して作製した。
【００２１】
上記のように作製したＳｉエピタキシャルウェーハについて、ヘイズ及びパーティクル（輝点数で評価）を分析評価した結果を、図２の表に示す（なお、Ｓｉ層膜厚は、１．０μｍ）。また、比較のため作製したバッファ層がない従来のＳｉエピタキシャルウェーハについて、分析評価した結果も図３の表に示す。
【００２２】
上記分析評価は、Tencor Instruments社製のＳｕｒｆｓｃａｎ６４２０を用いて行った。この分析装置は、ウェーハ表面上をＡｒ（アルゴン）レーザ光で走査し、ミラー系を通してレーザ光散乱量を見るものであり、これにより測定した異物の大きさを０．１μｍから０．０１μｍ刻みで測定できると共に測定した異物の位置（ｘ−ｙ座標）を高精度に特定することができるものである。
【００２３】
上記図３の表からわかるように、バッファ層がない従来のＳｉエピタキシャルウェーハでは、膜厚が厚くなるほどヘイズが悪化しており、特に１μｍ以上では全面ヘイズとなった。なお、１１００℃の高温水素ベークを行った場合は、従来のバッファ層のないＳｉエピタキシャルウェーハでもヘイズがなくなり、輝点数も著しく改善されているのがわかるが、１１００℃の高温処理では、低温プロセスではなくなってしまう。
【００２４】
これに対して、本実施形態によるＳｉ1-xＧｅxバッファ層ＳＧを有するＳｉエピタキシャルウェーハでは、図２からわかるように、Ｓｉ1-xＧｅxバッファ層ＳＧのＧｅ組成比ｘが０．１０以上ではヘイズが無くなると共に、Ｓｉ1-xＧｅxバッファ層ＳＧが薄くなるほどヘイズ及び輝点数も減少している。特に輝点数は１１００℃の高温水素ベークを行った従来のバッファ層のないＳｉエピタキシャルウェーハと比べても著しく改善されているのがわかる。
なお、Ｓｉ1-xＧｅxバッファ層ＳＧの膜厚は、本来不要なＳｉＧｅ層が膜中に少なくなるため、薄い方がよい。
【００２５】
また、Ｓｉ1-xＧｅxバッファ層ＳＧのＧｅ組成比ｘが高いほど、臨界膜厚（転位を発生して格子緩和を生ずる膜厚）が小さくなるため、Ｓｉ1-xＧｅxバッファ層ＳＧの厚みは、Ｇｅ組成比ｘが高い場合に、より薄くする必要がある。すなわち、Ｓｉ1-xＧｅxバッファ層ＳＧのＧｅ組成比ｘが０．３を越えると、臨界膜厚に近くなって欠陥が入り易くなる、あるいは、臨界膜厚を越えてしまって欠陥が入るため、上記のように厚みは、６０ｎｍ以下にする必要がある。
【００２６】
このように、本実施形態では、９００℃以下の低温領域においても良質なＳｉ層ＳＩを得ることができる。すなわち、Ｓｉ基板との界面において、基板表面に存在する欠陥や残留不純物の影響を受けながらエピタキシャル成長が始まるため、界面付近での結晶性がエピタキシャル膜全体の品質を左右している。特にスタッキングフォールトは、この界面を起点として発生する。
【００２７】
そして、低温領域においては、Ｓｉ1-xＧｅx膜は、Ｓｉ膜に比べて結晶性の高いエピタキシャル膜が得られる。また、Ｓｉ1-xＧｅx膜は、Ｓｉ膜よりも弾性定数が小さい（すなわち、柔らかい）ため、Ｓｉ基板表面に存在する欠陥や残留不純物の影響を緩和する効果も有している。したがって、本実施形態では、Ｓｉ1-xＧｅxバッファ層ＳＧがＳｉ基板ＳＵＢとの界面でＳｉ膜よりも欠陥の少ない膜となると共に、Ｓｉ基板表面の欠陥等の影響を緩和し、エピタキシャル膜全体の欠陥を減少させる機能を有している。
【００２８】
さらに、本実施形態では、Ｓｉ1-xＧｅx膜のエピタキシャル成長に、ＧｅＨ4を用いており、ＧｅＨ4は、ＳｉＨ4よりも還元性が高い。すなわち、Ｓｉ基板ＳＩ表面に供給されたＧｅＨ4ガスが、Ｓｉ基板ＳＩ表面に残留している不純物成分（吸着酸素、吸着有機物、吸着水分等）を除去して、欠陥等の原因物質を除去する効果を有している。
【００２９】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００３０】
例えば、上記実施形態では、Ｓｉ1-xＧｅxバッファ層ＳＧのエピタキシャル成長にＧｅＨ4とＳｉＨ4とを用いたが、Ｇｅ2Ｈ6やＳｉＨ2Ｃｌ2、Ｓｉ2Ｈ6をソースガスとして用いても構わない。また、Ｓｉ層ＳＩのエピタキシャル成長にＳｉＨ4を用いたが、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6をソースガスとして用いても構わない。
また、上記実施形態では、Ｓｉ基板として面方位（００１）のポリッシュドウェーハを用いたが、面方位の異なるポリッシュドウェーハ又はパターン形成や不純物ドーピングされているＳｉ−ＬＳＩの製造工程における途中工程のウェーハを用いても構わない。また、上記実施形態では、ＳＣ１洗浄、希フッ化水素酸による自然酸化膜除去、９００℃１分の水素ベーク処理からなる前処理を行ったが、他の前処理方法や異なった水素ベーク温度、時間を用いても構わない。これらの場合も、上記実施形態と同様の効果を得ることができる。
【００３１】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明のＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハによれば、Ｇｅ組成比ｘが０．１≦ｘ≦０．３、かつ、膜厚ｔが０＜ｔ≦６０ｎｍのＳｉ1-xＧｅxバッファ層を成膜した後にＳｉ層を成膜するので、低温プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイズフリーの良質なＳｉ膜を積めることができると共にパーティクルを減少させることができる。また、９００℃以下の低温プロセスが可能であるので、エピタキシャル成長前の水素雰囲気中のベーキング温度及びベーキング時間を短縮することができ、不純物がＳｉ基板にドーピングされている場合、急峻な不純物分布を保持できると共に、金属汚染が少ない高品質のＳｉエピタキシャルウェーハとなる。
【図面の簡単な説明】
【図１】 本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの一実施形態において、Ｓｉエピタキシャルウェーハを示す要部の拡大断面図である。
【図２】 本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの一実施形態において、バッファ層の膜厚及びＧｅ組成比を変えた場合のヘイズの有無及びレベルと輝点数とを分析した結果を示す表である。
【図３】 本発明に係るＳｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハの従来例において、Ｓｉ層の膜厚を変えた場合のヘイズの有無及びレベルと輝点数とを分析した結果を示す表である。
【符号の説明】
ＳＧ Ｓｉ1-xＧｅxバッファ層
ＳＩ Ｓｉ層
ＳＵＢ Ｓｉ基板
Claims (5)
- ９００℃以下の低温プロセスによりＳｉ基板にＳｉ層をエピタキシャル成長してヘイズレベルが０．３８９ｐｐｍ以下のＳｉエピタキシャルウェーハを製造する方法であって、
前記Ｓｉ基板上にＳｉ１−ｘＧｅｘバッファ層をエピタキシャル成長するバッファ層形成工程と、
前記Ｓｉ１−ｘＧｅｘバッファ層上に前記Ｓｉ層をエピタキシャル成長するＳｉ層形成工程とを備え、
前記バッファ層形成工程は、前記Ｓｉ１−ｘＧｅｘバッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ１−ｘＧｅｘバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとされ、
前記Ｓｉ層形成工程は、前記Ｓｉ層の膜厚を０．５〜２．０μｍとされ、
前記バッファ層形成工程と前記Ｓｉ層形成工程とは、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層と前記Ｓｉ層との成長温度を９００℃以下とすることを特徴とするＳｉエピタキシャルウェーハの製造方法。 - 請求項１に記載のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程は、ＳｉＨ ４ よりも還元性が高く、前記Ｓｉ基板表面に残留している不純物成分を除去して欠陥等の原因物質を除去するＧｅＨ４ 又はＧｅ２Ｈ６のいずれかをソースガスとして用いるとともにＳｉＨ４ 、ＳｉＨ２ Ｃｌ２ 又はＳｉ２Ｈ６のいずれかをソースガスとして減圧ＣＶＤにより前記Ｓｉ１−ｘＧｅｘバッファ層を成長し、
前記Ｓｉ層形成工程は、ＳｉＨ４ 、ＳｉＨ２ Ｃｌ２ 又はＳｉ２Ｈ６をソースガスとして減圧ＣＶＤによりＳｉ層形成工程を成長することを特徴とするＳｉエピタキシャルウェーハの製造方法。 - 請求項２に記載のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程前に、９００℃、１分の水素ベーク処理を行うことを特徴とするＳｉエピタキシャルウェーハの製造方法。 - 請求項３に記載のＳｉエピタキシャルウェーハの製造方法において、
前記バッファ層形成工程は、成長温度６８０℃とされ、
前記Ｓｉ層形成工程は、成長温度８５０℃とされることを特徴とするＳｉエピタキシャルウェーハの製造方法。 - ９００℃以下の低温プロセスによりＳｉ基板にエピタキシャル成長されたＳｉ層を有するヘイズレベルが０．３８９ｐｐｍ以下のＳｉエピタキシャルウェーハであって、
請求項１から４のいずれかに記載のＳｉエピタキシャルウェーハの製造方法により作製され、
前記Ｓｉ基板上にエピタキシャル成長されたＳｉ １−ｘ Ｇｅ ｘ バッファ層を備え、
前記Ｓｉ層は、前記Ｓｉ １−ｘ Ｇｅ ｘ バッファ層上にエピタキシャル成長されており、
前記Ｓｉ 1-x Ｇｅ x バッファ層は、Ｇｅ組成比ｘが０．１≦ｘ≦０．３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍであり、
前記Ｓｉ層は、膜厚が０．５〜２．０μｍであることを特徴とするＳｉエピタキシャルウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382301A JP4120163B2 (ja) | 2000-12-15 | 2000-12-15 | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382301A JP4120163B2 (ja) | 2000-12-15 | 2000-12-15 | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002187797A JP2002187797A (ja) | 2002-07-05 |
| JP4120163B2 true JP4120163B2 (ja) | 2008-07-16 |
Family
ID=18850154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382301A Expired - Fee Related JP4120163B2 (ja) | 2000-12-15 | 2000-12-15 | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4120163B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216586A (ja) * | 2005-02-01 | 2006-08-17 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| WO2011007678A1 (ja) * | 2009-07-16 | 2011-01-20 | 株式会社Sumco | エピタキシャルシリコンウェーハとその製造方法 |
| JP5463884B2 (ja) * | 2009-12-04 | 2014-04-09 | 信越半導体株式会社 | 半導体単結晶基板の結晶欠陥評価方法 |
| TWI508327B (zh) * | 2010-03-05 | 2015-11-11 | 並木精密寶石股份有限公司 | An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like |
| KR102405665B1 (ko) * | 2015-10-27 | 2022-06-08 | 에스케이하이닉스 주식회사 | 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법 |
| JP7035925B2 (ja) * | 2018-09-11 | 2022-03-15 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| JP7484825B2 (ja) | 2021-06-17 | 2024-05-16 | 信越半導体株式会社 | 洗浄工程及び乾燥工程の評価方法 |
-
2000
- 2000-12-15 JP JP2000382301A patent/JP4120163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002187797A (ja) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930026B2 (en) | Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon | |
| TWI893031B (zh) | 磊晶晶圓之製造方法 | |
| JP2007511892A (ja) | 緩和シリコンゲルマニウム層のエピタキシャル成長 | |
| JP7231120B2 (ja) | エピタキシャルウェーハの製造方法 | |
| CN115787092A (zh) | 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 | |
| US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP4120163B2 (ja) | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ | |
| US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP4700324B2 (ja) | 半導体基板の製造方法 | |
| JP2011009613A (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| JP7435516B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP4700472B2 (ja) | 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 | |
| JP7347350B2 (ja) | エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
| US20060138540A1 (en) | Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| JP3578063B2 (ja) | Ｓｉウェーハの前処理方法及び半導体ウェーハ | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW202512273A (zh) | 磊晶晶圓的製造方法 | |
| TW202521783A (zh) | 磊晶晶圓的製造方法 | |
| CN119451289A (zh) | 外延硅片及其制备方法、太阳能电池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4120163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |