CN115787092A - 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 - Google Patents
一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 Download PDFInfo
- Publication number
- CN115787092A CN115787092A CN202211585983.0A CN202211585983A CN115787092A CN 115787092 A CN115787092 A CN 115787092A CN 202211585983 A CN202211585983 A CN 202211585983A CN 115787092 A CN115787092 A CN 115787092A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- buffer layer
- epitaxial
- growth method
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供了一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用，涉及半导体材料技术领域。本发明提供的降低碳化硅同质外延缺陷的生长方法，包括以下步骤：对碳化硅衬底进行刻蚀，得到刻蚀后的碳化硅衬底；在所述刻蚀后的碳化硅衬底上生长碳化硅预缓冲层；对所述碳化硅预缓冲层进行烘烤，得到烘烤后的碳化硅预缓冲层；在所述烘烤后的碳化硅预缓冲层上生长碳化硅缓冲层；在所述碳化硅缓冲层上生长外延层，得到碳化硅外延片。本发明能够减少外延缺陷，提高外延层质量。
Description
技术领域
本发明涉及半导体材料技术领域，具体涉及一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用。
背景技术
作为第三代半导体的典型代表，碳化硅材料以其宽禁带、高击穿电场和高热导率的优秀物理特性，成为未来电子器件市场的新宠。随着新能源汽车的不断发展，以及各类对于严苛条件下器件性能的高要求，碳化硅在近几年发展迅速。
碳化硅晶圆的制备通常包括两个环节：衬底制备和外延工艺。因此制作器件，无论是硅基器件还是碳化硅基器件，外延过程必不可少。外延生长实际上就是在经过切、磨、抛等精细的晶体加工出的单晶衬底上，生长一层新单晶的过程。如果外延层与衬底为同一材料则为同质外延，如果外延层与衬底不是同一材料则为异质外延。外延层厚度通常只有几微米。通过外延生长，减少了衬底因加工过程中产生的缺陷影响，减少了缺陷，提高了器件性能。同时，根据不同器件的要求，通过控制外延掺杂/厚度等因素，还可以实现更多功能器件的需求，丰富器件产品。碳化硅外延技术对于碳化硅器件性能的充分发挥具有决定性的作用，因此是宽禁带半导体产业重要的一环。
对于器件而言，外延缺陷是影响其性能的重要因素，缺陷过多会直接导致器件报废。在众多外延缺陷中，三角形缺陷、胡萝卜缺陷、掉落物是三种致命缺陷，该缺陷所在位置直接导致器件报废。
发明内容
本发明的目的在于提供一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用，本发明能够减少三角形缺陷、胡萝卜缺陷、掉落物缺陷等，提高外延层质量。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种降低碳化硅同质外延缺陷的生长方法，包括以下步骤：
对碳化硅衬底进行刻蚀，得到刻蚀后的碳化硅衬底；
在所述刻蚀后的碳化硅衬底上生长碳化硅预缓冲层；
对所述碳化硅预缓冲层进行烘烤，得到烘烤后的碳化硅预缓冲层；
在所述烘烤后的碳化硅预缓冲层上生长碳化硅缓冲层；
在所述碳化硅缓冲层上生长外延层，得到碳化硅外延片。
优选地，所述刻蚀的温度为1550～1680℃；所述刻蚀的时间为3～10min。
优选地，所述刻蚀在氢气气氛中进行；所述刻蚀过程中氢气的流量为50～200slm；所述刻蚀的压力为50～200mbar。
优选地，生长所述碳化硅预缓冲层时，所用碳源和硅源的C/Si比为0.3～0.5：1。
优选地，所述烘烤的温度为1550～1680℃；保温时间为3～10min。
优选地，所述烘烤在氢气气氛中进行。
优选地，生长所述碳化硅缓冲层时，碳源和硅源的C/Si比为0.3～0.6:1。
优选地，生长所述外延层时，碳源和硅源的C/Si比为0.7～1.2：1。
本发明提供了采用上述技术方案所述生长方法得到的碳化硅外延片，包括碳化硅衬底以及依次叠层设置在所述碳化硅衬底表面的碳化硅预缓冲层、碳化硅缓冲层和外延层。
本发明提供了上述技术方案所述碳化硅外延片在电子器件中的应用。
本发明提供了一种降低碳化硅同质外延缺陷的生长方法，本发明通过刻蚀去除碳化硅衬底在加工过程中的轻微划伤、晶体表面损伤以及表面颗粒物，起到清洁的作用；通过先生长一层碳化硅预缓冲层(Pre-buffer)，改善衬底表面刻蚀状态，然后通过烘烤(Bake)，去除较差的结晶位置，为后续碳化硅缓冲层(buffer)生长提供光滑的衬底表面，使外延层能够更好的从碳化硅衬底向外延层过渡，从而减少外延缺陷，提高外延层质量。本发明能够明显减少三角形、胡萝卜、掉落物缺陷。
附图说明
图1为本发明提供的碳化硅外延片的结构示意图；
图2为本发明实施例中碳化硅外延工艺流程图。
具体实施方式
本发明提供了一种降低碳化硅同质外延缺陷的生长方法，包括以下步骤：
对碳化硅衬底进行刻蚀，得到刻蚀后的碳化硅衬底；
在所述刻蚀后的碳化硅衬底上生长碳化硅预缓冲层；
对所述碳化硅预缓冲层进行烘烤，得到烘烤后的碳化硅预缓冲层；
在所述烘烤后的碳化硅预缓冲层上生长碳化硅缓冲层；
在所述碳化硅缓冲层上生长外延层，得到碳化硅外延片。
本发明对碳化硅衬底进行刻蚀，得到刻蚀后的碳化硅衬底。在本发明中，所述碳化硅衬底优选为导电型或半绝缘型碳化硅衬底，更优选为导电性型的n型碳化硅衬底。
在本发明中，所述刻蚀的温度优选为1550～1680℃，更优选为1600℃；所述刻蚀的时间优选为3～10min，更优选为5min。
在本发明中，所述刻蚀优选在氢气气氛中进行；所述刻蚀过程中氢气的流量优选为50～200slm，更优选为100～150slm；所述刻蚀的压力优选为50～200mbar，更优选为100～150mbar。
得到刻蚀后的碳化硅衬底后，本发明在所述刻蚀后的碳化硅衬底上生长碳化硅预缓冲层。本发明在生长所述碳化硅预缓冲层时，所用碳源和硅源的C/Si比优选为0.3～0.5：1。在本发明中，所述C/Si比指的是碳原子和硅原子的数量比。在本发明中，所述碳源优选为乙烯(C2H4)或丙烷；所述硅源优选为三氯氢硅(SiHCl3)或硅烷。本发明在生长所述碳化硅预缓冲层时，采用的n型掺杂源优选为氮气(N2)。在本发明中，所述碳化硅预缓冲层的n型掺杂源的掺杂浓度优选为E18量级。
在本发明中，所述碳化硅预缓冲层的生长速率优选为3～10μm/h，更优选为5μm/h；所述碳化硅预缓冲层的生长温度优选为1550～1680℃，更优选为1600℃；生长时间优选为3～6min。在本发明中，所述碳化硅预缓冲层的生长优选在氢气气氛中进行；氢气的流量优选为50～200slm，更优选为100～150slm；压力优选为50～200mbar，更优选为100～150mbar。
在本发明中，所述碳化硅预缓冲层的厚度优选为0.3～2μm，更优选为0.5～1μm。现有的碳化硅外延工艺，工艺调试窗口较小，刻蚀后的衬底状态很容易受刻蚀工艺的影响，出现过度刻蚀或刻蚀不到位情况。刻蚀不足，不能去除衬底表面残余的脏污或加工导致的亚损伤，会导致外延后缺陷较多；而过渡刻蚀也会导致衬底损伤严重，导致缺陷产生或出现粗糙度异常问题。本发明采用Pre-buffer可以填补因过渡刻蚀导致衬底损伤，增大了工艺可调试窗口，改善了衬底向外延层过渡产生的晶体缺陷，从而减少了外延片缺陷。
得到碳化硅预缓冲层后，本发明对所述碳化硅预缓冲层进行烘烤，得到烘烤后的碳化硅预缓冲层。在本发明中，所述烘烤的温度优选为1550～1680℃，更优选为1630℃；保温时间优选为3～10min，更优选为5～8min。在本发明中，所述烘烤优选在氢气气氛中进行；所述烘烤过程中氢气的流量优选为100～110slm；所述烘烤的压力优选为100mbar。本发明通过高温烘烤去除较差的结晶位置，为后续碳化硅缓冲层生长提供光滑的衬底表面，使外延层能够更好的从碳化硅衬底向外延层过渡，从而减少外延缺陷。
得到烘烤后的碳化硅预缓冲层后，本发明在所述烘烤后的碳化硅预缓冲层上生长碳化硅缓冲层。本发明在生长所述碳化硅缓冲层时，碳源和硅源的C/Si比优选为0.3～0.6：1，更优选为0.5：1。在本发明中，所述碳源优选为乙烯(C2H4)或丙烷；所述硅源优选为三氯氢硅(SiHCl3)或硅烷。本发明在生长所述碳化硅缓冲层时，采用的n型掺杂源优选为氮气(N2)。在本发明中，所述碳化硅缓冲层的n型掺杂源的掺杂浓度优选为E18量级。
在本发明中，所述碳化硅缓冲层的生长速率优选为3～10μm/h；所述碳化硅缓冲层的生长温度优选为1550～1680℃，更优选为1600℃；生长时间优选为10～20min。在本发明中，所述碳化硅缓冲层的生长优选在氢气气氛中进行；氢气的流量优选为100～110slm；压力优选为100mbar。
在本发明中，所述碳化硅缓冲层的厚度优选为0.5～2μm，更优选为1μm。
得到碳化硅缓冲层后，本发明在所述碳化硅缓冲层上生长外延层，得到碳化硅外延片。本发明在生长所述外延层时，碳源和硅源的C/Si比优选为0.7～1.2：1，更优选为0.95～0.97：1。在本发明中，所述碳源优选为乙烯(C2H4)；所述硅源优选为三氯氢硅(SiHCl3)。本发明在生长所述外延层时，采用的n型掺杂源优选为氮气(N2)。在本发明中，所述外延层的n型掺杂源的掺杂浓度优选为E15～E16量级。
在本发明中，所述外延层的生长速率优选为20～90μm/h；所述外延层的生长温度优选为1550～1680℃，更优选为1600℃；生长时间优选为10～30min。在本发明中，所述外延层的生长优选在氢气气氛中进行；氢气的流量优选为100slm；压力优选为100mbar。
在本发明中，所述外延层的厚度优选为5～30μm，更优选为10μm。
本发明优选在所述外延层生长结束后，进行冷却降温，得到碳化硅外延片。在本发明中，所述冷却降温优选在氢气气氛中进行；所述冷却降温过程中氢气的流量优选为100～150slm。本发明优选通过冷却降温，将碳化硅外延片的温度降至900℃。
本发明提供了采用上述技术方案所述生长方法得到的碳化硅外延片，如图1所示，包括碳化硅衬底以及依次叠层设置在所述碳化硅衬底表面的碳化硅预缓冲层、碳化硅缓冲层和外延层。
本发明还提供了上述技术方案所述碳化硅外延片在电子器件中的应用。
本发明通过在buffer工艺生长前，先生长一层Pre-buffer，该生长层可以改善刻蚀工艺后衬底表面的状态，然后进行烘烤，去除较差的结晶体，为后续buffer生长提供光滑的衬底表面，可以使正常buffer更好的生长，为过渡到外延层生长提供良好的基础，改善外延层缺陷，提高碳化硅外延片的良品率。
下面将结合本发明中的实施例，对本发明中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例中采用的碳化硅衬底为n型导电碳化硅衬底；氢气(H2)、氮气(N2)、乙烯(C2H4)、三氯氢硅(SiHCl3)、氩气(Ar)均为特纯气体(纯度6N)；采用的外延生长机台为高温水平式化学气相沉积机台(CVD机台)。
实施例1
采用如图2所示的工艺流程，(1)将碳化硅衬底放入CVD机台载盘，设定程序待机台自动把放好衬底的载盘传入反应腔体；腔体升温由待机的900℃至1600℃，反应腔压力控制在100mbar，H2流量增加至100slm；在此条件下进行衬底刻蚀，时间为5min；
(2)刻蚀后通入C2H4、SiHCl3、N2，调整C/Si比为0.3，生长速率为5μm/h，N2掺杂浓度为E18量级，生长6min，形成厚度为0.5μm的碳化硅预缓冲层；
(3)基于步骤(2)，关闭C2H4、SiHCl3、N2，温度升至1630℃，继续H2高温烘烤，氢气的流量为100slm，时间为3min；
(4)基于步骤(3)，温度降回1600℃，然后通入C2H4、SiHCl3、N2，调整C/Si比为0.5，生长速率为6μm/h，N2掺杂浓度为E18量级，生长厚度为1μm的碳化硅缓冲层；
(5)基于步骤(4)，调整C/Si比至0.97，生长速率为30μm/h，N2掺杂浓度调整为6E+15，生长厚度为10μm的外延层；
(6)基于步骤(5)，关闭工艺气体C2H4、SiHCl3、N2，降温至900℃，取出碳化硅外延片。
实施例2
采用如图2所示的工艺流程:
(1)将碳化硅衬底放入CVD机台载盘，设定程序待机台自动把放好衬底的载盘传入反应腔体；腔体升温由待机的900℃至1600℃，反应腔压力控制在100mbar，H2流量增加至110slm；在此条件下进行衬底刻蚀，时间为5min；
(2)刻蚀后通入C2H4、SiHCl3、N2，调整C/Si比为0.5，生长速率为5μm/h，N2掺杂浓度为E18量级，生长6min，形成厚度为0.5μm的碳化硅预缓冲层；
(3)基于步骤(2)，关闭C2H4、SiHCl3、N2，温度升至1630℃，继续H2高温烘烤，氢气的流量为110slm，时间为5min；
(4)基于步骤(3)，温度降回1600℃，然后通入C2H4、SiHCl3、N2，调整C/Si比为0.5，生长速率为6μm/h，N2掺杂浓度为E18量级，生长厚度为1μm的碳化硅缓冲层；
(5)基于步骤(4)，调整C/Si比至0.95，生长速率为30μm/h，N2掺杂浓度调整为6E+15，生长厚度为10μm的外延层；
(6)基于步骤(5)，关闭工艺气体C2H4、SiHCl3、N2，降温至900℃，取出碳化硅外延片。
对比例1
与实施例1的制备方法基本相同，不同之处仅在于，不进行碳化硅预缓冲层的生长、不进行高温烘烤。
对比例2
与实施例1的制备方法基本相同，不同之处仅在于，不进行高温烘烤。
对比例3
与实施例1的制备方法基本相同，不同之处仅在于，不进行刻蚀。
使用Candela8520缺陷测试仪对实施例1～2和对比例1～3制备的碳化硅外延片进行缺陷测试，所得结果见表1。
根据以上实施例和对比例可以看出，本发明明显降低了外延层缺陷，而且提供的方法简便易实施，适宜推广应用。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种降低碳化硅同质外延缺陷的生长方法，包括以下步骤：
对碳化硅衬底进行刻蚀，得到刻蚀后的碳化硅衬底；
在所述刻蚀后的碳化硅衬底上生长碳化硅预缓冲层；
对所述碳化硅预缓冲层进行烘烤，得到烘烤后的碳化硅预缓冲层；
在所述烘烤后的碳化硅预缓冲层上生长碳化硅缓冲层；
在所述碳化硅缓冲层上生长外延层，得到碳化硅外延片。
2.根据权利要求1所述的生长方法，其特征在于，所述刻蚀的温度为1550～1680℃；所述刻蚀的时间为3～10min。
3.根据权利要求1或2所述的生长方法，其特征在于，所述刻蚀在氢气气氛中进行；所述刻蚀过程中氢气的流量为50～200slm；所述刻蚀的压力为50～200mbar。
4.根据权利要求1所述的生长方法，其特征在于，生长所述碳化硅预缓冲层时，所用碳源和硅源的C/Si比为0.3～0.5：1。
5.根据权利要求1所述的生长方法，其特征在于，所述烘烤的温度为1550～1680℃；保温时间为3～10min。
6.根据权利要求1或5所述的生长方法，其特征在于，所述烘烤在氢气气氛中进行。
7.根据权利要求1所述的生长方法，其特征在于，生长所述碳化硅缓冲层时，碳源和硅源的C/Si比为0.3～0.6:1。
8.根据权利要求1所述的生长方法，其特征在于，生长所述外延层时，碳源和硅源的C/Si比为0.7～1.2：1。
9.采用权利要求1～8任一项所述生长方法得到的碳化硅外延片，包括碳化硅衬底以及依次叠层设置在所述碳化硅衬底表面的碳化硅预缓冲层、碳化硅缓冲层和外延层。
10.权利要求9所述碳化硅外延片在电子器件中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211585983.0A CN115787092A (zh) | 2022-12-09 | 2022-12-09 | 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211585983.0A CN115787092A (zh) | 2022-12-09 | 2022-12-09 | 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115787092A true CN115787092A (zh) | 2023-03-14 |
Family
ID=85418476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211585983.0A Pending CN115787092A (zh) | 2022-12-09 | 2022-12-09 | 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115787092A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116798856A (zh) * | 2023-06-29 | 2023-09-22 | 绍兴中芯集成电路制造股份有限公司 | SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT |
| CN117587507A (zh) * | 2024-01-19 | 2024-02-23 | 宁波合盛新材料有限公司 | 一种改善碳化硅外延片掺杂均匀性的方法及装置 |
| CN117587508A (zh) * | 2023-11-21 | 2024-02-23 | 宁波合盛新材料有限公司 | 碳化硅衬底上的外延结构及其形成方法 |
-
2022
- 2022-12-09 CN CN202211585983.0A patent/CN115787092A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116798856A (zh) * | 2023-06-29 | 2023-09-22 | 绍兴中芯集成电路制造股份有限公司 | SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT |
| CN116798856B (zh) * | 2023-06-29 | 2024-06-14 | 芯联动力科技(绍兴)有限公司 | SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT |
| CN117587508A (zh) * | 2023-11-21 | 2024-02-23 | 宁波合盛新材料有限公司 | 碳化硅衬底上的外延结构及其形成方法 |
| CN117587507A (zh) * | 2024-01-19 | 2024-02-23 | 宁波合盛新材料有限公司 | 一种改善碳化硅外延片掺杂均匀性的方法及装置 |
| CN117587507B (zh) * | 2024-01-19 | 2024-04-05 | 宁波合盛新材料有限公司 | 一种改善碳化硅外延片掺杂均匀性的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115787092A (zh) | 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用 | |
| US4912063A (en) | Growth of beta-sic thin films and semiconductor devices fabricated thereon | |
| CN111681947B (zh) | 一种降低外延片堆垛层错缺陷的外延方法及其应用 | |
| Vernon et al. | Metalorganic chemical vapor deposition of GaAs on Si for solar cell applications | |
| JPH07176485A (ja) | 基板上にＧｅを堆積させる方法および半導体デバイスの製造方法 | |
| JP2007511892A (ja) | 緩和シリコンゲルマニウム層のエピタキシャル成長 | |
| CN115832018A (zh) | 一种控制TSD缺陷的4H-SiC外延结构及生长方法 | |
| KR101364995B1 (ko) | 반도체 기판의 제조방법 | |
| US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP3888416B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| CN115910755A (zh) | 一种碳化硅外延片及其制备方法 | |
| CN117577515A (zh) | 一种碳化硅外延生长方法 | |
| US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| CN113496871A (zh) | 一种外延基底用硅晶片之背面膜层及制造方法 | |
| JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2006253617A (ja) | ＳｉＣ半導体およびその製造方法 | |
| CN114032616B (zh) | 非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法 | |
| JP4120163B2 (ja) | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ | |
| CN113078205B (zh) | 基于Al-N共掺的SiC外延结构及其制备方法 | |
| Wang et al. | Homoepitaxy of Ge on ozone-treated Ge (1 0 0) substrate by ultra-high vacuum chemical vapor deposition | |
| US8729676B2 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
| JP2004363510A (ja) | 半導体基板の製造方法 | |
| CN111199882A (zh) | 一种soi作为衬底的晶圆外延制造方法 | |
| CN116525418B (zh) | 基于111晶向的硅外延片制备方法、硅外延片及半导体器件 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |