CN116798856A - SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT - Google Patents

SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT Download PDF

Info

Publication number
CN116798856A
CN116798856A CN202310785761.1A CN202310785761A CN116798856A CN 116798856 A CN116798856 A CN 116798856A CN 202310785761 A CN202310785761 A CN 202310785761A CN 116798856 A CN116798856 A CN 116798856A
Authority
CN
China
Prior art keywords
buffer layer
sic
growth
component
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310785761.1A
Other languages
English (en)
Inventor
田宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinlian Power Technology Shaoxing Co ltd
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202310785761.1A priority Critical patent/CN116798856A/zh
Publication of CN116798856A publication Critical patent/CN116798856A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请实施例涉及一种SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT，通过在SiC衬底上外延生长SiC缓冲层，在SiC缓冲层上外延生长AlxGa1‑xN缓冲层，最后在AlxGa1‑xN缓冲层上外延生长GaN层；如此，利用AlxGa1‑xN缓冲层消解SiC与GaN之间晶格不匹配，并利用SiC缓冲层掩埋衬底缺陷，为AlxGa1‑xN缓冲层的外延生长提供更好的基础，最终有利于生长出晶体质量更高的GaN层；进而有利于提高电子迁移率，改善HBT器件的性能。

Description

SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
技术领域
本申请涉及半导体技术领域，特别是涉及一种SiC基GaN外延结构的制备方法、SiC基GaN外延结构、异质结双极型晶体管的制备方法以及异质结双极型晶体管。
背景技术
近年来，随着新一代通信系统、电子电力系统及各类消费电子品的发展，对于微波和毫米波器件需求越来越大。异质结双极性晶体管(Heterojunction BipolarTransistor，HBT)在微波和毫米波领域已经展现出巨大优势。
相比于GaAs基HBT，GaN基HBT器件基于GaN所具有的禁带宽度大等材料特性，在高温、高频、大功率等领域备受青睐。GaN基HBT有效地改善了击穿电压、热导性、电子饱和速率和抗辐射能力。
然而，现有的GaN基HBT器件，受限于GaN材料的晶体质量，性能还不太令人满意。GaN材料往往是在晶格失配的材料上外延生长，位错密度较高，容易导致器件漏电。比如，以蓝宝石(AlO)作为衬底，采用异质外延技术生长GaN单晶，蓝宝石衬底与GaN之间的晶格失配约16％，生长非常困难，即使通过缓冲层来减弱晶格不匹配，位错密度仍然较高。而碳化硅(SiC)与GaN之间虽然晶格失配约6％，相比于蓝宝石衬底与GaN的晶格失配大大减小，但目前外延生长的GaN材料仍然不足以满足器件的性能需求，GaN的晶体质量仍然有待进一步提高。
发明内容
有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种SiC基GaN外延结构的制备方法、SiC基GaN外延结构、异质结双极型晶体管的制备方法以及异质结双极型晶体管。
第一方面，本申请实施例提供了一种SiC基GaN外延结构的制备方法，所述方法包括：
提供SiC衬底；
在所述SiC衬底上外延生长SiC缓冲层；
在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，其中，x为Al组分且0<x≤1；
在所述AlxGa1-xN缓冲层上外延生长GaN层。
结合本申请的第一方面，在一可选实施方式中，所述在所述SiC衬底上外延生长SiC缓冲层，包括第一生长阶段；所述第一生长阶段的生长条件包括：
提供的C源和Si源的摩尔比从第一比值降至第二比值，所述第一比值的取值范围为(2～50)：1，所述第二比值的取值范围为(0.5～5)：1；
生长压力从第一压力升高至第二压力，所述第一压力的取值范围为30mbar～100mbar，所述第二压力的取值范围为50mbar～200mbar；
生长温度从第一温度升高至第二温度，所述第一温度的取值范围为1000℃～1600℃，所述第二温度的取值范围为1400℃～1700℃。
结合本申请的第一方面，在一可选实施方式中，所述在所述SiC衬底上外延生长SiC缓冲层，还包括在所述第一生长阶段之后的第二生长阶段；所述第二生长阶段的生长条件包括：
提供的C源和Si源的摩尔比为(0.5～10)：1；
生长压力为50mbar～200mbar；
生长温度为1500℃～1700℃；
生长厚度为1μm～10μm。
结合本申请的第一方面，在一可选实施方式中，所述在所述SiC衬底上外延生长SiC缓冲层，还包括在所述第一生长阶段之前的预处理阶段；所述预处理阶段的条件包括：
在1500℃～1700℃的温度范围内进行高温烘烤；
生长压力为所述第一压力。
结合本申请的第一方面，在一可选实施方式中，所述在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，包括：
在所述SiC缓冲层上依次外延生长第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中靠近所述第二AlxGa1-xN缓冲层的部分的Al组分小于所述第二AlxGa1-xN缓冲层中的Al组分。
结合本申请的第一方面，在一可选实施方式中，所述在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，包括：
在所述SiC缓冲层上依次外延生长第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中具有Al组分与所述第二AlxGa1-xN缓冲层中的Al组分相等的部分，所述部分的电阻率低于所述第二AlxGa1-xN缓冲层的电阻率。
结合本申请的第一方面，在一可选实施方式中，在外延生长所述第二AlxGa1-xN缓冲层的过程中，提供的铝源包括乙氧基二乙基铝(DEAlO)。
结合本申请的第一方面，在一可选实施方式中，所述在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，包括：
在所述SiC缓冲层上外延生长第一AlxGa1-xN缓冲层，在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第一AlxGa1-xN缓冲层包括紧邻所述SiC缓冲层的第一子层，所述第一子层的生长条件包括：生长温度从第三温度升高至第四温度，所述第三温度的取值范围为800℃～1200℃，所述第四温度的取值范围为1000℃～1400℃；通入氢气的总流量从第一流量值降低至第二流量值，所述第一流量值是所述第二流量值的1.5～2.1倍。
第二方面，本申请实施例提供了一种SiC基GaN外延结构，包括：
SiC衬底；
在所述SiC衬底上外延生长的SiC缓冲层；
在所述SiC缓冲层上外延生长的AlxGa1-xN缓冲层，其中，x为Al组分且0<x≤1；
在所述AlxGa1-xN缓冲层上外延生长的GaN层。
结合本申请的第二方面，在一可选实施方式中，所述SiC缓冲层包括沿远离所述SiC衬底的方向依次层叠的第一SiC缓冲层和第二SiC缓冲层；其中，
所述第二SiC缓冲层的晶格缺陷少于所述第一SiC缓冲层的晶格缺陷；
所述第一SiC缓冲层的晶格缺陷沿靠近所述第二SiC缓冲层的方向减少；
所述第一SiC缓冲层的厚度为50nm～300nm，所述第二SiC缓冲层的厚度为1μm～10μm。
结合本申请的第二方面，在一可选实施方式中，所述AlxGa1-xN缓冲层包括沿远离所述SiC缓冲层的方向依次层叠的第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；其中，
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中靠近所述第二AlxGa1-xN缓冲层的部分的Al组分小于所述第二AlxGa1-xN缓冲层中的Al组分。
结合本申请的第二方面，在一可选实施方式中，所述AlxGa1-xN缓冲层包括沿远离所述SiC缓冲层的方向依次层叠的第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；其中，
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中具有Al组分与所述第二AlxGa1-xN缓冲层中的Al组分相等的部分，所述部分的电阻率低于所述第二AlxGa1-xN缓冲层的电阻率。
第三方面，本申请实施例提供了一种异质结双极型晶体管HBT的制备方法，其特征在于，所述方法包括如第一方面中任意一项所述的SiC基GaN外延结构的制备方法中的步骤，或者包括利用第二方面中任意一项所述的SiC基GaN外延结构制备HBT。
第四方面，本申请实施例提供了一种异质结双极型晶体管HBT，其特征在于，包括如第二方面中任意一项所述的SiC基GaN外延结构，或者利用第二方面中任意一项所述的SiC基GaN外延结构制备得到。
本申请实施例所提供的SiC基GaN外延结构的制备方法、SiC基GaN外延结构、HBT的制备方法及HBT，通过在SiC衬底上外延生长SiC缓冲层，在SiC缓冲层上外延生长AlxGa1-xN缓冲层，最后在AlxGa1-xN缓冲层上外延生长GaN层；如此，利用AlxGa1-xN缓冲层消解SiC与GaN之间晶格不匹配，并利用SiC缓冲层掩埋衬底缺陷，为AlxGa1-xN缓冲层的外延生长提供更好的基础，最终有利于生长出晶体质量更高的GaN层；进而有利于提高电子迁移率，改善HBT器件的性能。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的SiC基GaN外延结构的制备方法的流程示意图；
图2至图5为本申请实施例提供的SiC基GaN外延结构在制备过程中的剖面结构示意图；
图6至图8分别为本申请实施例中外延生长SiC缓冲层的过程中，C源和Si源的摩尔比、生长压力、生长温度随时间的变化曲线图；
图9至图11分别为本申请实施例中外延生长AlxGa1-xN缓冲层的过程中，Al组分、氢气的总流量、生长温度随时间的变化曲线图；
图12为本申请实施例提供的异质结双极型晶体管的剖面结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”时，其可以直接地在其它元件或层上、与之相邻，或者可以存在居间的元件或层。相反，当元件或层被称为“直接在……上”、“与……直接相邻”时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
首先，本申请实施例提供了一种SiC基GaN外延结构的制备方法，请参考图1，该方法包括：
步骤S01，提供SiC衬底；
步骤S02，在SiC衬底上外延生长SiC缓冲层；
步骤S03，在SiC缓冲层上外延生长AlxGa1-xN缓冲层，其中，x为Al组分且0<x≤1；
步骤S04，在AlxGa1-xN缓冲层上外延生长GaN层。
可以理解地，本申请实施例一方面利用AlxGa1-xN缓冲层消解SiC与GaN之间晶格不匹配；另一方面，考虑到SiC衬底本身具有很高的缺陷密度，而SiC所需的生长温度很高(远高于GaN及AlGaN材料的生长温度)，因此如果直接在SiC衬底上采用相对较低的温度外延生长AlGaN及GaN，则很难去除衬底缺陷，基于此，本申请实施例通过在SiC衬底上先外延生长SiC缓冲层以掩埋衬底缺陷，从而为AlxGa1-xN缓冲层的外延生长提供更好的基础，最终有利于生长出晶体质量更高的GaN层；进而有利于提高电子迁移率，改善HBT器件的性能。
下面，将结合图2至图5对本申请实施例提供的SiC基GaN外延结构的制备方法及其有益效果作进一步详细说明。
首先，请参考图2。执行步骤S01，提供SiC衬底100。
SiC衬底与GaN之间的晶格匹配较好，更容易生长高质量的GaN外延层；此外，SiC衬底的热导率高，有利于器件在高频、大功率下工作。
接下来，请参考图3。执行步骤S02，在SiC衬底100上外延生长SiC缓冲层110。
在实际制备中，可以将SiC衬底100放入MOCVD(Metal Organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)机台中，直接在SiC衬底100上外延生长SiC缓冲层110。其中，MOCVD机台具体例如为MOCVD G10机台。
SiC缓冲层的生长过程可以包括预处理阶段，预处理阶段的条件包括：在1500℃～1700℃的温度范围内进行高温烘烤；生长压力为第一压力，第一压力的取值范围为30mbar～100mbar。
如此，通过高温烘烤，去除掉SiC衬底100的表面杂质，降低SiC衬底100的缺陷密度。而预处理阶段可以在相对较低的压力环境下进行，为接下来的生长阶段做准备。并且，生长压力具体可以保持大致稳定不变的状态，即稳压状态。此外，可以在机台的管路里通入C源和Si源，C源和Si源的摩尔比(C/Si)例如为(2～50)：1，并且保持大致稳定不变的状态，即稳流状态；通入的C源和Si源直接从机台的尾气管流出，不经过机台的生长腔室，从而在预处理阶段进行预流。稳压预流可以起到清洁的功能。
SiC缓冲层的生长过程可以包括第一生长阶段，第一生长阶段为SiC缓冲层生长过程中的至少一部分。并且在包括预处理阶段的实施例中，第一生长阶段紧接在预处理阶段之后。在第一生长阶段，可以外延生长得到第一SiC缓冲层111。
第一生长阶段的生长条件包括：提供的C源和Si源的摩尔比(C/Si)从第一比值降至第二比值，第一比值的取值范围为(2～50)：1，第二比值的取值范围为(0.5～5)：1。如此，通过使用不同的C/Si，改变晶体的生长速率，由较高的C/Si逐渐下降至较低的C/Si，有利于将最开始产生的包含多晶、非晶和单晶在内的SiC转变为晶体质量较好的单晶SiC，降低了表面缺陷，从而掩埋了衬底的缺陷，改善了整体的外延晶体质量。
其中，提供的C源和Si源的摩尔比(C/Si)从第一比值降至第二比值，具体可以为均匀缓慢地逐渐降低。
在第一生长阶段，生长压力从第一压力升高至第二压力，第一压力的取值范围为30mbar～100mbar，第二压力的取值范围为50mbar～200mbar。
可以理解地，较低的第一压力有利于更好地形成单晶，尤其是低压且高C/Si的条件，更有利于形成所需要的4H(4氢)的SiC晶体，从而抑制或掩埋初期产生的缺陷。但是，如果长时间保持低压，会产生Si液滴，因此为了避免这一问题，本实施例设置生长压力从第一压力升高至第二压力。其中，生长压力升高具体可以为均匀缓慢地逐渐升高。
在第一生长阶段，生长温度从第一温度升高至第二温度，第一温度的取值范围为1000℃～1600℃，第二温度的取值范围为1400℃～1700℃。
需要说明的是，虽然适宜生长SiC材料的温度较高，但是考虑到在第一生长阶段之前进行了预处理，而预处理阶段进行了高温烘烤，因此这里需要用低温修复材料表面，然后再逐渐升至高温。在实际制备中，从第一温度升高至第二温度具体可以为均匀缓慢地逐渐升高。
通过第一生长阶段，在SiC衬底100的上表面上外延生长第一SiC缓冲层111，第一SiC缓冲层111的生长厚度例如为50nm～300nm。
作为一种具体示例，在SiC衬底上外延生长SiC缓冲层，还可以包括在第一生长阶段之后的第二生长阶段。通过第二生长阶段，在第一SiC缓冲层111上外延生长第二SiC缓冲层112。第二SiC缓冲层112直接形成在第一SiC缓冲层111上。
第二生长阶段可以在MOCVD G10机台内执行。执行第二生长阶段所采用的机台可以与执行第一生长阶段所采用的机台相同。
第二生长阶段的生长条件包括：提供的C源和Si源的摩尔比为(0.5～10)：1；生长压力为50mbar～200mbar；生长温度为1500℃～1700℃；生长厚度为1μm～10μm。在如上生长条件下，生长高质量的SiC缓冲层，可以有效地降低穿透位错和螺旋位错。并且，通过较厚的生长厚度，可以更好地掩埋前层缺陷，使得SiC缓冲层逐渐转化为晶体质量好的外延层。
预处理阶段、第一生长阶段、第二生长阶段的C源和Si源的摩尔比(C/Si)、生长压力、以及生长温度随时间的变化曲线可以分别参考图6至图8。
可以理解地，通过上述方法步骤，在SiC衬底100上形成了依次层叠的第一SiC缓冲层111和第二SiC缓冲层112；并且根据各生长阶段的生长条件，可以获得如下第一SiC缓冲层111和第二SiC缓冲层112：第二SiC缓冲层112的晶格缺陷少于第一SiC缓冲层111的晶格缺陷；而第一SiC缓冲层111的晶格缺陷沿靠近第二SiC缓冲层112的方向减少。
晶格缺陷的情况具体可以通过XRD(X射线衍射仪)等检测设备获得。以XRD检测为例，如果衍射图谱的半高宽越宽，则表示材料中的杂质越多、缺陷越多。
接下来，请参考图4。执行步骤S03，在SiC缓冲层110上外延生长AlxGa1-xN缓冲层120，其中，x为Al组分且0<x≤1。
具体地，沿远离SiC缓冲层110的方向，Al组分x降低。可选地，AlxGa1-xN缓冲层120中紧邻SiC缓冲层110的部分可以为AlN。
由于SiC与GaN之间存在约6％的晶格失配，因此通过外延生长AlxGa1-xN缓冲层120，并且通过Al组分的变化，可以使得缓冲层表面重结晶，从而消除穿透位错，防止穿透位错继续延伸，最终提高外延生长质量。
在实际制备中，可以从生长SiC缓冲层110的机台中将外延结构取出，并放入至另一MOCVD机台中，在SiC缓冲层110上直接外延生长AlxGa1-xN缓冲层120。外延生长SiC缓冲层110和外延生长AlxGa1-xN缓冲层120分别采用不同的机台执行，以避免生长SiC的生长源成为后续生长AlxGa1-xN的杂质，从而通过降低杂质引入来提高外延生长的晶体质量。此外，外延生长SiC缓冲层110和外延生长AlxGa1-xN缓冲层120分别采用不同种类的机台执行，具体地，外延生长SiC缓冲层110例如为MOCVD G10机台，而外延生长AlxGa1-xN缓冲层120例如为MOCVD G5机台，以更好地提供相应的生长条件。
作为一具体示例，在SiC缓冲层110上外延生长AlxGa1-xN缓冲层120，包括：在SiC缓冲层110上外延生长第一AlxGa1-xN缓冲层121，在第一AlxGa1-xN缓冲层121中，Al组分x沿远离SiC缓冲层110的方向降低。
请参考图4虚线框内的结构图，第一AlxGa1-xN缓冲层121包括紧邻SiC缓冲层110的第一子层1211，第一子层1211的生长条件包括：生长温度从第三温度升高至第四温度，第三温度的取值范围为800℃～1200℃，第四温度的取值范围为1000℃～1400℃；通入氢气的总流量(H2 total flow)从第一流量值降低至第二流量值，第一流量值是第二流量值的1.5～2.1倍。
可以理解地，在刚开始生长AlxGa1-xN材料时，会存在预反应；而本实施例通过设置相对较低的第三温度和相对较高的氢气总流量，即低温高H条件，可以快速地将预反应的成核摧掉，降低预反应的发生。
可选地，第一子层1211的厚度可以为第一AlxGa1-xN缓冲层121总厚度的1/3。
接下来，还可以在第一子层1211上形成第一AlxGa1-xN缓冲层121的第二子层1212。第二子层1212的生长条件包括：生长温度保持第四温度；通入氢气的总流量(H2 totalflow)恒定保持在第二流量值。
在第一子层1211和第二子层1212的生长过程中，Al组分逐渐降低，使得AlxGa1-xN中的Al组分x从x1降低至x2；其中，x2的范围为0<x<0.8，并且具体例如为0.2。而x1，如前所述，AlxGa1-xN缓冲层120中紧邻SiC缓冲层110的部分可以为AlN，即x1可以为1；此外，x1显然也可以为0.2～1范围内的其它值。
接下来，还可以在第二子层1212上形成第一AlxGa1-xN缓冲层121的第三子层1213。第三子层1213的生长条件包括：生长温度保持第四温度；通入氢气的总流量(H2 totalflow)恒定保持在第二流量值；此外，Al组分x保持x2。
如此，第三子层1213的生长阶段作为一个稳定的阶段，可以在稳定的条件下生长一定厚度的AlxGa1-xN材料。
第二子层1212和第三子层1213的厚度也可以分别为第一AlxGa1-xN缓冲层121总厚度的1/3。
第一AlxGa1-xN缓冲层121的总厚度可以为50nm～100nm。
此外，在第一子层1211、第二子层1212和第三子层1213的生长过程中，生长压力约为100mbar～600mbar。
作为一具体示例，在SiC缓冲层110上外延生长AlxGa1-xN缓冲层120，还包括：在第一AlxGa1-xN缓冲层121上外延生长第二AlxGa1-xN缓冲层122。换言之，在SiC缓冲层110上外延生长AlxGa1-xN缓冲层120，包括：在SiC缓冲层110上依次外延生长第一AlxGa1-xN缓冲层121和第二AlxGa1-xN缓冲层122。
第二AlxGa1-xN缓冲层122具有固定的Al组分x，x例如具体等于x3。
第一AlxGa1-xN缓冲层中靠近第二AlxGa1-xN缓冲层的部分的Al组分小于第二AlxGa1-xN缓冲层中的Al组分；也即，x2＜x3。其中，x3的范围为0<x<0.5，并且具体例如为0.3。
可以理解地，x3为设计所需的AlxGa1-xN缓冲层最终的Al组分，即靠近接下来要外延生长的GaN层的一侧的Al组分；而考虑到高Al组分降低至低Al组分会产生应力，需要有一个应力释放的过程，因此本实施例通过先将Al组分降至x2，x2低于设计所需的Al组分，然后由x2突变到x3，让应力能够很好地在界面处被释放掉，从而避免晶格不匹配造成的扭曲。
外延生长第二AlxGa1-xN缓冲层122可以继续在MOCVD G5机台内执行。
第二AlxGa1-xN缓冲层122的生长条件包括：生长温度为800℃～1400℃；生长压力为100mbar～600mbar；生长厚度为50nm～100nm。
进一步可选地，第一AlxGa1-xN缓冲层121中具有Al组分与第二AlxGa1-xN缓冲层122中的Al组分相等的部分，该部分的电阻率低于第二AlxGa1-xN缓冲层122的电阻率。可以理解地，AlxGa1-xN中的Al组分x的高低影响着材料的电阻率，一般而言，Al组分越高，电阻率越高，材料的绝缘性越好。而本实施例，在相同Al组分的情况下，进一步提高了第二AlxGa1-xN缓冲层122的电阻率。
第二AlxGa1-xN缓冲层122也可以称为AlxGa1-xN绝缘层。通过提高第二AlxGa1-xN缓冲层122的绝缘性，可以更好地限制电子的泄漏，从而降低漏电，尤其降低集电极电子泄漏。
作为一具体示例，在外延生长第二AlxGa1-xN缓冲层122的过程中，提供的铝源包括乙氧基二乙基铝(Diethylaluminum ethoxide，DEAlO)。DEAlO是一种高氧铝源，通过使用DEAlO，调整了背景doping(掺杂物)，引入了高浓度氧，从而替换背景中的Si与C等相关杂质，从而提高了第二AlxGa1-xN缓冲层122材料的阻值。如此，既在AlxGa1-xN缓冲层120的形成过程中降低Al组分，更好地匹配后续即将外延生长的GaN层，又能够保持高阻值，降低器件的漏电风险。
第一AlxGa1-xN缓冲层121的生长阶段、第二AlxGa1-xN缓冲层122的生长阶段的Al组分、氢气的总流量、生长温度随时间的变化曲线可以分别参考图9至图11。
接下来，请参考图5。执行步骤S04，在AlxGa1-xN缓冲层120上外延生长GaN层130。
由于SiC缓冲层110和AlxGa1-xN缓冲层120具有较好的晶体质量，因此可以更好地生长出GaN层130。
在此基础上，本申请实施例还提供了一种SiC基GaN外延结构，请继续参考图5，该外延结构包括：SiC衬底100；在SiC衬底100上外延生长的SiC缓冲层110；在SiC缓冲层110上外延生长的AlxGa1-xN缓冲层120，其中，x为Al组分且0<x≤1；在AlxGa1-xN缓冲层120上外延生长的GaN层130。
作为一可选的具体实施例，SiC缓冲层110包括沿远离SiC衬底100的方向依次层叠的第一SiC缓冲层111和第二SiC缓冲层112；其中，第二SiC缓冲层112的晶格缺陷少于第一SiC缓冲层111的晶格缺陷；第一SiC缓冲层111的晶格缺陷沿靠近第二SiC缓冲层112的方向减少；第一SiC缓冲层111的厚度为50nm～300nm，第二SiC缓冲层112的厚度为1μm～10μm。
作为一可选的具体实施例，AlxGa1-xN缓冲层120包括沿远离SiC缓冲层110的方向依次层叠的第一AlxGa1-xN缓冲层121和第二AlxGa1-xN缓冲层122；其中，在第一AlxGa1-xN缓冲层121中，Al组分x沿远离SiC缓冲层110的方向降低；第二AlxGa1-xN缓冲层122具有固定的Al组分x，且第一AlxGa1-xN缓冲层121中靠近第二AlxGa1-xN缓冲层122的部分的Al组分小于第二AlxGa1-xN缓冲层122中的Al组分。
作为一可选的具体实施例，第一AlxGa1-xN缓冲层121中具有Al组分与第二AlxGa1-xN缓冲层122中的Al组分相等的部分，该部分的电阻率低于第二AlxGa1-xN缓冲层122的电阻率。
在此基础上，本申请实施例还提供了一种异质结双极型晶体管的制备方法，该方法包括上述实施例中SiC基GaN外延结构的制备方法中的步骤，或者包括利用上述实施例中SiC基GaN外延结构制备异质结双极型晶体管。
具体地，请参考图12。异质结双极型晶体管的制备方法还可以包括：在GaN层130上外延生长高掺GaN层140；在高掺GaN层140上外延生长低掺GaN层150；在低掺GaN层150上外延生长P型GaN层160；在P型GaN层160上外延生长N型GaN层170；在N型GaN层170上外延生长高掺GaN层180。其中，GaN层130也可以称为GaN缓冲层。
在外延生长的步骤之后还可以包括形成电极等器件结构的步骤，这些步骤具体可以按照本领域常用的方法执行，这里不展开详述。
在此基础上，本申请实施例还提供了一种异质结双极型晶体管，请继续参考图12。该异质结双极型晶体管可以包括如上述实施例中的SiC基GaN外延结构，或者利用上述实施例中的SiC基GaN外延结构制备得到。
需要说明的是，本申请提供的SiC基GaN外延结构的实施例、异质结双极型晶体管的制备方法实施例、异质结双极型晶体管的实施例与SiC基GaN外延结构的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
应当理解，以上实施例均为示例性的，不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下，还可以在以上实施例的基础上做出各种变形和改变。同样的，也可以对以上实施例的各个技术特征进行任意组合，以形成可能没有被明确描述的本申请的另外的实施例。因此，上述实施例仅表达了本申请的几种实施方式，不对本申请专利的保护范围进行限制。

Claims (14)

1.一种SiC基GaN外延结构的制备方法，其特征在于，所述方法包括：
提供SiC衬底；
在所述SiC衬底上外延生长SiC缓冲层；
在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，其中，x为Al组分且0<x≤1；
在所述AlxGa1-xN缓冲层上外延生长GaN层。
2.根据权利要求1所述的SiC基GaN外延结构的制备方法，其特征在于，所述在所述SiC衬底上外延生长SiC缓冲层，包括第一生长阶段；所述第一生长阶段的生长条件包括：
提供的C源和Si源的摩尔比从第一比值降至第二比值，所述第一比值的取值范围为(2～50)：1，所述第二比值的取值范围为(0.5～5)：1；
生长压力从第一压力升高至第二压力，所述第一压力的取值范围为30mbar～100mbar，所述第二压力的取值范围为50mbar～200mbar；
生长温度从第一温度升高至第二温度，所述第一温度的取值范围为1000℃～1600℃，所述第二温度的取值范围为1400℃～1700℃。
3.根据权利要求2所述的SiC基GaN外延结构的制备方法，其特征在于，所述在所述SiC衬底上外延生长SiC缓冲层，还包括在所述第一生长阶段之后的第二生长阶段；所述第二生长阶段的生长条件包括：
提供的C源和Si源的摩尔比为(0.5～10)：1；
生长压力为50mbar～200mbar；
生长温度为1500℃～1700℃；
生长厚度为1μm～10μm。
4.根据权利要求2或3所述的SiC基GaN外延结构的制备方法，其特征在于，所述在所述SiC衬底上外延生长SiC缓冲层，还包括在所述第一生长阶段之前的预处理阶段；所述预处理阶段的条件包括：
在1500℃～1700℃的温度范围内进行高温烘烤；
生长压力为所述第一压力。
5.根据权利要求1所述的SiC基GaN外延结构的制备方法，其特征在于，所述在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，包括：
在所述SiC缓冲层上依次外延生长第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中靠近所述第二AlxGa1-xN缓冲层的部分的Al组分小于所述第二AlxGa1-xN缓冲层中的Al组分。
6.根据权利要求1所述的SiC基GaN外延结构的制备方法，其特征在于，所述在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，包括：
在所述SiC缓冲层上依次外延生长第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中具有Al组分与所述第二AlxGa1-xN缓冲层中的Al组分相等的部分，所述部分的电阻率低于所述第二AlxGa1-xN缓冲层的电阻率。
7.根据权利要求6所述的SiC基GaN外延结构的制备方法，其特征在于，在外延生长所述第二AlxGa1-xN缓冲层的过程中，提供的铝源包括乙氧基二乙基铝(DEAlO)。
8.根据权利要求1所述的SiC基GaN外延结构的制备方法，其特征在于，所述在所述SiC缓冲层上外延生长AlxGa1-xN缓冲层，包括：
在所述SiC缓冲层上外延生长第一AlxGa1-xN缓冲层，在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第一AlxGa1-xN缓冲层包括紧邻所述SiC缓冲层的第一子层，所述第一子层的生长条件包括：生长温度从第三温度升高至第四温度，所述第三温度的取值范围为800℃～1200℃，所述第四温度的取值范围为1000℃～1400℃；通入氢气的总流量从第一流量值降低至第二流量值，所述第一流量值是所述第二流量值的1.5～2.1倍。
9.一种SiC基GaN外延结构，其特征在于，包括：
SiC衬底；
在所述SiC衬底上外延生长的SiC缓冲层；
在所述SiC缓冲层上外延生长的AlxGa1-xN缓冲层，其中，x为Al组分且0<x≤1；
在所述AlxGa1-xN缓冲层上外延生长的GaN层。
10.根据权利要求9所述的SiC基GaN外延结构，其特征在于，所述SiC缓冲层包括沿远离所述SiC衬底的方向依次层叠的第一SiC缓冲层和第二SiC缓冲层；其中，
所述第二SiC缓冲层的晶格缺陷少于所述第一SiC缓冲层的晶格缺陷；
所述第一SiC缓冲层的晶格缺陷沿靠近所述第二SiC缓冲层的方向减少；
所述第一SiC缓冲层的厚度为50nm～300nm，所述第二SiC缓冲层的厚度为1μm～10μm。
11.根据权利要求9所述的SiC基GaN外延结构，其特征在于，所述AlxGa1-xN缓冲层包括沿远离所述SiC缓冲层的方向依次层叠的第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；其中，
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中靠近所述第二AlxGa1-xN缓冲层的部分的Al组分小于所述第二AlxGa1-xN缓冲层中的Al组分。
12.根据权利要求9所述的SiC基GaN外延结构，其特征在于，所述AlxGa1-xN缓冲层包括沿远离所述SiC缓冲层的方向依次层叠的第一AlxGa1-xN缓冲层和第二AlxGa1-xN缓冲层；其中，
在所述第一AlxGa1-xN缓冲层中，Al组分x沿远离所述SiC缓冲层的方向降低；
所述第二AlxGa1-xN缓冲层具有固定的Al组分x，且所述第一AlxGa1-xN缓冲层中具有Al组分与所述第二AlxGa1-xN缓冲层中的Al组分相等的部分，所述部分的电阻率低于所述第二AlxGa1-xN缓冲层的电阻率。
13.一种异质结双极型晶体管HBT的制备方法，其特征在于，所述方法包括如权利要求1至8中任意一项所述的SiC基GaN外延结构的制备方法中的步骤，或者包括利用权利要求9至12中任意一项所述的SiC基GaN外延结构制备HBT。
14.一种异质结双极型晶体管HBT，其特征在于，包括如权利要求9至12中任意一项所述的SiC基GaN外延结构，或者利用权利要求9至12中任意一项所述的SiC基GaN外延结构制备得到。
CN202310785761.1A 2023-06-29 2023-06-29 SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT Pending CN116798856A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310785761.1A CN116798856A (zh) 2023-06-29 2023-06-29 SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310785761.1A CN116798856A (zh) 2023-06-29 2023-06-29 SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT

Publications (1)

Publication Number Publication Date
CN116798856A true CN116798856A (zh) 2023-09-22

Family

ID=88034530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310785761.1A Pending CN116798856A (zh) 2023-06-29 2023-06-29 SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT

Country Status (1)

Country Link
CN (1) CN116798856A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN104137226A (zh) * 2012-02-03 2014-11-05 创世舫电子有限公司 适用于具有异质衬底的iii族氮化物器件的缓冲层结构
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
US20200266292A1 (en) * 2019-02-19 2020-08-20 AZ Power, Inc Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
CN111739791A (zh) * 2020-08-25 2020-10-02 中电化合物半导体有限公司 一种氮化镓材料的外延结构及制备方法
CN112687527A (zh) * 2020-12-31 2021-04-20 华南理工大学 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
CN115117165A (zh) * 2021-03-19 2022-09-27 苏州能讯高能半导体有限公司 外延结构、外延结构的制备方法和半导体器件
CN115787092A (zh) * 2022-12-09 2023-03-14 宁波合盛新材料有限公司 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226412A1 (en) * 2005-04-11 2006-10-12 Saxler Adam W Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
CN104137226A (zh) * 2012-02-03 2014-11-05 创世舫电子有限公司 适用于具有异质衬底的iii族氮化物器件的缓冲层结构
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
US20200266292A1 (en) * 2019-02-19 2020-08-20 AZ Power, Inc Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
CN111739791A (zh) * 2020-08-25 2020-10-02 中电化合物半导体有限公司 一种氮化镓材料的外延结构及制备方法
CN112687527A (zh) * 2020-12-31 2021-04-20 华南理工大学 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
CN115117165A (zh) * 2021-03-19 2022-09-27 苏州能讯高能半导体有限公司 外延结构、外延结构的制备方法和半导体器件
CN115787092A (zh) * 2022-12-09 2023-03-14 宁波合盛新材料有限公司 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用

Similar Documents

Publication Publication Date Title
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
JP2009507362A (ja) ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法
JP2012142629A (ja) 炭化シリコン基板上のｉｉｉ族窒化物エピタキシャル層
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
CN110429128B (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN104465720A (zh) 一种半导体外延结构及其生长方法
WO2020137501A1 (ja) 化合物半導体基板
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN115565876A (zh) 基于硅衬底的氮化物外延结构及其制作方法和半导体器件
WO2023167709A2 (en) Semiconductor heterostructures with scandium iii-nitride layer
CN111009579A (zh) 半导体异质结构及半导体器件
CN116798856A (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
KR20160044676A (ko) 탄화규소 기판의 제조방법
CN117954489B (zh) 氮化镓基高电子迁移率晶体管外延片及其制备方法、hemt
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
TWI838439B (zh) 化合物半導體基板
JP7388422B2 (ja) 窒化物半導体基板の製造方法
JP7487726B2 (ja) 窒化物半導体基板及びその製造方法
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
WO2022177503A1 (en) Semiconductor apparatus and method for fabricating thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231128

Address after: Room 203-18, Building 1, No. 1433 Renmin East Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province, 312000

Applicant after: Xinlian Power Technology (Shaoxing) Co.,Ltd.

Address before: 312035 No. 518, Linjiang Road, Gaobu street, Yuecheng District, Shaoxing City, Zhejiang Province

Applicant before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

TA01 Transfer of patent application right