CN113539786B - 硅基氮化镓外延结构及其制备方法 - Google Patents

硅基氮化镓外延结构及其制备方法 Download PDF

Info

Publication number
CN113539786B
CN113539786B CN202010309521.0A CN202010309521A CN113539786B CN 113539786 B CN113539786 B CN 113539786B CN 202010309521 A CN202010309521 A CN 202010309521A CN 113539786 B CN113539786 B CN 113539786B
Authority
CN
China
Prior art keywords
gan
ultrathin
silicon
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010309521.0A
Other languages
English (en)
Other versions
CN113539786A (zh
Inventor
孙钱
刘建勋
孙秀建
詹晓宁
高宏伟
黄应南
杨辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202010309521.0A priority Critical patent/CN113539786B/zh
Publication of CN113539786A publication Critical patent/CN113539786A/zh
Application granted granted Critical
Publication of CN113539786B publication Critical patent/CN113539786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明公开了一种硅基氮化镓材料外延结构及其制备方法。所述硅基氮化镓外延结构的制备方法包括：在硅衬底上生长AlN成核层；在所述AlN成核层上生长准二维GaN超薄浸润岛；使所述准二维GaN超薄浸润岛在很小的厚度范围内合并，形成GaN超薄过渡层；以及，在所述GaN超薄过渡层上继续生长高质量GaN膜。本发明以上实施例提供的硅基氮化镓外延结构及其制备方法可以在不生长AlGaN三元合金缓冲层的基础上，实现硅衬底AlN成核层上连续、无间隔、高质量的GaN厚层薄膜的外延生长，从而兼顾实际器件对散热、外延片翘曲、电流垂直输运等的要求，还可以显著提高生产效率，大幅降低器件生产成本。

Description

硅基氮化镓外延结构及其制备方法
技术领域
本发明涉及一种半导体制备工艺，特别涉及一种硅基氮化镓外延结构及其制备方法，属于半导体技术领域。
背景技术
随着全球能源消耗的快速增长，人们对高性能、高效率半导体器件的需求愈加迫切。以氮化镓(GaN)为代表的III族氮化物半导体材料具有直接宽带隙、临界击穿场强高、电子饱和漂移速度快，热导率高和抗辐照能力强等优异特性，在固态照明、可见光通信、紫外杀菌消毒、电力电子、微波射频等方面具有重要应用价值，迅速成为全球半导体材料的研究热点。
目前GaN基半导体材料常采用异质外延的方法生长在蓝宝石、碳化硅、硅衬底上。蓝宝石衬底由于热导率低，对器件的散热和可靠性造成较大影响，因此并不适合制作高温、高频、大功率器件。碳化硅衬底价格昂贵，且晶圆尺寸与产能受限(目前最大约8英寸)，显著增加了GaN基半导体器件的制作成本。相比之下，硅衬底作为目前最成熟的半导体材料，具有晶圆尺寸大(＞12英寸)、价格低、晶体质量好、导热能力好、易切割等显著优势，且与Si工艺线兼容，可大幅降低GaN器件的制造成本。
然而，硅衬底与GaN之间存在较大的晶格失配和热膨胀系数失配，常常导致硅衬底上外延生长的GaN材料穿透位错密度高、张应力大、容易产生裂纹。为解决该问题，常用的方法是采用基于预应力思想的“握手缓冲层”，即在硅衬底上首先生长晶格常数较小的AlN成核层，然后通过组分渐变AlGaN缓冲层、AlN插入层、AlN/Ga(Al)N超晶格缓冲层等方式(参阅图1a’-图1c’)，逐步过渡到晶格常数较大的GaN，利用AlN与Ga(Al)N之间的正晶格失配，在高温生长过程中建立适量的压应力，以抵消降温时因热膨胀系数差异而引起的张应力，抑制裂纹的产生。同时，缓冲层建立起来的压应力还促使材料中的穿透位错倾斜、拐弯、乃至相互湮灭，降低GaN外延层中的穿透位错密度，为后续外延生长氮化物半导体器件提供了良好基础。
然而，图1a’、图1c’所示的两种硅基GaN外延结构面临以下问题：1)AlGaN三元合金存在严重的声子合金散射，其热导率较AlN和GaN二元合金显著增加，尤其不利于大功率器件散热。这些热量若不及时散出去，会显著提升器件内部温度，影响器件的稳定性、可靠性及输出功率。2)建立的压应力往往显著超出补偿热失配等所需的压应力大小，导致外延片残余应力大、翘曲大，对后续器件制备过程中的光刻等工艺十分不利。3)外延结构相对复杂，AlGaN生长速率(＜1μm/h)较慢，耗时长、生产效率低，导致器件成本增加。
图1b’所示方法可以较好地规避AlGaN三元合金缓冲层，采用在GaN中周期性插入中低温AlN插入层的方法，来分段式积累压应力，从而补偿降温过程中GaN与硅衬底之间的热失配张应力，生长无裂纹较厚的GaN外延层。但是这种方法存在的问题是：l)AlN与GaN之间2.4％的晶格失配使得GaN超出临界厚度之后很容易发生应变弛豫，产生新的位错，导致最终的GaN外延层穿透位错密度较高。2)AlN插入层带隙很宽(6.2eV)，导电性很差，影响器件工作电流的垂直输运，尤其对垂直型器件(电流垂直传输)十分不利。3)中低温AlN插入层与GaN的界面常常存在较多的杂质沾污等缺陷，容易引起漏电等问题。
总之，现有的硅基氮化镓外延结构一般存在如下的一种或多种问题：AlGaN三元合金散热差、性能与可靠性受限，外延片翘曲大、芯片良率低，生产效率低、器件成本高，等等。因此，寻找一种新的硅基氮化镓外延结构和技术路线至关重要。
发明内容
本发明的主要目的在于提供一种硅基氮化镓外延结构及其制备方法，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种硅基氮化镓外延结构的制备方法，其包括：
在硅衬底上生长AlN成核层；
在所述AlN成核层上生长准二维GaN超薄浸润岛，所述准二维GaN超薄浸润岛的长度及宽度远大于厚度，且所述准二维GaN超薄浸润岛的厚度为0.1～200nm；
使所述准二维GaN超薄浸润岛在1～300nm的厚度范围内合并，形成GaN超薄过渡层；以及
在所述GaN超薄过渡层上继续生长GaN膜。
本发明实施例还提供了由前述的任一种方法制备的硅基氮化镓外延结构。
本发明实施例还提供了一种硅基氮化镓外延结构，其包括依次在硅衬底上生长形成的AlN成核层、GaN超薄过渡层和GaN膜；其中所述GaN超薄过渡层是由准二维GaN超薄浸润岛在1～300nm的厚度范围内合并形成，所述准二维GaN超薄浸润岛的长度及宽度远大于厚度，且所述准二维GaN超薄浸润岛的厚度为0.1～200nm。
本发明实施例还提供了一种半导体外延结构的制备方法，其包括：
于硅衬底上生长形成AlN成核层；
于所述AlN成核层上生长形成准二维超薄浸润岛，所述准二维超薄浸润岛的长度及宽度远大于厚度，且所述准二维超薄浸润岛的厚度为0.1～200nm；
使所述准二维超薄浸润岛在1～300nm的厚度范围内合并，形成超薄过渡层；以及
在所述超薄过渡层上继续生长半导体膜；
其中，所述超薄过渡层、半导体膜的材质包括GaN、InN、AlN或BN等，且不限于此。
在本发明以上的实施例中，用于生长半导体材料的方法包括但不仅限于金属有机物化学气相沉积MOCVD，还可以为分子束外延MBE、氢化物气相外延HVPE等。
较之现有技术，本发明以上实施例提供的硅基氮化镓外延结构及其制备方法，可以在不生长AlGaN三元合金缓冲层的基础上(规避声子合金散射对散热的影响)，实现硅衬底AlN成核层上连续、无间隔(无AlN插入层)的GaN厚层薄膜的外延生长，从而兼顾实际器件对散热、外延片翘曲、电流垂直输运等的要求，还可以大幅降低器件生产成本。
附图说明
图1a’是现有的一种硅基GaN外延结构示意图，其中采用Al组分渐变的AlGaN缓冲层。
图1b’是现有的一种硅基GaN外延结构示意图，其中采用AlN插入层。
图1c’是现有的一种硅基GaN外延结构示意图，其中采用AlN/AlGaN超晶格缓冲层。
图1所示为本发明一典型实施例中提供的一种硅基GaN外延结构示意图。
图2.1所示为一典型实施例中在硅衬底上生长AlN成核层的结构示意图。
图2.2所示为一典型实施例中在AlN成核层上生长完准二维GaN超薄浸润岛的结构示意图。
图2.3所示为一典型实施例中利用超薄浸润岛合并形成GaN超薄过渡层的结构示意图。
图2.4所示为一典型实施例中在GaN超薄过渡层上生长高质量GaN层的结构示意图。
图2.5所示为实施例二中在高质量GaN层上生长GaN沟道层的结构示意图。
图2.6所示为实施例二中在GaN沟道层上依次生长AlN插入层、AlGaN势垒层、GaN帽层的结构示意图。
图3所示为实施例一所制备的无裂纹2μm厚的硅基氮化镓薄膜的截面STEM图像。
图4a-图4c分别是现有的三种硅基GaN外延结构的截面STEM图像，其中分别采用Al组分渐变的AlGaN缓冲层、AlN插入层、AlN/AlGaN超晶格缓冲层。
附图标记说明：10为硅衬底，11为AlN成核层，12为GaN超薄过渡层，13为高质量GaN层；20为硅衬底，21为AlN成核层，22为准二维GaN超薄浸润岛，23为GaN超薄过渡层，24为高质量GaN层，25为GaN沟道层，26为AlN插入层，27为AlGaN势垒层，28为GaN帽层。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例的一个方面提供的一种硅基氮化镓外延结构的制备方法包括：
在硅衬底上生长AlN成核层；
在所述AlN成核层上生长准二维GaN超薄浸润岛，所述准二维GaN超薄浸润岛的长度及宽度远大于厚度，且所述准二维GaN超薄浸润岛的厚度为0.1～200nm；
使所述准二维GaN超薄浸润岛在1～300nm的厚度范围内合并，形成GaN超薄过渡层；以及
在所述GaN超薄过渡层上继续生长GaN膜。
在一些实施方式中，所述的制备方法具体包括：在硅衬底上生长厚度为10～1000nm的AlN成核层，优选地，所述AlN成核层厚度为100～400nm。
在一些实施方式中，所述的制备方法具体包括：控制温度为900～1100℃、V/III比为2000～50000、压力为10～200mbar、生长速率为0～1.0μm/h，从而在所述AlN成核层上生长形成所述准二维GaN超薄浸润岛。
在一些实施方式中，所述的制备方法具体包括：控制温度为900～1100℃、压力为10～500mbar、V/III比为1000～50000，使所述准二维GaN超薄浸润岛合并，从而形成所述GaN超薄过渡层。
本发明实施例的另一个方面提供了由前述的任一种方法制备的硅基氮化镓外延结构。
本发明实施例的另一个方面还提供了一种硅基氮化镓外延结构，其包括依次在硅衬底上生长形成的AlN成核层、GaN超薄过渡层和GaN膜；其中所述GaN超薄过渡层是由准二维GaN超薄浸润岛在1～300nm的厚度范围内合并形成，所述准二维GaN超薄浸润岛的长度及宽度远大于厚度，且所述准二维GaN超薄浸润岛的厚度为0.1～200nm。
进一步的，在本发明的以上实施例中，所述AlN成核层的厚度为10～1000nm的AlN成核层，优选为100～400nm。
进一步的，在本发明的以上实施例中，所述GaN超薄过渡层的厚度优选为1～500nm。
进一步的，在本发明的以上实施例中，所述GaN薄膜的厚度为0.1μm以上，优选为2μm以上，例如可以是0.1μm～5μm。
进一步的，在本发明的以上实施例中，所述硅衬底可以为硅(111)、硅(110)、硅(100)衬底等，优选为硅(111)衬底。
进一步的，在本发明的以上实施例中，所述硅衬底的电阻率为0～1MΩ·cm。
进一步的，在本发明的以上实施例中，所述硅衬底可以为平片硅衬底，图形化硅衬底，绝缘体上硅(SOI)，与金刚石等材料结合形成的复合硅衬底等，且不限于此。
进一步的，在本发明的以上实施例中，所述硅衬底上的AlN成核层可以为平面结构，图形化结构，纳米线结构等，且不限于此。
进一步的，本发明以上实施例的硅基氮化镓外延结构的制备方法还适用于InN、AlN、BN等材料体系。
相应的，本发明实施例的另一个方面还提供了一种半导体外延结构的制备方法，其包括：
于硅衬底上生长形成AlN成核层；
于所述AlN成核层上生长形成准二维超薄浸润岛，所述准二维超薄浸润岛的长度及宽度远大于厚度，且所述准二维超薄浸润岛的厚度为0.1～200nm；
使所述准二维超薄浸润岛在1～300nm的厚度范围内合并，形成超薄过渡层；以及
在所述超薄过渡层上继续生长半导体膜。
其中，所述准二维的超薄浸润岛还可以为InN、AlN、BN等材料，所述半导体膜还可以为InN、AlN、BN等外延层，但均不限于此。
请参阅图1所示是本发明一典型实施案例中的一种硅基氮化镓材料外延结构，其包括：
硅衬底10；
AlN成核层11，该AlN成核层生长在硅衬底上，厚度为10～1000nm；
GaN超薄过渡层12，该层生长在AlN成核层上，厚度为1～500nm；
高质量GaN层13，该GaN缓冲层生长在AlN成核层上，厚度为0.1～5μm。
该典型实施案例中硅基氮化镓材料外延结构的一种制备方法包括：
(1)选择硅衬底，优选地，硅(111)衬底。
(2)通过MOCVD等方法在硅衬底上生长一层AlN成核层，优选地，厚度为100～400nm，如图2.1所示。
(3)在该AlN成核层上生长准二维GaN超薄浸润岛，通过高温(900～1100℃)、高V/III比(2000～50000)、低压(10～200mbar)、低生长速率(0～1.0μm/h)等生长条件，实现浸润岛的扁平化生长，厚度为0.1～200nm，如图2.2所示。
(4)通过控制温度(900～1100℃)、压力(10～500mbar)、V/III比(1000～50000)等生长条件，控制准二维GaN超薄浸润岛在很薄的厚度(1～300nm)内合并，形成GaN超薄过渡层，厚度为1～500nm，如图2.3所示。
(5)在GaN超薄过渡层上，生长连续、无插入层的高质量GaN薄膜，如图2.4所示。
本发明以上实施例可以在Si基AlN成核层上直接外延生长连续、无间隔的厚层GaN薄膜，并达到器件级材料品质，不但可以规避三元乃至四元氮化物合金缓冲层散热差的问题，有利于显著提高器件的散热能力，特别适用于大功率的氮化物半导体器件，而且可以有效抑制外延层龟裂、改善晶体质量，同时改善翘曲，提高工业生产效率，大幅降低器件成本。
具体而言，考虑到GaN与AlN之间存在2.4％的正晶格失配，理论上在Si基AlN成核层上直接外延生长GaN时可以产生巨大的压应力σc，但是传统方法却很难获得无裂纹的、较厚(＞1μm)的GaN外延层。主要原因是：1)界面巨大的压应变常常导致GaN表现出三维岛状成核(表面粗糙)。根据晶体生长理论，相邻的三维成核岛在合并(晶界闭合)的过程中，两个自由表面结合形成晶粒问界，表面能下降，减少的表面能转化为弹性应变能，在晶粒界面处产生很大的张应力σT1。2)在晶格失配压应力的作用下，穿透位错发生倾斜、拐弯，在晶面内留下刃型失配位错分量，从而弛豫一部分压应力σT2。3)当GaN外延厚度达到临界厚度时，会产生失配位错，弛豫一部分压应力σT3。以上三种原因导致积累下来的压应力σ＝σc-(σT1+σT2+σT3)很难抵消降温过程中硅衬底与GaN热失配产生的张应力σT0(与厚度正相关)，即σ＜σT0。因此，硅基GaN外延层通常很难长厚。
本发明以上实施例提供的方法通过在Si基AlN成核层上生长准二维的(扁平)超薄浸润岛，显著减小岛的侧面积，并通过调控超薄浸润岛的密度和尺寸来控制其在很薄的厚度内合并，从而极大减小岛合并过程中产生的张应力σT1，提高GaN/AlN的压应力σ＝σc-(σT1+σT2+σT3)积累。积累的压应力可以有效抵消因热失配引起的张应力，抑制裂纹的产生，从而实现无裂纹Si基AlN薄膜上GaN厚层(≥2μm)材料的外延生长，满足实际器件需求；此外，压应力可以促进位错的倾斜、拐弯、甚至相互作用而湮灭，更厚的GaN材料也进一步增强了穿透位错的相互作用几率，从而在Si基AlN成核层上实现器件级的高质量GaN薄膜。
进一步的，本发明以上实施例利用“硅衬底-AlN成核层-GaN外延层”结构还可降低硅基氮化镓外延片翘曲的技术，其机理在于：GaN/AlN外延结构只有GaN/AlN异质结界面的单一压应力来源，而没有AlN/AlGaN过渡层提供压应力积累，在同样的压应力消耗(σT1+σT2+σT3)情况下，外延片的残余应力(σ-σT0)更小、翘曲更低，更加有利于器件加工，器件成品率更高。
此外，本发明以上实施例提供的硅基氮化镓外延结构与现有硅基氮化镓外延结构相比，不含AlGaN缓冲层、AlN插入层等，外延结构简单，可大幅缩短外延生长时间，提高工业生产效率，从而大幅降低器件成本。
以下将结合若干实施例对本发明的技术方案作进一步的解释说明。
对照例：无准二维GaN超薄浸润岛情况下，在硅基AlN成核层上直接外延生长氮化镓薄膜
S1：选择2英寸的硅(111)衬底，利用金属有机物化学气相沉积(MOCVD)设备，在高温1050℃、H2气氛下热处理5分钟，去除表面氧化层。
S2：预铺Al。将生长温度降低到1020℃，纯H2条件下，通入Al源，在衬底表面铺一层Al，防止NH3与衬底接触。
S3：生长AlN成核层。铺Al完成后，在1020℃、V/III为200、反应室压力60mbar的生长条件下，生长300nm AlN成核层。
S4：反应室压力增加至250mbar，温度升高至1040℃，生长速率3μm/h，分别生长600nm和1μm两种厚度的GaN层。
显微镜观察表明，600nm厚的硅基GaN外延片边缘裂纹超过1em，XRD测试表明该硅基GaN薄膜的(002)、(102)半高宽分别为800、900arcsec；1μm厚的硅基GaN外延片表面已经完全龟裂。这表明，在硅基AlN成核层上采用传统方法直接生长GaN薄膜，穿透位错密度高、张应力大、容易裂，很难生长1μm及以上厚度的高质量GaN薄膜，无法满足实际器件需求。
实施例一：采用高阻硅衬底制备无AlGaN缓冲层的硅基氮化镓高质量外延薄膜
S1：选择电阻率＞5kΩ·cm的高阻硅(111)衬底。利用金属有机物化学气相沉积(MOCVD)设备，在高温1050℃、纯H2气氛下热处理5分钟，去除表面氧化层。
S2：预铺Al。将生长温度降低到1020℃，H2条件下，通入Al源，在衬底表面铺一层Al，防止NH3与衬底接触。
S3：生长AlN成核层。铺Al完成后，在1020℃、V/III为200、压力75mbar的生长条件下，生长350nm AlN成核层，可以参阅图2.1。
S4：升高温度至1040℃，提高V/III至15000，压力150mbar，生长约30nm厚的扁平化GaN超薄浸润岛，生长速率0.5μm/h，可以参阅图2.2。
S5：维持反应室压力150mbar不变，降低生长温度至1020℃，V/III为5000，控制准二维的GaN超薄浸润岛在50nm厚度内快速合并，从而减少浸润岛合并过程中的压应力消耗，形成GaN超薄过渡层，厚度约80nm，可以参阅图2.3。
S6：反应室压力降低至100mbar，温度降低至1000℃，生长速率增加至3μm/h，生长2μm厚的高质量GaN层，可以参阅图2.4。
图3为本实施例所获的硅基GaN薄膜的截面扫描透射电子显微镜(STEM)图像。从图中可以清晰地看到，采用本实施例方法生长的硅基GaN薄膜厚度已经达到2μm，可以满足大部分氮化物半导体器件需求。此外，在压应力的作用下，穿透位错在GaN超薄过渡层附近发生倾斜拐弯，导致沿生长方向上穿透位错密度显著下降。显微镜观察表明，外延片边缘裂纹小于1mm；XRD测试表明该硅基GaN薄膜的(002)、(102)半高宽降低至382、418arcsec，优于现有的基于AlN/AlGaN缓冲层的GaN质量水平；翘曲测试表明外延片翘曲仅5μm，较现有的基于Al组分渐变AlGaN缓冲层的外延结构(90μm)下降94％，较现有的采用周期性AlN插入层的外延结构(40μm)下降88％。另外，图4a-图4c所示分别是采用现有技术所制作的包含Al组分渐变的AlGaN缓冲层、AlN插入层、AlN/AlGaN超晶格缓冲层的硅基GaN外延结构的STEM图像。
实施例二：采用高阻硅衬底制备散热好、翘曲小的硅基氮化镓微波射频HEMT器件结构
S1：选择电阻率＞10kΩ·cm的高阻硅(111)衬底。利用金属有机物化学气相沉积(MOCVD)设备，在高温1050℃、纯H2气氛下热处理5分钟，去除表面氧化层。
S2：预铺Al。将生长温度降低到1030℃，纯H2条件下，通入Al源，在衬底表面铺一层Al，防止NH3与衬底接触。
S3：生长AlN成核层。铺Al完成后，在1030℃、V/III为200、压力60mbar的生长条件下，生长300nm AlN成核层，参阅图2.1所示。
S4：维持高温1030℃不变，提高V/III至15000，压力150mbar，生长约50nm厚的扁平化超薄浸润岛，生长速率0.5μm/h，参阅图2.2所示。
S5：维持压力150mbar不变，降低生长温度至1020℃，V/III为5000，控制准二维的GaN超薄浸润岛在40nm厚度内快速合并，从而减少浸润岛合并过程中的压应力消耗，形成GaN超薄过渡层，厚度约90nm，参阅图2.3所示。
S6：压力降低至100mbar，温度降低至1000℃，生长速率增加至3μm/h，生长2μm厚的高质量GaN层，参阅图2.4所示。
S7：升高温度至1020℃，生长速率降低至1μm/h，生长150nm厚的GaN沟道层，参阅图2.5所示。
S8：升高温度至1050℃，首先生长1nm AlN插入层以提高异质结界面处的二维电子气浓度，然后生长20％Al组分的AlGaN势垒层，厚度20nm。最后，生长2nm的GaN帽层，完成外延生长。最终外延结构可以参阅图2.6所示。
显微镜观察表明，该实施例所获外延片边缘裂纹小于1mm；XRD测试表明该实施例所获硅基GaN薄膜的(002)、(102)半高宽分别为368、464arcsec，达到传统基于AlN/AlGaN缓冲层的GaN质量水平；翘曲测试表明外延片翘曲仅50μm，较现有AlN/AlGaN缓冲层的外延结构(170μm)下降70％。基于此外延结构的硅基氮化镓微波射频HEMT芯片散热更好，输出功率及可靠性显著提升。
实施例三：利用AlN/GaN高质量二元合金缓冲层制备硅基氮化镓蓝光LED
S1：选择普通n型硅(111)衬底。利用MOCVD设备，在高温1050℃、纯H2气氛下热处理5分钟，去除表面氧化层。
S2：预铺Al。将生长温度降低到1020℃，纯H2条件下，通入Al源，在衬底表面铺一层Al，防止NH3与衬底接触。
S3：生长AlN成核层。铺Al完成后，在1030℃、V/III为200、压力45mbar的生长条件下，生长250nm AlN成核层。
S4：维持高温1030℃不变，提高V/III至20000，压力100mbar，生长约20nm厚的扁平化超薄浸润岛，生长速率0.2μm/h。
S5：维持压力100mbar不变，降低生长温度至1020℃，V/III为3600，控制准二维的GaN超薄浸润岛在50nm厚度内快速合并，从而减少浸润岛合并过程中的压应力消耗，形成GaN超薄过渡层，厚度约70nm。
S6：温度维持1020℃，生长速率增加至3μm/h，压力增加至250mbar，生长1μm厚的非故意掺杂GaN层和1μm厚的Si掺杂n型GaN接触层。
S7：切换载气为N2，降低温度至760℃，V/III比增加至15000，生长10对InGaN/GaN蓝光量子阱。
S8：切换载气为H2，温度升高至1000℃，生长10nm Al0.2Ga0.8N电子阻挡层。然后生长100nm厚的p型GaN层，关闭NH3，降温至750℃，在N2气氛下高温退火15分钟，完成外延生长。
显微镜观察表明，该实施例所获外延片边缘裂纹小于1mm；XRD测试表明该实施例所获硅基氮化镓蓝光LED的GaN(002)、(102)半高宽分别为275、290arcsec，达到现有基于AlN/AlGaN缓冲层结构的GaN质量水平；翘曲测试表明外延片翘曲仅30μm，较现有AlN/AlGaN缓冲层的外延结构(70μm)下降一半以上。基于此外延结构的蓝光LED芯片散热更好，寿命及可靠性显著提升。
实施例四：该实施例的硅基氮化镓外延结构的制备工艺与实施例一基本相同，区别在于：
S3：生长准二维GaN超薄浸润岛的工艺条件为：温度900℃、V/III比50000、压力10mbar、生长速率0.1μm/h，准二维GaN超薄浸润岛厚度为2nm。
S3：合并形成GaN超薄过渡层的条件：温度900℃、压力10mbar、V/III比1000，准二维GaN超薄浸润岛在厚度3nm左右合并，形成的GaN超薄过渡层厚度为5nm。
实施例五：该实施例的硅基氮化镓外延结构的制备工艺与实施例一基本相同，区别在于：
S3：生长准二维GaN超薄浸润岛的工艺条件为：温度1100℃、V/III比2000、压力200mbar、生长速率1.0μm/h，准二维GaN超薄浸润岛厚度为200nm。
S3：合并形成GaN超薄过渡层的条件：温度1100℃、压力500mbar、V/III比50000，准二维GaN超薄浸润岛在厚度300nm内合并，形成的GaN超薄过渡层厚度为500nm。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (14)

1.一种硅基氮化镓外延结构的制备方法，其特征在于包括：
在硅衬底上生长AlN成核层；
控制温度为900～1100℃、V/III比为2000～50000、压力为10～200mbar、生长速率为0～1.0μm/h，从而在所述A1N成核层上生长准二维GaN超薄浸润岛，所述准二维GaN超薄浸润岛的长度及宽度远大于厚度，且所述准二维GaN超薄浸润岛的厚度为0.1～200nm；
控制温度为900～1100℃、压力为10～500mbar、V/III比为1000～50000，使所述准二维GaN超薄浸润岛在1～300nm的厚度范围内合并，形成GaN超薄过渡层；
以及，在所述GaN超薄过渡层上继续生长GaN膜。
2.根据权利要求1所述的制备方法，其特征在于，具体包括：在硅衬底上生长厚度为10～1000nm的A1N成核层。
3.根据权利要求2所述的制备方法，其特征在于：所述AlN成核层厚度为100～400nm。
4.根据权利要求1所述的制备方法，其特征在于：所述硅衬底包括硅(111)、硅(110)或硅(100)衬底。
5.根据权利要求4所述的制备方法，其特征在于：所述硅衬底为硅(111)衬底。
6.根据权利要求1所述的制备方法，其特征在于：所述GaN超薄过渡层的厚度为1～500nm。
7.根据权利要求1所述的制备方法，其特征在于：所述GaN薄膜的厚度为0.1μm以上。
8.根据权利要求7所述的制备方法，其特征在于：所述GaN薄膜的厚度为2μm以上。
9.由权利要求1-8中任一项所述方法制备的硅基氮化镓外延结构。
10.一种硅基氮化镓外延结构，其特征在于，包括依次在硅衬底上生长形成的A1N成核层、GaN超薄过渡层和GaN膜；其中所述GaN超薄过渡层是由准二维GaN超薄浸润岛在1～300nm的厚度范围内合并形成，所述准二维GaN超薄浸润岛的长度及宽度远大于厚度，且所述准二维GaN超薄浸润岛的厚度为0.1～200nm。
11.根据权利要求10所述的硅基氮化镓外延结构，其特征在于：所述GaN超薄过渡层的厚度为1～500nm。
12.根据权利要求10所述的硅基氮化镓外延结构，其特征在于：所述A1N成核层的厚度为10～1000nm。
13.根据权利要求12所述的硅基氮化镓外延结构，其特征在于：所述A1N成核层的厚度为100～400nm。
14.一种半导体外延结构的制备方法，其特征在于，包括：
于硅衬底上生长形成A1N成核层；
控制温度为900～1100℃、V/III比为2000～50000、压力为10～200mbar、生长速率为0～1.0μm/h，从而在所述A1N成核层上生长形成准二维超薄浸润岛，所述准二维超薄浸润岛的长度及宽度远大于厚度，且所述准二维超薄浸润岛的厚度为0.1～200nm；
控制温度为900～1100℃、压力为10～500mbar、V/III比为1000～50000，使所述准二维超薄浸润岛在1～300nm的厚度范围内合并，形成超薄过渡层；
以及，在所述超薄过渡层上继续生长半导体膜；
其中，所述超薄过渡层、半导体膜的材质包括InN、AlN或BN。
CN202010309521.0A 2020-04-17 2020-04-17 硅基氮化镓外延结构及其制备方法 Active CN113539786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010309521.0A CN113539786B (zh) 2020-04-17 2020-04-17 硅基氮化镓外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010309521.0A CN113539786B (zh) 2020-04-17 2020-04-17 硅基氮化镓外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113539786A CN113539786A (zh) 2021-10-22
CN113539786B true CN113539786B (zh) 2024-05-28

Family

ID=78093599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010309521.0A Active CN113539786B (zh) 2020-04-17 2020-04-17 硅基氮化镓外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113539786B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
CN101145516A (zh) * 2007-09-29 2008-03-19 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延结构及生长方法
CN101302648A (zh) * 2008-01-28 2008-11-12 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
JP2009200513A (ja) * 2009-04-17 2009-09-03 Sharp Corp 結晶基板およびＧａＮ系結晶膜の製造方法
CN103710747A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种n源间隔输送制备氮化物单晶薄膜及方法
CN103887326A (zh) * 2014-03-07 2014-06-25 中国科学院半导体研究所 高电阻低位错GaN薄膜及制备方法
CN107464862A (zh) * 2017-08-13 2017-12-12 广东省半导体产业技术研究院 一种N型AlGaN的生长方法
WO2018217973A1 (en) * 2017-05-26 2018-11-29 Yale University Nitrogen-polar and semipolar gan layers and devices formed on sapphire with a high-temperature a1n buffer
CN110284198A (zh) * 2019-07-22 2019-09-27 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
CN101145516A (zh) * 2007-09-29 2008-03-19 中国电子科技集团公司第五十五研究所 硅基氮化物单晶薄膜的外延结构及生长方法
CN101302648A (zh) * 2008-01-28 2008-11-12 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
JP2009200513A (ja) * 2009-04-17 2009-09-03 Sharp Corp 結晶基板およびＧａＮ系結晶膜の製造方法
CN103710747A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种n源间隔输送制备氮化物单晶薄膜及方法
CN103887326A (zh) * 2014-03-07 2014-06-25 中国科学院半导体研究所 高电阻低位错GaN薄膜及制备方法
WO2018217973A1 (en) * 2017-05-26 2018-11-29 Yale University Nitrogen-polar and semipolar gan layers and devices formed on sapphire with a high-temperature a1n buffer
CN107464862A (zh) * 2017-08-13 2017-12-12 广东省半导体产业技术研究院 一种N型AlGaN的生长方法
CN110284198A (zh) * 2019-07-22 2019-09-27 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Crack-free 2.2 μm-thick GaN grown on Si with a single-layer AlN buffer for RF device applications";《JOURNAL OF PHYSICS D-APPLIED PHYSICS》;20230105;第56卷(第1期);文献号015104 *
"Impact of GaN transition layers in the growth of GaN epitaxial layer on silicon";Zhao Danmei，Zhao Degang，Jiang Desheng，et al.;《Journal of Semiconductors》;20150630;第第36卷卷(第第06期期);摘要，正文第1-4页，图1 *
"Morphology of ultra-thin cubic GaN layers on GaAs(100) grown by MOVPE with DMHy as nitrogen source";Sormunen, J; Toivonen, J; (...); Lipsanen, H;《APPLIED SURFACE SCIENCE》;20040130;第222卷(第1-4期);286-292 *

Also Published As

Publication number Publication date
CN113539786A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
CN104600109A (zh) 一种高耐压氮化物半导体外延结构及其生长方法
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
CN104126223A (zh) 半导体元件及半导体元件的制造方法
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
US20160268130A1 (en) Manufacturing method of semiconductor device
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
US11430875B2 (en) Method for manufacturing transistor
CN113782600B (zh) 增强型GaN基HEMT器件、器件外延及其制备方法
CN104465720A (zh) 一种半导体外延结构及其生长方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN114613847B (zh) 硅基AlGaN/GaN HEMT外延薄膜及其生长方法
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
KR101972045B1 (ko) 헤테로 구조 반도체 소자
KR20150012119A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102091516B1 (ko) 질화물 반도체 소자 및 그 제조 방법
WO2023109866A1 (zh) 半导体器件的外延结构及其制备方法、半导体器件
CN116798856B (zh) SiC基GaN外延结构的制备方法及结构、HBT的制备方法及HBT
TW511143B (en) Method for forming GaN/AlN superlattice structure
Hieu et al. Low contact resistance and high breakdown voltage of AlGaN/GaN HEMT grown on silicon using both AlN/GaN superlattice and Al0. 07Ga0. 93N back barrier layer
Li Challenge of III-V Materials Integration with Si Microelectronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant