CN104465720A - 一种半导体外延结构及其生长方法 - Google Patents

一种半导体外延结构及其生长方法 Download PDF

Info

Publication number
CN104465720A
CN104465720A CN201410728639.1A CN201410728639A CN104465720A CN 104465720 A CN104465720 A CN 104465720A CN 201410728639 A CN201410728639 A CN 201410728639A CN 104465720 A CN104465720 A CN 104465720A
Authority
CN
China
Prior art keywords
layer
thickness
extension structure
semiconductor extension
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410728639.1A
Other languages
English (en)
Inventor
刘扬
倪毅强
周德秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201410728639.1A priority Critical patent/CN104465720A/zh
Publication of CN104465720A publication Critical patent/CN104465720A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及半导体材料外延生长领域,公开了一种半导体外延结构及其生长方法。由下至上依次包括衬底、成核层、新型氮化物插入层、应力缓冲层、高阻氮化物外延层、非掺杂GaN沟道层和异质结势垒层。所述新型氮化物插入层为薄层铝镓氮层。本发明的半导体外延结构能够有效抑制外延层龟裂,改善晶体质量,降低表面粗糙度,改善翘曲,同时抑制高温生长时,由硅衬底扩散到上方所生长的氮化物外延层中的硅杂质,从而显著提高该铝镓氮插入层上方氮化物外延层的高阻特性。

Description

一种半导体外延结构及其生长方法
技术领域
 本发明涉及半导体材料外延生长技术领域,更具体地,涉及一种半导体外延结构及其生长方法。
背景技术
以GaN为代表的第三代宽禁带半导体材料具有宽禁带、高击穿电场强度、高饱和电子漂移速度、高热导率、异质界面二维电子气浓度高等优良的材料性能特点,相比于Si材料,GaN更加适合制作大功率高容量、高开关速度以及高频的电子器件。与传统Si器件相比,GaN器件能承载更高的功率密度,具有更高的能量转换效率,可以使整个系统的体积和重量减少,从而降低系统成本。由于缺乏同质衬底,目前在廉价的大尺寸Si衬底上生长GaN外延层制备功率器件成为了推动GaN功率器件市场化的主流方向。
传统的采用异质结沟道的平面型硅基氮化鎵功率器件不能像在蓝宝石或碳化硅衬底上的GaN功率器件一样,单纯的靠增大栅漏间距或者引入场板技术来获得高的击穿电压。实验表明,Si基GaN功率器件存在一个饱和击穿电压。也就是说当增大栅漏间距时,击穿电压并非一直线性增大,而是在达到某一个栅漏间距后,击穿电压趋于饱和。这说明在器件水平方向发生击穿之前,垂直方向材料就发生了击穿。这主要是由于Si衬底材料本身的导电性和低的临界击穿电场导致了垂直方向的击穿。所以,提高Si衬底上氮化物功率器件的击穿电压是急需攻克的关键问题。
通过增加Si衬底上氮化物外延层的厚度可以达到提高硅衬底氮化物功率器件的击穿电压的目的。但是由于Si衬底与氮化物之间存在晶格失配和热失配,为了平衡失配所产生应力不均,采用应力工程技术可以很好的在Si衬底上生长出厚膜无龟裂的GaN外延层。Dadgar在2000年等人(Dadgar,et.al ,Metalorganic Chemical Vapor Phase Epitaxy of Crack-Free GaN on Si (111) Exceeding 1 μm in Thickness Armin Jpn. J. Appl. Phys. 39 (2000) L1183)提出了采用多层富Al的氮化物插入层的方法获得了Si衬底上异质生长1微米以上的高质量无龟裂GaN外延层。这种采用富Al氮化物插入层的思路是该应力释放后的富Al氮化物插入层与其上面赝配生长或部分应力释放的GaN外延层会给后续的GaN外延层提供一个压应力,从而很好的平衡应力获得无龟裂的氮化物外延层。该方法的一个缺点是最上层的GaN层厚度不能太厚,通常为2-3微米。人们还通过引入其他缓冲层方案来改善Si上厚膜GaN外延生长的龟裂问题,例如超晶格缓冲层结构,多层/单层组分渐变AlGaN缓冲层结构等。但是这些结构的使用对外延生长条件的精确调控提出了较高的要求。同时,当外延层生长到足够厚的时候,Si衬底上材料龟裂、晶体质量以及表面粗糙度的调控就显得更加困难。
与此同时,制备高性能的GaN功率器件的首要前提是获得高质量的半绝缘GaN缓冲层。获得高质量的半绝缘GaN缓冲层可以有效降低源极和漏极之间的平行电导现象(parallel conduction),从而才能保证优异的沟道关断特性。通常情况下,非故意掺杂的GaN外延层一般表现为n型。所以人们通常会尝试给GaN外延层中引入补偿受主或类受主态从而获得半绝缘特性的GaN。例如,在GaN缓冲层中引入C、Fe、Mg等杂质。但是,由于Fe或者Mg在MOCVD腔体中存在很强的记忆效应(S. Heikman, S. Keller, S. P. DenBaars, and U. K. Mishra, Appl. Phys. Lett. 81 , 439 (2002)),同时在GaN中掺杂Fe的生长窗口非常窄,非常不利于生长的调控。半绝缘GaN还可以通过控制生长时的条件来获得,例如气压、温度、V/III比以及生长速率(A. E. Wickenden, D. D. Koleske, R. L. Henry, M. E. Twigg, and M.Fatemi,J. Cryst. Growth 260,54 (2004).; J. Lee, M. Lee, S. Hahm, Y. Lee, J. Lee, Y. Bae, and H. Cho, MRS Internet J. Nitride Semicond. Res. 8,5(2003).; D. C. Look, D. C. Reynolds, R. L. Jones, W. Kim, O. Aktas, A. Botch-karev, A. Salvador, and H. Morkoc, Mater. Sci. Eng., B 44 , 423 (1997).)。通过控制上述生长条件可以给GaN缓冲层中引入扮演着补偿受主角色的C杂质或者缺陷,从而补偿材料中的背景残余施主(例如Si和O等)。但是实验表明,过多的C掺杂的引入会导致器件的电流耗散(P. B. Klein, S. C. Binari, K. Ikossi, A. E. Wickenden, D. D. Koleske, and R. L. Henry,Appl. Phys. Lett. 79,3527 (2001).)。与此同时,由于缺陷密度以及受主浓度较难在生长中精确控制,C掺杂的重复性还有待提高。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷,提供一种半导体外延结构及其生长方法,外延层结构为含有薄层铝镓氮插入层的结构,由于该薄层铝镓氮插入层的存在,结合其他缓冲层方案,在硅衬底上生长的厚膜氮化物外延层的龟裂可以得到进一步抑制,晶体质量和表面粗糙度可以得到进一步的改善。与此同时,该铝镓氮插入层可以抑制高温生长时,由硅衬底扩散到上方所生长的氮化物外延层中的硅杂质,从而显著提高该铝镓氮插入层上方氮化物外延层的高阻特性。
为解决上述技术问题,本发明采用的技术方案是:
一种半导体外延结构,由下至上依次包括衬底、成核层、新型氮化物插入层、应力缓冲层、高阻氮化物外延层、非掺杂GaN沟道层和异质结势垒层;
所述新型氮化物插入层为铝镓氮层,厚度为1~500nm;
优选的,所述衬底为Si衬底、碳化硅衬底中的任一种。
优选的,所述成核层为AlN、AlGaN、AlInGaN、GaN的任一种或组合;成核层厚度为1nm~500nm。
优选的,所述新型氮化物插入层中的铝组分均匀分布,或随着厚度的变化而变化,或是形成多层结构或者超晶格结构。
优选的,所述应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~10μm。
优选的,所述高阻氮化物外延层为AlN、AlGaN、GaN的任一种或组合,高阻氮化物外延层厚度为100nm~5μm。
优选的,所述非掺杂GaN沟道层厚度为5~200nm。所述的高阻氮化物外延层掺杂Mg、Be、C、Fe或Zn。
优选的,所述异质结势垒层为AlGaN、AlInN、AlInGaN、AlN材料中的一种或任意几种组合,该异质结势垒层为非掺杂层或n型掺杂层,异质结势垒层的厚度10~30 nm。
本发明还提出一种上述外延结构的生长方法,能够在有效抑制外延层龟裂,改善晶体质量,降低表面粗糙度,改善翘曲,同时抑制高温生长时,由硅衬底扩散到上方所生长的氮化物外延层中的硅杂质,从而显著提高该铝镓氮插入层上方氮化物外延层的高阻特性。
为了实现上述目的,其技术方案为:
一种半导体外延结构的生长方法,包括以下步骤:
S1 . 在衬底上生长成核层;
S2 . 在成核层上生长一层薄层铝镓氮层插入层;厚度为1~500nm;
S3 . 在新型氮化物插入层上生长一层应力缓冲层;
S4 . 在应力缓冲层上生长一层高阻氮化物外延层;
S5 . 在高阻氮化物外延层上生长一层非掺杂GaN沟道层;
S6 . 在非掺杂GaN沟道层上生长一层异质结势垒层。
优选的,所述成核层、AlGaN插入层、应力缓冲层、高阻氮化物外延层、非掺杂GaN沟道层和异质结势垒层的生长方法包括是金属有机化学气相沉积法或分子束外延法。
优选的,所述AlGaN插入层中的铝组分均匀分布,或随着厚度的变化而变化,或是形成多层结构或者超晶格结构。
与现有技术相比,有益效果是:本发明能够在有效抑制外延层龟裂,改善晶体质量,降低表面粗糙度,改善翘曲,同时抑制高温生长时,由硅衬底扩散到上方所生长的氮化物外延层中的硅杂质,从而显著提高该铝镓氮插入层上方氮化物外延层的高阻特性。非常适合用于制备高耐压电力电子器件。同时外延层生长方法简单,重复性佳,易批量生产。
附图说明
图1是本发明实施例1半导体外延结构示意图。
图2是本发明实施例1显微示意图。
图3是本发明实施例1翘曲度示意图。
图4是本发明实施例1显微镜粗糙度扫描示意图。
图5是本发明实施例1硅杂质浓度示意图。
图6是本发明实施例1漏电流特性示意图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图1所示为本实施例的外延结构示意图,包括衬底1、成核层2、新型氮化物插入层3、应力缓冲层4、高阻氮化物外延层5、非掺杂GaN沟道层6和异质结势垒层7。
本方案中采用的生长方法为分子束外延法或金属有机化学气相沉积法两种方法之一生长而成。
上述用于一种半导体外延结构的制作方法如图1所示,包括以下步骤:
S1 . 利用分子束外延法或金属有机化学气相沉积法在衬底1上生长一层成核层2;
S2. 在成核层2上,通过与步骤S1中相同的方法生长一层新型氮化物插入层3;
S3. 在新型氮化物插入层3上,通过与步骤S1中相同的方法生长一层应力缓冲层4;
S4. 通过与步骤S1中相同的方法,继续在应力缓冲层4上生长一层高阻氮化物外延层5;
S5. 通过与步骤S1中相同的方法,继续在高阻氮化物外延层5上生长一层非掺杂GaN沟道层6;
S6. 通过与步骤S1中相同的方法,继续在非掺杂GaN沟道层6上生长一层异质结势垒层7。
优选的,所述衬底为Si衬底、碳化硅衬底中的任一种。
优选的,所述成核层为AlN、AlGaN、AlInGaN、GaN的任一种或组合;成核层厚度为1nm~500nm。
优选的,所述新型氮化物插入层中的铝组分均匀分布,或随着厚度的变化而变化,或是形成多层结构或者超晶格结构。该新型氮化物插入层可以有效抑制外延层龟裂,改善晶体质量,降低表面粗糙度,改善翘曲,同时抑制高温生长时,由硅衬底扩散到上方所生长的氮化物外延层中的硅杂质,从而显著提高该新型氮化物插入层上方氮化物外延层的高阻特性。
优选的,所述应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~10μm。
优选的,所述高阻氮化物外延层为AlN、AlGaN、GaN的任一种或组合,高阻氮化物外延层厚度为100nm~5μm。
优选的,所述非掺杂GaN沟道层厚度为5~200nm。
优选的,所述异质结势垒层为AlGaN、AlInN、AlInGaN、AlN材料中的一种或任意几种组合,该异质结势垒层为非掺杂层或n型掺杂层,异质结势垒层的厚度10~30 nm。
如图1所示;至此,即完成了该外延结构的制备过程。图1即为实施例1的一种外延结构示意图。
图2中(a)图即为利用实施例1所示的生长方法生长的半导体外延结构显微镜边缘。图2中(b)图即为利用实施例1所示的生长方法生长的去掉新型氮化物插入层3的半导体外延结构显微镜边缘。可以看到加入了新型氮化物插入层3后,外延结构边缘裂纹长度大幅度降低。
图3中(a)图即为利用实施例1所示的生长方法生长的半导体外延结构翘曲度。图3中(b)图即为利用实施例1所示的生长方法生长的去掉新型氮化物插入层3的半导体外延结构翘曲度。可以看到加入了新型氮化物插入层3后,外延结构翘曲度大幅度降低。
图4中(a)图即为利用实施例1所示的生长方法生长的半导体外延结构表面原子力显微镜粗糙度扫描。图4中(b)图即为利用实施例1所示的生长方法生长的去掉新型氮化物插入层3的半导体外延结构表面原子力显微镜粗糙度扫描。可以看到加入了新型氮化物插入层3后,外延结构表面粗糙度大幅度改善。这样为获得优良的异质结沟道提供了良好的表面形貌。从而可以有助于提高器件的迁移率。
图5中(a)曲线即为利用实施例1所示的生长方法生长的半导体外延结构中的硅杂质浓度。图5中(b)曲线即为利用实施例1所示的生长方法生长的去掉新型氮化物插入层3的半导体外延结构的硅杂质浓度。可以看到加入了新型氮化物插入层3后,外延结构中硅杂质浓度从1E16cm-3降低到1E15cm-3,硅杂质浓度相比没插入新型氮化物插入层外延结构降低了10倍。可以看到,该新型氮化物插入层3可以显著抑制由衬底扩散到上方所生长的氮化物外延层中的硅杂质,从而显著提高该新型氮化物插入层上方氮化物外延层的高阻特性。
图6中(a)曲线即为利用实施例1所示的生长方法生长的半导体外延结构的漏电流特性。图5中(b)曲线即为利用实施例1所示的生长方法生长的去掉新型氮化物插入层3的半导体外延结构的漏电流特性。可以看到加入了新型氮化物插入层3后,外延层漏电流在800V之前始终小于1 μA/mm,相比没插入新型氮化物插入层外延结构降低了2个量级。同时, 加入了新型氮化物插入层3后,外延层结构击穿电压(击穿电压定义为漏电流超过1mA/mm时的电压值)为850V,相比没插入新型氮化物插入层外延结构的560V击穿电压提高了51.7%,可以看到,该新型氮化物插入层3可以显著抑制由衬底扩散到上方所生长的氮化物外延层中的硅杂质,从而显著提高该新型氮化物插入层上方氮化物外延层的高阻特性,降低材料漏电流,提高材料击穿电压。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种半导体外延结构,其特征在于,包括由下至上依次包括衬底、成核层、新型氮化物插入层、应力缓冲层、高阻氮化物外延层、非掺杂GaN沟道层和异质结势垒层。
2.根据权利要求1所述的一种半导体外延结构,其特征在于:所述的新型氮化物插入层为薄层铝镓氮层,厚度为1~500nm;所述新型氮化物插入层中的铝组分均匀分布,或随着厚度的变化而变化,或是形成多层结构或者超晶格结构。
3.根据权利要求1所述的一种半导体外延结构,其特征在于:所述的衬底为Si衬底、碳化硅衬底中的任一种。
4.根据权利要求1所述的一种半导体外延结构,其特征在于:所述的成核层为AlN、AlGaN、AlInGaN、GaN的任一种或组合;成核层厚度为1nm~500m。
5.根据权利要求1所述的一种半导体外延结构,其特征在于:所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~10μm。
6.根据权利要求1所述的一种半导体外延结构,其特征在于:所述的高阻氮化物外延层为AlN、AlGaN、GaN的任一种或组合,厚度为100nm~5μm。
7.根据权利要求1所述的一种半导体外延结构,其特征在于:所述的高阻氮化物外延层掺杂Mg、Be、C、Fe或Zn;所述非掺杂GaN沟道层厚度为5~200nm;所述异质结势垒层为AlGaN、AlInN、AlInGaN、AlN材料中的一种或任意几种组合,该异质结势垒层为非掺杂层或n型掺杂层,异质结势垒层的厚度10~30 nm。
8.一种权利要求1至7任一所述的半导体外延结构的生长方法,其特征在于:包括以下步骤:
S1 . 在衬底上生长成核层;
S2 . 在成核层上生长一层薄层铝镓氮层插入层;厚度为1~500nm;
S3 . 在新型氮化物插入层上生长一层应力缓冲层;
S4 . 在应力缓冲层上生长一层高阻氮化物外延层;
S5 . 在高阻氮化物外延层上生长一层非掺杂GaN沟道层;
S6 . 在非掺杂GaN沟道层上生长一层异质结势垒层。
9.根据权利要求8所述的一种半导体外延结构的生长方法,其特征在于:所述的成核层、薄层铝镓氮插入层、应力缓冲层、高阻氮化物外延层、非掺杂GaN沟道层和异质结势垒层的生长方法包括是金属有机化学气相沉积法或分子束外延法。
10.根据权利要求8所述的一种半导体外延结构的生长方法,其特征在于:所述的薄层铝镓氮插入层中的铝组分均匀分布,或随着厚度的变化而变化,或是形成多层结构或者超晶格结构。
CN201410728639.1A 2014-12-05 2014-12-05 一种半导体外延结构及其生长方法 Pending CN104465720A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410728639.1A CN104465720A (zh) 2014-12-05 2014-12-05 一种半导体外延结构及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410728639.1A CN104465720A (zh) 2014-12-05 2014-12-05 一种半导体外延结构及其生长方法

Publications (1)

Publication Number Publication Date
CN104465720A true CN104465720A (zh) 2015-03-25

Family

ID=52911493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410728639.1A Pending CN104465720A (zh) 2014-12-05 2014-12-05 一种半导体外延结构及其生长方法

Country Status (1)

Country Link
CN (1) CN104465720A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110048A (zh) * 2017-12-18 2018-06-01 中国科学院半导体研究所 高阻iii族氮化物半导体外延结构及其制备方法
WO2020077849A1 (zh) * 2018-10-16 2020-04-23 山东天岳先进材料科技有限公司 高平整度、低损伤大直径单晶碳化硅衬底及其制备方法
CN111463326A (zh) * 2020-03-12 2020-07-28 深圳市汇芯通信技术有限公司 半导体器件及其制备方法
CN112382707A (zh) * 2020-12-21 2021-02-19 江苏华兴激光科技有限公司 一种应用于Micro-LED的外延片及其制备方法
WO2023241593A1 (zh) * 2022-06-16 2023-12-21 华为技术有限公司 射频半导体器件、电子设备及射频半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787229A (zh) * 2004-12-09 2006-06-14 中国科学院半导体研究所 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN102851734A (zh) * 2012-09-06 2013-01-02 程凯 半导体外延结构及其生长方法
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787229A (zh) * 2004-12-09 2006-06-14 中国科学院半导体研究所 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN101136432A (zh) * 2006-09-01 2008-03-05 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
CN102851734A (zh) * 2012-09-06 2013-01-02 程凯 半导体外延结构及其生长方法
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NI YI-QIANG,ET AL.: "electrical properties of mocvd-grown GaN on Si(111) substrates with low-temperature AlN interlayers", 《CHIN.PHYS.B》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110048A (zh) * 2017-12-18 2018-06-01 中国科学院半导体研究所 高阻iii族氮化物半导体外延结构及其制备方法
WO2020077849A1 (zh) * 2018-10-16 2020-04-23 山东天岳先进材料科技有限公司 高平整度、低损伤大直径单晶碳化硅衬底及其制备方法
CN111463326A (zh) * 2020-03-12 2020-07-28 深圳市汇芯通信技术有限公司 半导体器件及其制备方法
CN111463326B (zh) * 2020-03-12 2023-03-31 深圳市汇芯通信技术有限公司 半导体器件及其制备方法
CN112382707A (zh) * 2020-12-21 2021-02-19 江苏华兴激光科技有限公司 一种应用于Micro-LED的外延片及其制备方法
WO2023241593A1 (zh) * 2022-06-16 2023-12-21 华为技术有限公司 射频半导体器件、电子设备及射频半导体器件的制备方法

Similar Documents

Publication Publication Date Title
JP6737800B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN104600109A (zh) 一种高耐压氮化物半导体外延结构及其生长方法
US8415690B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
CN101399284B (zh) 氮化镓基高电子迁移率晶体管结构
CN101266999B (zh) 氮化镓基双异质结场效应晶体管结构及制作方法
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
CN107408511A (zh) 化合物半导体基板
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
TWI791495B (zh) 化合物半導體基板
CN104465720A (zh) 一种半导体外延结构及其生长方法
EP2554719A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
CN104576714A (zh) 一种硅上高迁移率GaN基异质结构及其制备方法
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
KR20130112868A (ko) 반도체 소자용 에피택셜 기판, 반도체 소자용 에피택셜 기판의 제조방법, 및 반도체 소자
CN108389894A (zh) 一种高电子迁移率晶体管外延结构
CN108352327A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP6925117B2 (ja) 化合物半導体基板の製造方法および化合物半導体基板
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP4933513B2 (ja) 窒化物半導体成長用基板
CN110838514A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
CN208142186U (zh) 一种高电子迁移率晶体管外延结构
JP2020174200A (ja) 半導体素子用エピタキシャル基板および半導体素子
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
KR101364026B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325

RJ01 Rejection of invention patent application after publication