JP2013145782A - ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ - Google Patents

ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ Download PDF

Info

Publication number
JP2013145782A
JP2013145782A JP2012004851A JP2012004851A JP2013145782A JP 2013145782 A JP2013145782 A JP 2013145782A JP 2012004851 A JP2012004851 A JP 2012004851A JP 2012004851 A JP2012004851 A JP 2012004851A JP 2013145782 A JP2013145782 A JP 2013145782A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
flow rate
epitaxial wafer
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012004851A
Other languages
English (en)
Inventor
Nobuyuki Ito
伸之 伊藤
Nobuaki Teraguchi
信明 寺口
Daisuke Honda
大輔 本田
Nobuyuki Hoteida
暢行 布袋田
Masakazu Matsubayashi
雅和 松林
Haruhiko Matsukasa
治彦 松笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012004851A priority Critical patent/JP2013145782A/ja
Publication of JP2013145782A publication Critical patent/JP2013145782A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】ヘテロ接合型FET用のエピタキシャルウエハにおける反りと刃状転位密度を低減させる。
【解決手段】ヘテロ接合型FET用のエピタキシャルウエハは、Si基板1上のAlN下地層2、このAlN下地層2上の段階的組成傾斜バッファ層構造3a、この段階的組成傾斜バッファ層構造3a上のGaNチャネル層4、およびこのGaNチャネル層4上の窒化物系半導体の電子供給層5を含み、段階的組成傾斜バッファ層構造3aはAl組成比が段階的に順次低減されるように積層された複数のAlGaNバッファ層を含み、AlN下地層とそれに接するAlGa1−xNバッファ層とのAl組成比差(1−x)は、GaNチャネル層とそれに接するAlGa1−yNバッファ層とのAl組成比差(y−0)よりも大きく、すなわち(1−x)>yの関係を満たす。
【選択図】図1

Description

本発明は、2次元電子ガス(2DEG)を生じ得る複数の窒化物系半導体層を含むヘテロ接合型電界効果トランジスタを作製するためのエピタキシャルウエハに関し、特にそのウエハにおける反りと転位密度の低減に関する。
窒化物系半導体からなる例えばAlGaN層/GaN層のヘテロ接合構造の形成においては、GaN基板が高価であることから、サファイア基板やSi基板の上におけるそれらの層のエピタキシャル結晶成長が従来から行なわれている。
Si基板上の窒化物系半導体層の結晶成長に関しては、Si基板に対する窒化物系半導体層の結晶構造の相違、格子不整合、熱膨張係数差などに基づく歪みを緩和するために、さまざまなバッファ層構造が検討されている。より具体的には、互いに組成の異なる複数の窒化物系半導体層を含むバッファ層構造(以下、多重バッファ層構造とも称す)に関する特許文献が多数存在している。
例えば特許文献1では、Si基板上において半導体デバイスを形成し得る程度に良好な結晶性を有する窒化ガリウム系半導体層を得ることを目的として、Si基板とGaNのような窒化ガリウム系半導体層との間に、組成の異なる高融点材料からなる複数の半導体層を含む多重バッファ層構造が設けられている。より具体的には、高融点材料からなる多重バッファ層構造として、AlN層とAl0.25Ga0.75N層を含む2層構造や、AlN層、Al0.8Ga0.2N層、Al0.6Ga0.4N層、Al0.4Ga0.6N層、およびAl0.25Ga0.75N層を含む5層構造が提案されている。そして、このような多重バッファ層構造を採用することによって、GaNなどの窒化ガリウム系半導体層の結晶性および表面平坦性が向上すると述べられている。
特開2000−277441号公報
ヘテロ接合を含む窒化ガリウム系エピタキシャルウエハは、主にパワーデバイスとしての電界効果トランジスタ(FET)を製造するために用いられる。そのようなFETを製造する場合、エピタキシャルウエハにおいては、ソース電極、ドレイン電極およびゲート電極を形成したり、内部配線を形成したりするために、フォトリソグラフィ工程やエッチング工程などを含む半導体デバイス製造プロセスが適用される。したがって、ウエハの反りが大きい場合には、ウエハ面内における配線幅のばらつきやエッチングのばらつきなどが良品率を大きく下げる問題となる。また、ウエハの反りが大きすぎる場合には、半導体デバイス製造装置にウエハを投入することすらできないという事態を引き起こし得る。
さらに、特にSi基板上に形成した窒化物系半導体層においては、Si基板に対する結晶構造の相違、格子不整合、熱膨張係数差などに基づく歪みに起因して刃状転位を多く含むことになり、これら刃状転位の密度の低減も製造されるFETの良品率を上げるための重要な要素となる。
上述のような先行技術における課題に鑑み、本発明は、新規な多重バッファ層構造を導入することによって、ヘテロ接合型FET用のエピタキシャルウエハにおける反りと刃状転位密度を低減させることを目的としている。
本発明によれば、ヘテロ接合型FET用のエピタキシャルウエハは、Si基板上のAlN下地層、このAlN下地層上の段階的組成傾斜バッファ層構造、この段階的組成傾斜バッファ層構造上のGaNチャネル層、およびこのGaNチャネル層上の窒化物系半導体の電子供給層を含み、段階的組成傾斜バッファ層構造はAl組成比が段階的に順次低減されるように積層された複数のAlGaNバッファ層を含み、AlN下地層とそれに接するAlGa1−xNバッファ層とのAl組成比差(1−x)は、GaNチャネル層とそれに接するAlGa1−yNバッファ層とのAl組成比差(y−0)よりも大きく、すなわち(1−x)>yの関係を満たすことを特徴としている。
なお、段階的組成傾斜バッファ層構造は、2層から5層の範囲内の複数のAlGaNバッファ層を含むことが好ましい。また、AlN下地層とAlGa1−xNバッファ層とのAl組成比差(1−x)は、0.2から0.4の範囲内に設定されていることが好ましい。さらに、段階的組成傾斜バッファ層構造に含まれる各AlGaNバッファ層は、100nmから450nmの範囲内の厚さを有することが好ましい。
上述のような本発明による多重バッファ層構造を用いることによって、窒化物系半導体エピタキシャルウエハの反りを大幅に低減させることができ、また刃状転位密度が大幅に低減された窒化物系半導体エピタキシャルウエハを得ることが可能となる。
本発明の実施例1による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 本発明の実施例2による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 本発明の実施例3による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 本発明の実施例4による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 比較例1による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 比較例2による窒化物系半導体エピタキシャルウエハの積層構造を示す模式的断面図である。 本発明の実施例1における段階的組成傾斜バッファ層構造中のAl0.4Ga0.6N層の厚さとウエハの反り量との関係を示すグラフである。
本発明者達は、ヘテロ接合型FET用のエピタキシャルウエハにおける反りと刃状転位密度の低減を図るために望まれる多重バッファ層構造の条件を解明するために、以下に述べるような種々の実施例と比較例によるウエハにおける反りと刃状転位密度を測定し、その結果について考察して本発明を導き出した。
(実施例1)
図1は、本発明の実施例1によるヘテロ接合型FET用エピタキシャルウエハの積層構造を示す模式的断面図である。
この図1のウエハの作製においては、4インチ径で厚さ625μmのSi基板1が用いられた。窒化物系半導体層の結晶成長に先立って、フッ酸系のエッチャントでSi基板1の表面酸化膜を除去した後に、MOCVD(有機金属気相堆積)装置内にその基板がセットされた。MOCVD装置内では基板が1100℃に加熱され、チャンバ内圧力13.3kPaの水素雰囲気にて基板表面のクリーニングが行なわれた。その後、基板温度とチャンバ内圧力を維持しつつ、アンモニアNH(12.5slm)を流すことによって、Si基板表面の窒化が行なわれた。
Si基板表面の窒化に引き続いて、TMA(トリメチルアルミニウム)流量=117μmol/minとNH流量=12.5slmの条件下で、AlN下地層2が200nmの厚さに堆積された。
その後、基板温度を1150℃に上昇させ、下記条件下で段階的組成傾斜バッファ層構造3aが形成された。すなわち、TMG(トリメチルガリウム)流量=57μmol/min、TMA流量=97μmol/minおよびNH流量=12.5slmの条件下で、Al0.7Ga0.3N層11が400nmの厚さに堆積された。続いて、TMG流量=99μmol/min、TMA流量=55μmol/minおよびNH流量=12.5slmの条件下で、Al0.4Ga0.6N層12が400nmの厚さに堆積され、さらにTMG流量=137μmol/min、TMA流量=18μmol/minおよびNH流量=12.5slmの条件下で、Al0.1Ga0.9N層13が400nmの厚さに堆積された。こうして、段階的組成傾斜バッファ層構造3aが形成された。
その後に基板温度が1100℃に下げられ、TMG流量=224μmol/minおよびNH流量=12.5slmの条件下で、GaNチャネル層4が1500nmの厚さに堆積された。
なお、本実施例1では単一のGaNチャネル層4が堆積されたが、形成されるFETの耐電圧を向上させるために、相対的に低い反応ガス圧下で堆積される厚さ1.0μmのGaN層と相対的に高い反応ガス圧下で堆積される厚さ0.8μmのGaN層を含む2層構造のチャネル層が形成されてもよい。この場合に、反応ガス圧が低い場合にはTMGに含まれる炭素がGaNチャネル層内にドープされやすく、逆に反応ガス圧が高い場合にはGaNチャネル層内に炭素がドープされにくい傾向を利用することによってFETの耐電圧の向上が図られる。
GaNチャネル層4上には、TMG流量=46μmol/min、TMA流量=7μmol/minおよびNH流量=12.5slmの条件下で、13.3kPaの圧力の下で、Al0.2Ga0.8N障壁層5(20nm厚)からなる電子供給層が堆積された。
なお、電子供給層としては、GaNチャネル層4とAl0.2Ga0.8N障壁層5との間に極めて薄いAlN特性改善層(1nm厚)を付加することによってGaNチャネル層中の2DEG濃度を高める工夫をしてもよいし、Al0.2Ga0.8N障壁層5の表面を保護する目的でその上にGaNキャップ層(1nm厚)を設けることも好ましい。電子供給層に関するこれらの工夫は、以下の他の実施例においても同様に行うことができる。
(実施例2)
図2は、本発明の実施例2によるヘテロ接合型FET用のエピタキシャルウエハの積層構造を示す模式的断面図である。
図2のウエハの作製では、段階的組成傾斜バッファ層構造3bに含まれる層以外の層は、実施例1の場合と同じ条件で堆積された。本実施例2の段階的組成傾斜バッファ層構造3bの形成においては、基板温度を1150℃に設定し、TMG流量=57μmol/min、TMA流量=97μmol/minおよびNH流量=12.5slmの条件下で、Al0.7Ga0.3N層21が400nmの厚さに堆積された。続いて、TMG流量=99μmol/min、TMA流量=55μmol/minおよびNH流量=12.5slmの条件下で、Al0.4Ga0.6N層22が400nmの厚さに堆積され、さらにTMG流量=119μmol/min、TMA流量=35μmol/minおよびNH流量=12.5slmの条件下で、Al0.2Ga0.8N層23が400nmの厚さに堆積された。こうして、段階的組成傾斜バッファ層構造3bが形成された。
その後、実施例1の場合と同様に、GaNチャネル層4(1500nm厚)およびAl0.2Ga0.8N障壁層5(20nm厚)の電子供給層が堆積された。
(実施例3)
図3は、本発明の実施例3によるヘテロ接合型FET用のエピタキシャルウエハの積層構造を示す模式的断面図である。
図3のウエハの作製では、段階的組成傾斜バッファ層構造3cに含まれる層以外の層は、実施例1の場合と同じ条件で堆積された。本実施例3の段階的組成傾斜バッファ層構造3cの形成においては、基板温度を1150℃に設定し、TMG流量=69μmol/min、TMA流量=85μmol/minおよびNH流量=12.5slmの条件下で、Al0.6Ga0.4N層31が600nmの厚さに堆積された。続いて、TMG流量=110μmol/min、TMA流量=45μmol/minおよびNH流量=12.5slmの条件下で、Al0.3Ga0.7N層32が600nmの厚さに堆積された。こうして、段階的組成傾斜バッファ層構造3cが形成された。ここで各バッファ層の厚さが600nmに増大されたのは、段階的組成傾斜バッファ層構造の全体の厚さを一定にすることによってエピタキシャルウエハ全体の厚さをも一定に維持し、ウエハ全体の厚さの変化がその反りおよび転位密度に与える影響を無くすためである。
その後、実施例1の場合と同様に、GaNチャネル層4(1500nm厚)およびAl0.2Ga0.8N障壁層5(20nm厚)の電子供給層が堆積された。
(実施例4)
図4は、本発明の実施例4によるヘテロ接合型FET用のエピタキシャルウエハの積層構造を示す模式的断面図である。
図4のウエハの作製では、段階的組成傾斜バッファ層構造3dに含まれる層以外の層は、実施例1の場合と同じ条件で堆積された。本実施例4の段階的組成傾斜バッファ層構造3dの形成においては、基板温度を1150℃に設定し、TMG流量=57μmol/min、TMA流量=97μmol/minおよびNH流量=12.5slmの条件下で、Al0.7Ga0.3N層41が300nmの厚さに堆積された。続いて、TMG流量=77μmol/min、TMA流量=77μmol/minおよびNH流量=12.5slmの条件下で、Al0.5Ga0.5N層42が300nmの厚さに堆積され、さらにTMG流量=110μmol/min、TMA流量=45μmol/minおよびNH流量=12.5slmの条件下で、Al0.3Ga0.7N層43が300nmの厚さに堆積され、さらに続いてTMG流量=137μmol/min、TMA流量=18μmol/minおよびNH流量=12.5slmの条件下で、Al0.1Ga0.9N層44が300nmの厚さに堆積された。こうして、段階的組成傾斜バッファ層構造3dが形成された。
その後、実施例1の場合と同様に、GaNチャネル層4(1500nm厚)およびAl0.2Ga0.8N障壁層5(20nm厚)の電子供給層が堆積された。
(比較例1)
図5は、比較例1によるヘテロ接合型FET用のエピタキシャルウエハの積層構造を示す模式的断面図である。
図5のウエハの作製では、段階的組成傾斜バッファ層構造3eに含まれる層以外の層は、実施例1の場合と同じ条件で堆積された。本比較例1の段階的組成傾斜バッファ層構造3eの形成においては、基板温度を1150℃に上昇させ、TMG流量=39μmol/min、TMA流量=116μmol/minおよびNH流量=12.5slmの条件下で、Al0.8Ga0.2N層51が300nmの厚さに堆積された。続いて、TMG流量=69μmol/min、TMA流量=85μmol/minおよびNH流量=12.5slmの条件下で、Al0.6Ga0.4N層52が300nmの厚さに堆積され、さらにTMG流量=99μmol/min、TMA流量=55μmol/minおよびNH流量=12.5slmの条件下で、Al0.4Ga0.6N層53が300nmの厚さに堆積され、さらにTMG流量=119μmol/min、TMA流量=35μmol/minおよびNH流量=12.5slmの条件下で、Al0.2Ga0.8N層54が300nmの厚さに堆積された。こうして、段階的組成傾斜バッファ層構造3eが形成された。
その後、実施例1の場合と同様に、GaNチャネル層4(1500nm厚)およびAl0.2Ga0.8N障壁層5(20nm厚)の電子供給層が堆積された。
(比較例2)
図6は、比較例2によるヘテロ接合型FET用のエピタキシャルウエハの積層構造を示す模式的断面図である。
図6のウエハの作製において、段階的組成傾斜バッファ層構造3fに含まれる層以外の層は、実施例1の場合と同じ条件で堆積された。本比較例2の段階的組成傾斜バッファ層構造3fの形成においては、基板温度を1150℃に設定し、TMG流量=57μmol/min、TMA流量=97μmol/minおよびNH流量=12.5slmの条件下で、Al0.7Ga0.3N層61が600nmの厚さに堆積された。続いて、TMG流量=99μmol/min、TMA流量=55μmol/minおよびNH流量=12.5slmの条件下で、Al0.4Ga0.6N層62が600nmの厚さに堆積された。こうして、段階的組成傾斜バッファ層構造3fが形成された。
その後、実施例1の場合と同様に、GaNチャネル層4(1500nm厚)およびAl0.2Ga0.8N障壁層5(20nm厚)の電子供給層が堆積された。
(評価および考察)
以上のような種々の実施例および比較例によるエピタキシャルウエハにおいて反りと刃状転位密度が評価され、それらの結果が表1にまとめられて示されている。
Figure 2013145782
なお、4インチ径のウエハの反りは、下に凸の中央部の反り量をプラスとして測定されている。また、刃状転位密度は、GaNチャネル層4中の転位密度として測定されている。より具体的には、刃状転位密度は、X線回折測定によるロッキングカーブの(1−100)面回折ピークの半値全幅(FWHM)を用いる下記の実験式(1)から見積もられている。
刃状転位密度=(FWHM/9.0)/3.189Å ・・・(1)
ここで、FWHMと刃状転位密度とは、カソードルミネッセンス(CL)による観察によって関係付けられた。式(1)中の数値「9.0」は、FWHMと刃状転位密度とをCL観察に基づいて関係付けるフィティングパラメータであり、3.189ÅはGaN結晶中の刃状転位のバーガスベクトルの長さである。
表1にまとめられた結果から、AlN下地層とそれに接するAlGa1−xNバッファ層とのAl組成比差(1−x)が、GaNチャネル層とそれに接するAlGa1−yNバッファ層とのAl組成比差(y−0)よりも大きい場合に、すなわち(1−x)>yの関係を満たす場合に、ウエハにおける反りおよび刃状転位密度の両方が顕著に減少していることが分かる。
このように(1−x)>yの関係を満たすことによってウエハにおける反りおよび刃状転位密度の両方が減少する理由は、表2に示された材料の格子定数と熱膨張係数を考慮することによって、以下のように考察することができる。
Figure 2013145782
まず、比較的大きな厚さを有するGaNチャネル層を直接Si基板上にエピタキシャル成長させた場合、エピタキシャル成長時の高温状態から室温にウエハを冷却するときに、Si基板に比べて大きな熱膨張係数を有するGaN層はSi基板より冷却収縮度が大きくなる。したがって、Si基板の上面はGaN層から圧縮力を受け(GaN層はSi基板から引張り力を受け)、ウエハ全体が下に凸に反ることになる。
このような状況において、段階的組成傾斜バッファ層構造によって格子定数差による歪を利用してGaN層に圧縮力を順次与えることによって、結果としてウエハ全体の下に凸の反りを軽減させることができる。なお、AlGaN層は、GaN層およびAlN層に比べてそれらの中間の格子定数を有している。
ところで、GaN層とAlGaN層との格子定数差は、AlGaN層上のGaN層内に刃状転位を導入させ易い傾向にある。この場合に、GaNチャネル層とそれに接するAlGa1−yNバッファ層とのAl組成比差(y−0)を小さくして格子定数差を小さくすることによって、GaNチャネル層内の刃状転位密度が低減され得ると推察される。
他方、AlN下地層とそれに接するAlGa1−xNバッファ層とのAl組成比差(1−x)を小さくすれば、相対的に大きな格子定数を有するAlGa1−xNバッファ層がAlN下地層へ及ぼす引張り力が小さくなって、ウエハの反りの低減が十分にはできなくなるのではないかと推定される。
上述のように、Si基板、段階的組成傾斜バッファ層構造に含まれる各AlGaN層、およびGaNチャネル層における格子定数および熱膨張率の相互関係を利用してウエハの反りと刃状転位密度の両方の低減させ得る効果は、連続的にAl組成比を変化させたバッファ層構造では得ることができない。
次に、段階的組成傾斜バッファ層構造に含まれる各AlGaN層の厚さがウエハの反りに及ぼす影響について考察する。
図7は、実施例1における段階的組成傾斜バッファ層構造3aに含まれるAl0.4Ga0.6N層12の膜厚を100nmから700nmまで変化させた場合のウエハの反り量を示すグラフである。すなわち、このグラフの横軸はAl0.4Ga0.6N層12の膜厚(μm)を表し、縦軸はウエハの反り量(μm)を表している。半導体デバイス製造プロセスにウエハ適用するために望まれる反り量が40μm以下であるとすれば、Al0.4Ga0.6N層12の膜厚が100nmから450nmの範囲内にあるべきことが図7から分かる。なお、段階的組成傾斜バッファ層構造3aに含まれる他のAlGaN層に関しても膜厚を変化させて調べたところ、同様の傾向が得られることが確認された。
段階的組成傾斜バッファ層構造に含まれる各AlGaN層に関して望ましい膜厚範囲が存在することの理由としては、膜厚が大きくなりすぎれば格子定数差による界面の反り緩和の力よりも熱膨張係数差による反りの力の方が大きくなってしまうからではないかと推察される。他方、膜厚が薄すぎる場合には、組成傾斜バッファ層構造内の各AlGaN層の膜質低下によって、上層に成長させるGaNチャネル層の結晶性が劣化し、刃状転位密度も増加することが確認された。したがって、各AlGaN層の膜厚は100nm以上であることが好ましい。
組成傾斜バッファ層に含まれる複数のAlGaN層の数に関しては、2層から5層の範囲内、特に3層、4層または5層のいずれかであることが好ましい。この理由は、層数が少なすぎれば、Si基板とGaNチャネル層との格子定数差を段階的に十分に緩和できないからである。他方、層数が多すぎれば、それらの層の界面での格子定数差が小さくなりすぎて、ウエハの反りの低減が十分にできなくなる。
AlN下地層とそれに接するAlGa1−xNバッファ層とのAl組成比差(1−x)は、0.2から0.4の範囲内にあることが好ましい。Al組成比差(1−x)に関しては既に考察されたが、(1−x)が0.2から0.4の範囲内にあることが好ましい理由は、(1−x)が大きくて格子定数差が大きくなりすぎれば、異種接合による歪が大きくなりすぎて、窒化ガリウム系化合物半導体層の結晶性が悪化するからである。他方、(1−x)が小さくて格子定数差が小さくなりすぎれば、ウエハの反りの低減効果が弱まってしまうことになる。さらに、FETにおけるリーク電流を考慮すれば、AlN下地層とそれに接するAlGa1−xNバッファ層とのAl組成比差(1−x)は、0.25から0.35の範囲内にあることが好ましい。
以上のように、本発明による多重バッファ層構造を用いることによって、窒化物系半導体エピタキシャルウエハの反りを大幅に低減させることができ、また刃状転位密度が大幅に低減された窒化物系半導体エピタキシャルウエハを提供することが可能となる。
1 Si基板、2 AlN下地層、3a、3b、3c、3d、3e、3f 段階的組成傾斜バッファ層構造、4 GaNチャネル層、5 Al0.2Ga0.8N障壁層。

Claims (4)

  1. ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハであって、
    Si基板上のAlN下地層、
    前記AlN下地層上の段階的組成傾斜バッファ層構造、
    前記段階的組成傾斜バッファ層構造上のGaNチャネル層、および
    前記GaNチャネル層上の窒化物系半導体の電子供給層を含み、
    前記段階的組成傾斜バッファ層構造は、Al組成比が段階的に順次低減されるように積層された複数のAlGaNバッファ層を含み、前記AlN下地層とそれに接するAlGa1−xNバッファ層とのAl組成比差(1−x)は、前記GaNチャネル層とそれに接するAlGa1−yNバッファ層とのAl組成比差(y−0)よりも大きく、すなわち(1−x)>yの関係を満たすことを特徴とするエピタキシャルウエハ。
  2. 前記段階的組成傾斜バッファ層構造は2層から5層の範囲内の複数のAlGaNバッファ層を含むことを特徴とする請求項1に記載のエピタキシャルウエハ。
  3. 前記AlN下地層と前記AlGa1−xNバッファ層とのAl組成比差(1−x)が0.2から0.4の範囲内に設定されていることを特徴とする請求項1または2に記載のエピタキシャルウエハ。
  4. 前記段階的組成傾斜バッファ層構造に含まれる各AlGaNバッファ層は100nmから450nmの範囲内の厚さを有することを特徴とする請求項1から3のいずれかに記載のエピタキシャルウエハ。
JP2012004851A 2012-01-13 2012-01-13 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ Pending JP2013145782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012004851A JP2013145782A (ja) 2012-01-13 2012-01-13 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012004851A JP2013145782A (ja) 2012-01-13 2012-01-13 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ

Publications (1)

Publication Number Publication Date
JP2013145782A true JP2013145782A (ja) 2013-07-25

Family

ID=49041435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012004851A Pending JP2013145782A (ja) 2012-01-13 2012-01-13 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ

Country Status (1)

Country Link
JP (1) JP2013145782A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039178A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 窒化物半導体積層構造及びそれを用いた電子デバイス
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
JP2016195248A (ja) * 2015-04-01 2016-11-17 環球晶圓股▲ふん▼有限公司 半導体デバイス
WO2018180312A1 (ja) * 2017-03-31 2018-10-04 エア・ウォーター株式会社 化合物半導体基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008118044A (ja) * 2006-11-07 2008-05-22 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2010521064A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
JP2011091397A (ja) * 2009-10-14 2011-05-06 Internatl Rectifier Corp 歪緩衝中間層を有するiii−v族半導体デバイス
JP2012109345A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008118044A (ja) * 2006-11-07 2008-05-22 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2010521064A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
JP2011091397A (ja) * 2009-10-14 2011-05-06 Internatl Rectifier Corp 歪緩衝中間層を有するiii−v族半導体デバイス
JP2012109345A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039178A1 (ja) * 2014-09-10 2016-03-17 シャープ株式会社 窒化物半導体積層構造及びそれを用いた電子デバイス
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
KR20170077227A (ko) * 2014-11-07 2017-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
CN107078034A (zh) * 2014-11-07 2017-08-18 住友化学株式会社 半导体基板以及半导体基板的检查方法
JPWO2016072521A1 (ja) * 2014-11-07 2017-09-21 住友化学株式会社 半導体基板および半導体基板の検査方法
AT518350A3 (de) * 2014-11-07 2019-06-15 Sumitomo Chemical Co Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
US10763332B2 (en) 2014-11-07 2020-09-01 Sumitomo Chemical Company, Limited Semiconductor wafer and method of inspecting semiconductor wafer
CN107078034B (zh) * 2014-11-07 2020-10-23 住友化学株式会社 半导体基板以及半导体基板的检查方法
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
JP2016195248A (ja) * 2015-04-01 2016-11-17 環球晶圓股▲ふん▼有限公司 半導体デバイス
WO2018180312A1 (ja) * 2017-03-31 2018-10-04 エア・ウォーター株式会社 化合物半導体基板
US11316018B2 (en) 2017-03-31 2022-04-26 Air Water Inc. Compound semiconductor substrate including electron transition layer and barrier layer

Similar Documents

Publication Publication Date Title
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5524235B2 (ja) 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JPWO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JPWO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP6239017B2 (ja) 窒化物半導体基板
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5817283B2 (ja) 半導体装置の製造方法
JP5914999B2 (ja) 半導体装置の製造方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2014192226A (ja) 電子デバイス用エピタキシャル基板
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2012256706A (ja) 半導体装置
JP6176064B2 (ja) Iii族窒化物半導体デバイス
JP5616420B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
WO2016031334A1 (ja) 窒化物半導体および窒化物半導体の製造方法
JP4972879B2 (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板
TW202029522A (zh) 氮化物半導體基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161018