JP4972879B2 - 電界効果トランジスタ、半導体素子、及びエピタキシャル基板 - Google Patents

Description

本発明は、電界効果トランジスタ、半導体素子、及びエピタキシャル基板に関するものである。

非特許文献１には、電界効果トランジスタの一種である高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor)が記載されている。このＨＥＭＴは、Ｃ面サファイア基板上にエピタキシャル成長されたＡｌＧａＮ／ＧａＮヘテロ構造を有する。すなわち、このＨＥＭＴは、上層から下層へ向かって配置されたアンドープＡｌＧａＮ層（厚さ３ｎｍ）、ＳｉドープＡｌＧａＮ層（ドープ濃度５×１０^１８ｃｍ^−３，厚さ１５ｎｍ）、アンドープＡｌＧａＮ層（厚さ７ｎｍ）、及びアンドープＧａＮ層（厚さ３μｍ）を有する。なお、非特許文献１には、ＡｌＧａＮ層のＡｌ組成比を０．２６、０．３９、及び０．５２とした場合それぞれにおけるＡｌＧａＮ層の表面状態の観察結果が記載されている。

M.Miyoshi etal., "Characterization ofDifferent-Al-Content AlGaN/GaN Heterostructures and High-Electron-MobilityTransistors Grown on 100-mm-Diameter Sapphire Substrates by Metalorganic VaporPhase Epitaxy" JapaneseJournal of Applied Physics Vol.43, No.12, pp.7939-7943 (2004)

従来技術で作製されたＧａＮ／ＡｌＧａＮエピタキシャル基板では、ＡｌＧａＮ膜の表面に多数の溝状欠陥が存在する。従って、ＡｌＧａＮ膜上に例えばショットキ接合電極を形成すると、溝状欠陥に起因して界面準位が形成され、ショットキ障壁が低下するので、ショットキ接合電極とＡｌＧａＮ層との間のリーク電流が大きくなってしまう。ＨＥＭＴの場合を例に挙げると、ショットキ接合を成すゲート電極のリーク電流が大きくなることによって、ゲート電極とドレイン電極との間の耐圧性が低下し、高出力化が妨げられることとなる。

本発明は、上記の問題点を鑑みてなされたものであり、ショットキ接合電極からのリーク電流が低減される電界効果トランジスタ及び半導体素子を提供することを目的とする。また、本発明は、ショットキ接合電極からのリーク電流が低減される電界効果トランジスタまたは半導体素子を作製するためのエピタキシャル基板を提供することを目的とする。

上記した課題を解決するために、本発明による電界効果トランジスタは、支持基体と、支持基体上に設けられたIII族窒化物エピタキシャル層と、III族窒化物エピタキシャル層上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）エピタキシャル層と、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層にショットキ接合を成すゲート電極と、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられたソース電極と、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられたドレイン電極とを備え、III族窒化物エピタキシャル層が、ＧａＮ結晶からなる第１の層と、第１の層とＡｌ_ＸＧａ_１−ＸＮエピタキシャル層との間に設けられ、ＡｌがドープされたＧａＮ結晶からなる第２の層とを含み、第２の層におけるＡｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下であることを特徴とする。

本発明者らは、ＧａＮ結晶からなる第１の層を含むIII族窒化物エピタキシャル層内において、第２の層のＧａＮ結晶にＡｌをドープした後、該第２の層上にＡｌ_ＸＧａ_１−ＸＮエピタキシャル層を成長させることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の表面モフォロジーを改善して溝状欠陥を低減できることを見出した。この現象は、ＡｌがドープされたＧａＮ結晶上にＡｌ_ＸＧａ_１−ＸＮエピタキシャル層を成長させることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層がIII族窒化物エピタキシャル層から受ける歪みが低減されたことに起因すると考えられる。

更に、本発明者らは、第２の層におけるＡｌ濃度を２×１０^２０ｃｍ^−３以上とすることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層がIII族窒化物エピタキシャル層から受ける歪みを十分に低減し、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に形成されたショットキ接合電極におけるリーク電流を効果的に低減できることを見出した。また、第２の層におけるＡｌ濃度は５×１０^２１ｃｍ^−３以下とすることが望ましい。Ａｌ濃度が５×１０^２１ｃｍ^−３以上だと、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の下に十分な濃度の二次元電子ガスが形成されず、例えばＨＥＭＴの出力が低下するなど、素子特性の低下を招くこととなる。

すなわち、上記した電界効果トランジスタによれば、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層とショットキ接合を成すゲート電極におけるリーク電流を低減し、ゲート電極とドレイン電極との間の耐圧性を高めて高出力化できる。

また、電界効果トランジスタは、III族窒化物エピタキシャル層の厚さが０．１μｍ以上であることを特徴としてもよい。これにより、III族窒化物エピタキシャル層の結晶品質を高めてIII族窒化物エピタキシャル層及びＡｌ_ＸＧａ_１−ＸＮエピタキシャル層の結晶欠陥を低減できるので、上記電界効果トランジスタが好適なデバイス特性を発揮できる。

また、電界効果トランジスタは、第２の層の厚さが５ｎｍ以上であることを特徴としてもよい。これにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層がIII族窒化物エピタキシャル層から受ける歪みを十分に緩和できるので、ショットキ接合電極（ゲート電極）におけるリーク電流を更に効果的に低減できる。

また、電界効果トランジスタは、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚さが５ｎｍ以上１００ｎｍ以下であることを特徴としてもよい。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚さが５ｎｍ以上であることにより、ＧａＮエピタキシャル層とＡｌ_ＸＧａ_１−ＸＮエピタキシャル層との界面付近に十分な密度の二次元電子ガスを発生させることができる。また、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚さが１００ｎｍ以下であることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層におけるクラックの発生を抑制できる。

また、電界効果トランジスタは、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層におけるＡｌの組成比Ｘが０．１以上０．５以下であることを特徴としてもよい。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層におけるＡｌの組成比Ｘが０．１以上であることにより、III族窒化物エピタキシャル層とＡｌ_ＸＧａ_１−ＸＮエピタキシャル層との界面におけるバンドオフセットを十分に大きくできるので、十分な密度の二次元電子ガスを発生させることができる。また、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層におけるＡｌの組成比Ｘが０．５以下であることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層におけるクラックの発生を抑制できる。

本発明による半導体素子は、支持基体と、支持基体上に設けられたIII族窒化物エピタキシャル層と、III族窒化物エピタキシャル層上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）エピタキシャル層と、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層にショットキ接合を成す電極とを備え、III族窒化物エピタキシャル層が、ＧａＮ結晶からなる第１の層と、第１の層とＡｌ_ＸＧａ_１−ＸＮエピタキシャル層との間に設けられ、ＡｌがドープされたＧａＮ結晶からなる第２の層とを含み、第２の層におけるＡｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下であることを特徴とする。

本発明者らは、上述したように、ＧａＮ結晶からなる第１の層を含むIII族窒化物エピタキシャル層内において、第２の層のＧａＮ結晶にＡｌをドープし、該第２の層上にＡｌ_ＸＧａ_１−ＸＮエピタキシャル層を成長させることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の表面モフォロジーを改善して溝状欠陥を低減できることを見出した。また、本発明者らは、第２の層におけるＡｌ濃度を２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下とすることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に形成されたショットキ接合電極におけるリーク電流を効果的に低減できることを見出した。すなわち、上記した半導体素子によれば、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層とショットキ接合を成す電極におけるリーク電流を効果的に低減できる。

本発明によるエピタキシャル基板は、基板と、基板上に設けられたIII族窒化物エピタキシャル膜と、III族窒化物エピタキシャル膜上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）エピタキシャル膜とを備え、III族窒化物エピタキシャル膜が、ＧａＮ結晶からなる第１の膜と、第１の膜とＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜との間に設けられ、ＡｌがドープされたＧａＮ結晶からなる第２の膜とを含み、第２の膜におけるＡｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下であることを特徴とする。

本発明者らは、ＧａＮ結晶からなる第１の膜を含むIII族窒化物エピタキシャル膜内において、第２の膜のＧａＮ結晶にＡｌをドープした後、該第２の膜上にＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜を成長させることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜の表面モフォロジーを改善して溝状欠陥を低減できることを見出した。

更に、本発明者らは、第２の膜におけるＡｌ濃度を２×１０^２０ｃｍ^−３以上とすることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜がIII族窒化物エピタキシャル膜から受ける歪みを十分に低減し、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜上にショットキ接合電極が形成された場合に、該ショットキ接合電極におけるリーク電流を効果的に低減できることを見出した。また、本発明者らは、第２の膜におけるＡｌ濃度を５×１０^２１ｃｍ^−３以下とすることにより、第２の膜が第１の膜から受ける歪みを十分に低減し、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜上にショットキ接合電極が形成された場合に、該ショットキ接合電極におけるリーク電流を効果的に低減できることを見出した。

すなわち、上記したエピタキシャル基板によれば、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜上にショットキ接合電極が形成された場合に、該ショットキ接合電極におけるリーク電流を効果的に低減できる。従って、例えばＡｌ_ＸＧａ_１−ＸＮエピタキシャル層とショットキ接合を成すゲート電極を備える電界効果トランジスタの作製に好適なエピタキシャル基板を実現できる。

また、エピタキシャル基板は、III族窒化物エピタキシャル膜の厚さが０．１μｍ以上であることを特徴としてもよい。これにより、III族窒化物エピタキシャル膜の結晶品質を高めてIII族窒化物エピタキシャル膜及びＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜の結晶欠陥を低減できるので、このエピタキシャル基板から作製される半導体素子のデバイス特性を更に効果的に発揮させ得る。

また、エピタキシャル基板は、第２の膜の厚さが５ｎｍ以上であることを特徴としてもよい。これにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜がIII族窒化物エピタキシャル膜から受ける歪みを十分に緩和できるので、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜上にショットキ接合電極が形成された場合に、該ショットキ接合電極におけるリーク電流を更に効果的に低減できる。

また、エピタキシャル基板は、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜の厚さが５ｎｍ以上１００ｎｍ以下であることを特徴としてもよい。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜の厚さが５ｎｍ以上であることにより、電界効果トランジスタなどの半導体素子において、III族窒化物エピタキシャル膜とＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜との界面付近に十分な密度の二次元電子ガスを発生させることができる。また、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜の厚さが１００ｎｍ以下であることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜におけるクラックの発生を抑制できる。

また、エピタキシャル基板は、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜におけるＡｌの組成比Ｘが０．１以上０．５以下であることを特徴としてもよい。Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜におけるＡｌの組成比Ｘが０．１以上であることにより、III族窒化物エピタキシャル膜とＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜との界面におけるバンドオフセットを十分に大きくできるので、電界効果トランジスタなどの半導体素子において、十分な密度の二次元電子ガスを発生させることができる。また、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜におけるＡｌの組成比Ｘが０．５以下であることにより、Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜におけるクラックの発生を抑制できる。

本発明の電界効果トランジスタ及び半導体素子によれば、ショットキ接合電極からのリーク電流を効果的に低減できる。また、本発明のエピタキシャル基板によれば、ショットキ接合電極からのリーク電流を効果的に低減できる電界効果トランジスタまたは半導体素子を作製するためのエピタキシャル基板を提供できる。

以下、添付図面を参照しながら本発明による電界効果トランジスタ、半導体素子、及びエピタキシャル基板の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

（実施の形態）
図１は、本発明による半導体素子の一実施形態として、電界効果トランジスタの一種である高電子移動度トランジスタ（ＨＥＭＴ）１を示す斜視図である。また、図２は、図１に示したＨＥＭＴ１のＩ−Ｉ線に沿った側面断面図である。ＨＥＭＴ１は、支持基体３と、支持基体３上に種付け層１５を介して設けられたＧａＮ系化合物層５といったIII族窒化物エピタキシャル層と、ＧａＮ系化合物層５上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）層７といったＡｌ_ＸＧａ_１−ＸＮエピタキシャル層とを備える。

支持基体３は、サファイア、ＧａＮ、或いはＳｉＣといった、ＧａＮ系化合物をその上に成長可能な材料からなる。本実施形態の支持基体３は、例えばＣ面を主面３ａ（図２）とするサファイア基板がチップ状に切断されてなる。

ＧａＮ系化合物層５は、ＨＥＭＴ１における電子移動層である。ＧａＮ系化合物層５は、高純度ＧａＮ層５ａ及びＡｌドープＧａＮ層５ｂを含む。高純度ＧａＮ層５ａは、本実施形態における第１の層である。すなわち、高純度ＧａＮ層５ａは、不純物が極力排除された高純度のアンドープＧａＮ結晶からなり、種付け層１５を介して支持基体３上に形成される。この高純度ＧａＮ層５ａにおいては、導電型（ｎ型またはｐ型）を決定するための不純物（Ｓｉ、Ｍｇなど）は添加されない。なお、種付け層１５は、例えば支持基体３上に成長されたＡｌＮやＧａＮからなる。

ＡｌドープＧａＮ層５ｂは、本実施形態における第２の層である。すなわち、ＡｌドープＧａＮ層５ｂは、少量のＡｌがドープされたＧａＮ結晶からなり、高純度ＧａＮ層５ａとＡｌ_ＸＧａ_１−ＸＮエピタキシャル層７との間に設けられる。ＡｌドープＧａＮ層５ｂは、Ａｌ_ＸＧａ_１−ＸＮ層７との界面５ｃを含む。ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度は、２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下（Ａｌ組成に換算すると、０．４６％以上１１．４％以下）である。なお、ＡｌドープＧａＮ層５ｂにおいても、導電型（ｎ型またはｐ型）を決定するための不純物（Ｓｉ、Ｍｇなど）は添加されない。

ＧａＮ系化合物層５の好適な厚さｔ_１は、例えば０．１μｍ以上である。また、ＡｌドープＧａＮ層５ｂの好適な厚さｔ_２は、例えば５ｎｍ以上である。

Ａｌ_ＸＧａ_１−ＸＮ層７は、ＨＥＭＴ１における電子供給層である。すなわち、Ａｌ_ＸＧａ_１−ＸＮ層７は、Ａｌ_ＸＧａ_１−ＸＮ結晶に例えばｎ型の不純物（Ｓｉなど）をドープしてもよい。Ａｌ_ＸＧａ_１−ＸＮ層７は、ＧａＮ系化合物層５のＡｌドープＧａＮ層５ｂ上（界面５ｃ上）に形成されている。なお、Ａｌ_ＸＧａ_１−ＸＮ層７の好適な厚さｔ_３は、例えば５ｎｍ以上１００ｎｍ以下である。また、Ａｌ_ＸＧａ_１−ＸＮ層７におけるＡｌの組成比Ｘの好適値は、例えば０．１以上０．５以下である。

ここで、ＡｌドープＧａＮ層５ｂとＡｌ_ＸＧａ_１−ＸＮ層７との相違点について説明する。ＡｌドープＧａＮ層５ｂとＡｌ_ＸＧａ_１−ＸＮ層７との第１の相違点は、Ａｌの濃度（組成比）である。すなわち、Ａｌ_ＸＧａ_１−ＸＮ層７におけるＡｌ組成比Ｘは、ＡｌドープＧａＮ層５ｂにおけるＡｌ組成比よりも十分に大きい。これにより、ＧａＮ系化合物層５とＡｌ_ＸＧａ_１−ＸＮ層７とのヘテロ界面におけるバンドオフセットが十分大きくなり、ＧａＮ系化合物層５とＡｌ_ＸＧａ_１−ＸＮ層７との界面付近に十分な密度の二次元電子ガスが生成される。

これに対し、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度は、Ａｌ_ＸＧａ_１−ＸＮ層７との界面におけるバンドオフセットに殆ど影響しない程度に決定される。従って、ＧａＮ系化合物層５の内部におけるＡｌドープＧａＮ層５ｂとＡｌ_ＸＧａ_１−ＸＮ層７との界面付近には、高密度の二次元電子ガスが発生する。この二次元電子ガスの発生位置によって、ＡｌドープＧａＮ層５ｂとＡｌ_ＸＧａ_１−ＸＮ層７とを判別できる。

また、ＡｌドープＧａＮ層５ｂとＡｌ_ＸＧａ_１−ＸＮ層７との第２の相違点は、導電型を決定するための不純物の有無である。すなわち、上述したように、Ａｌ_ＸＧａ_１−ＸＮ層７には電子供給層となるためのｎ型不純物（Ｓｉ）をドープしてもよい。これに対し、ＡｌドープＧａＮ層５ｂは電子移動層に含まれており、導電型を決定するための不純物は添加されていない。従って、積層方向におけるｎ型不純物の分布によって、ＡｌドープＧａＮ層５ｂとＡｌ_ＸＧａ_１−ＸＮ層７とを判別できる場合もある。

本実施形態のＨＥＭＴ１は、上記各層に加え、更にゲート電極９、ソース電極１１、及びドレイン電極１３を備える。ゲート電極９は、Ａｌ_ＸＧａ_１−ＸＮ層７上に設けられ、Ａｌ_ＸＧａ_１−ＸＮ層７とショットキ接合を成す電極である。また、ソース電極１１及びドレイン電極１３は、Ａｌ_ＸＧａ_１−ＸＮ層７上におけるゲート電極９の両脇に設けられ、それぞれＡｌ_ＸＧａ_１−ＸＮ層７とオーミック接合を成す。

ゲート電極９に電圧が印加されると、この電圧値に応じて、ＧａＮ系化合物層５とＡｌ_ＸＧａ_１−ＸＮ層７とのヘテロ界面付近に生じる二次元電子ガスの伝導が制御される。従って、ソース電極１１とドレイン電極１３との間には、ゲート電極９への印加電圧値に応じた電流が流れる。

続いて、本発明によるエピタキシャル基板の一実施形態、及び該エピタキシャル基板を用いたＨＥＭＴ１の製造方法について説明する。

図３及び図４は、本実施形態によるエピタキシャル基板を製造する工程を示す図である。まず、図３（ａ）に示すように、基板（ウェハ）２３を用意する。ここで、基板２３は、サファイア、ＧａＮ、ＳｉＣといった、その上にＧａＮ系化合物を成長可能な材料からなる基板である。本実施形態では、基板２３は、例えばＣ面を主面２３ａとするサファイア基板である。

次に、基板２３をＭＯＶＰＥ装置の反応炉内に導入し、基板２３の熱処理を行う。すなわち、反応炉内の雰囲気を水素、窒素、及びアンモニアを含む雰囲気とし、基板２３を所定の熱処理温度まで昇温して一定時間保持する。この後、図３（ｂ）に示すように、基板２３の主面２３ａ上に種付け膜２９を成長させる。この種付け膜２９は、例えば主面２３ａ上に成長されたＡｌＮやＧａＮからなる。

続いて、図３（ｃ）に示すように、アンドープＧａＮ結晶からなる高純度ＧａＮ膜２５ａ（本実施形態における第１の膜）を膜種付け膜２９上に成長させる。すなわち、基板２３の温度を成長温度に制御するとともに反応炉内にアンモニア及びトリメチルガリウム（ＴＭＧ）を供給し、ＧａＮ結晶を０．１μｍ以上の厚さにエピタキシャル成長させる。こうして、アンドープＧａＮ結晶からなる高純度ＧａＮ膜２５ａが形成される。また、このとき、ＧａＮ結晶の成長過程の終端（表面からの厚さが５ｎｍ以上の部分）において、基板２３の温度、並びにアンモニア及びＴＭＧの供給を維持したまま、トリメチルアルミニウム（ＴＭＡ）を反応炉内に供給することにより、ＡｌをドープしながらＧａＮ結晶をエピタキシャル成長させる。このとき、Ａｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下となるように、成膜条件（アンモニア、ＴＭＧ、及びＴＭＡの流量比等）を決定する。

これにより、図４（ａ）に示すように、少量のＡｌがドープされたＧａＮ結晶からなるＡｌドープＧａＮ膜２５ｂ（本実施形態における第２の膜）が、高純度ＧａＮ膜２５ａ上に形成される。図３（ｃ）及び図４（ａ）に示した工程により、高純度ＧａＮ膜２５ａ及びＡｌドープＧａＮ膜２５ｂを含むＧａＮ系化合物膜２５が形成される。なお、ＡｌドープＧａＮ膜２５ｂの表面２５ｃは、次工程において形成されるＡｌ_ＸＧａ_１−ＸＮ膜２７とＧａＮ系化合物膜２５とのヘテロ界面となる。

続いて、図４（ｂ）に示すように、ｎ型Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）結晶からなるＡｌ_ＸＧａ_１−ＸＮ膜２７をＧａＮ系化合物膜２５（ＡｌドープＧａＮ膜２５ｂ）の表面２５ｃ上にエピタキシャル成長させる。すなわち、反応炉内にアンモニア、ＴＭＧ、及びＴＭＡを供給し、Ａｌ_ＸＧａ_１−ＸＮ膜２７となるＡｌ_ＸＧａ_１−ＸＮ結晶を５ｎｍ以上１００ｎｍ以下の厚さにエピタキシャル成長させる。このとき、Ａｌ_ＸＧａ_１−ＸＮ結晶におけるＡｌの組成比Ｘが０．１以上０．５以下となるように、成膜条件（アンモニア、ＴＭＧ、及びＴＭＡの流量比等）を決定する。

以上の工程によって、基板２３、種付け膜２９、ＧａＮ系化合物膜２５（高純度ＧａＮ膜２５ａ及びＡｌドープＧａＮ膜２５ｂ）といったIII族窒化物エピタキシャル膜、及びＡｌ_ＸＧａ_１−ＸＮ膜２７といったＡｌ_ＸＧａ_１−ＸＮエピタキシャル膜を備える本実施形態のエピタキシャル基板２０が完成する。

図５は、エピタキシャル基板２０を用いてＨＥＭＴ１を作製する工程を示す図である。エピタキシャル基板２０を用いてＨＥＭＴ１を作製する際には、図５に示すように、エピタキシャル基板２０の表面上（すなわちＡｌ_ＸＧａ_１−ＸＮ膜２７の表面上）に、ゲート電極９、ソース電極１１、及びドレイン電極１３を形成する。ゲート電極９を形成する際には、例えばＮｉ／Ａｕからなりゲートパターンを有する金属層をＡｌ_ＸＧａ_１−ＸＮ膜２７上に形成するとよい。また、ソース電極１１及びドレイン電極１３を形成する際には、例えばＴｉ／Ａｌ／Ｔｉ／Ａｕからなりそれぞれの電極パターンを有する金属層をＡｌ_ＸＧａ_１−ＸＮ膜２７上に形成するとよい。

（第１の実施例）
本実施形態によるＨＥＭＴ１の第１実施例について説明する。本実施例においては、まず、ＭＯＶＰＥ装置の反応炉内に基板２３としてサファイア基板を導入し、反応炉内の雰囲気を水素、窒素、アンモニアを含む雰囲気とし、サファイア基板を１１７０℃に昇温して１０分間の熱処理を行った。その後、サファイア基板上に種付け膜２９を成長させ、サファイア基板温度を１１３０℃としてアンモニア及びＴＭＧを反応炉内に供給し、種付け膜２９上にＧａＮ系化合物膜２５を１．５μｍの厚さに成長させた。このとき、高純度ＧａＮ膜２５ａを上記条件にて成長させた後、ＧａＮ系化合物膜２５における上層側の７０ｎｍを成長させる際に、ＴＭＡを同時に供給することによりＡｌをドープし、ＡｌドープＧａＮ膜２５ｂを形成した。なお、このとき、ＡｌドープＧａＮ膜２５ｂにおけるＡｌ濃度を４．３×１０^２０ｃｍ^−３とした。

続いて、反応炉内にＴＭＡ、ＴＭＧ、及びアンモニアを供給することにより、Ａｌ_ＸＧａ_１−ＸＮ膜２７を３０ｎｍの厚さに成長させ、エピタキシャル基板２０（図４（ｂ）参照）を完成させた。その後、リーク電流を測定するために、Ｎｉ／Ａｕからなるショットキ接合電極（ゲート電極９）、ソース電極１１、及びドレイン電極１３をエピタキシャル基板２０の表面上に形成し、チップ状に切断してＨＥＭＴ１を作製した（以下、試料Ａとする）。

また、比較のため、ＧａＮ系化合物層内にＡｌドープＧａＮ層を有しないＨＥＭＴを作製した。すなわち、上記工程において、ＧａＮ系化合物膜を成長させる際にＴＭＡを供給しないことにより、ＡｌドープＧａＮ膜を有しない（すなわち、高純度ＧａＮ膜からなる）ＧａＮ系化合物膜を形成した。そして、上記工程と同様にして、エピタキシャル基板を作製し、該エピタキシャル基板上に各電極を形成し、チップ状に切断してＨＥＭＴを作製した（以下、試料Ｂとする）。

図６（ａ）及び図６（ｂ）は、それぞれ試料Ａ及び試料ＢのＡｌ_ＸＧａ_１−ＸＮ層の表面における原子間力顕微鏡（ＡＦＭ）像を示す図である。なお、図６（ａ）及び図６（ｂ）は、１μｍ角のエリアの像を示している。図６（ａ）に示されるように、試料Ａの表面は非常に平坦（（Ｒｍｓ表面粗さ）＝０．２５１ｎｍ）であるのに対し、図６（ｂ）に示されるように、試料Ｂでは多数の溝状欠陥が確認された（（Ｒｍｓ表面粗さ）＝０．４９３ｎｍ）。

また、図７は、試料Ａ及びＢのそれぞれにおいて形成されたショットキ接合電極における電流−電圧特性を示すグラフである。図７に示されるように、試料Ａ（グラフＡ）においては、逆方向電圧（グラフ上の負電圧）が印加された場合におけるショットキ接合電極のリーク電流密度が、試料Ｂ（グラフＢ）と比較して効果的に低減されていることがわかる。

（第２の実施例）
本実施形態によるＨＥＭＴ１の第２実施例について説明する。本実施例においては、上記第１実施例と同様の製造方法で、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度がそれぞれ異なる６つの試料Ｃ〜Ｈを用意した。なお、試料Ｃは、本発明との比較のための試料であり、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度を０ｃｍ^−３とした。そして、これら６つの試料Ｃ〜Ｈにおける、Ａｌ_ＸＧａ_１−ＸＮ層７の表面粗さ（Ｒｍｓ値）、ショットキ接合電極におけるリーク電流密度、及びシートキャリア濃度（二次元電子ガス濃度）をそれぞれ測定した。

図８は、本実施例における各測定結果を示す図表である。また、図９は、図８に示した測定結果のうち、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度とＡｌ_ＸＧａ_１−ＸＮ層７の表面粗さ（Ｒｍｓ値）との相関を示すグラフである。また、図１０は、図８に示した測定結果のうち、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度とショットキ接合電極におけるリーク電流密度との相関を示すグラフである。また、図１１は、図８に示した測定結果のうち、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度とシートキャリア濃度（二次元電子ガス濃度）との相関を示すグラフである。

ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度とＡｌ_ＸＧａ_１−ＸＮ層７の表面粗さ（Ｒｍｓ値）との相関については、図８及び図９に示すように、Ａｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下である場合にＲｍｓ値が効果的に低減される傾向が見出された。本発明者らの考察によれば、この要因は、Ａｌ濃度が２×１０^２０ｃｍ^−３より小さい場合、ＧａＮ系化合物層５へのＡｌドープによって得られるＡｌ_ＸＧａ_１−ＸＮ層７への歪緩和効果が小さ過ぎるためと考えられる。また、Ａｌ濃度が５×１０^２１ｃｍ^−３より大きい場合、ＡｌドープＧａＮ層５ｂ自体が高純度ＧａＮ層５ａから歪みを受けて島状に成長してしまい、その上に成長するＡｌ_ＸＧａ_１−ＸＮ層７に影響を及ぼすためと考えられる。

また、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度とショットキ接合電極におけるリーク電流密度との相関については、図８及び図１０に示すように、Ａｌ濃度が２×１０^２０ｃｍ^−３以上である場合にリーク電流密度が効果的に低減される傾向が見出された。本発明者らの考察によれば、この要因は、Ａｌ濃度が２×１０^２０ｃｍ^−３以上である場合、Ａｌ_ＸＧａ_１−ＸＮ層７の表面粗さが比較的小さいためと考えられる。

なお、図８及び図１０に示すように、Ａｌ濃度が５×１０^２１ｃｍ^−３より大きくてもリーク電流密度が低下している。これは、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度を高めたことによる二次元電子ガスの減少に起因する現象であり、デバイス特性上好ましくない。すなわち、図８及び図１１（Ａｌ濃度とシートキャリア濃度との相関）に示すように、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度が５×１０^２１ｃｍ^−３より大きくなると、シートキャリア濃度（二次元電子ガス濃度）が急激に低下する傾向が見出された。これは、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度が過度に高まると、ＡｌドープＧａＮ層５ｂとＡｌ_ＸＧａ_１−ＸＮ層７とのバンドオフセットが小さくなり過ぎるためと考えられる。従って、この二次元電子ガスの濃度低下に伴って電子伝導度が低下することにより、リーク電流密度が低下する。しかしながら、例えばＨＥＭＴなどの半導体素子においては高い電子伝導度が必要であることから、ＡｌドープＧａＮ層５ｂにおけるＡｌ濃度は５×１０^２１ｃｍ^−３以下であることが好ましい。

以上の実施形態及び実施例によって示された電界効果トランジスタ、半導体素子、及びエピタキシャル基板による効果についてまとめると、以下のとおりである。

本発明者らは、ＧａＮ結晶からなる高純度ＧａＮ層５ａ（高純度ＧａＮ膜２５ａ）を含むＧａＮ系化合物層５（ＧａＮ系化合物膜２５）内において、ＡｌドープＧａＮ層５ｂ（ＡｌドープＧａＮ膜２５ｂ）のＧａＮ結晶にＡｌをドープした後、ＡｌドープＧａＮ層５ｂ（ＡｌドープＧａＮ膜２５ｂ）上にＡｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）を成長させることにより、第１実施例に示したとおり、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）の表面モフォロジーを改善して溝状欠陥を低減できることを見出した。

更に、本発明者らは、ＡｌドープＧａＮ層５ｂ（ＡｌドープＧａＮ膜２５ｂ）におけるＡｌ濃度を２×１０^２０ｃｍ^−３以上とすることにより、第２実施例に示したとおり、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）がＧａＮ系化合物層５（ＧａＮ系化合物膜２５）から受ける歪みを十分に低減し、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）上に形成されたショットキ接合電極におけるリーク電流を効果的に低減できることを見出した。

また、本発明者らは、ＡｌドープＧａＮ層５ｂ（ＡｌドープＧａＮ膜２５ｂ）におけるＡｌ濃度を５×１０^２１ｃｍ^−３以下とすることにより、第２実施例に示したとおり、ＧａＮ系化合物層５（ＧａＮ系化合物膜２５）とＡｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）とのヘテロ界面におけるバンドオフセットを十分に確保してＡｌドープによる二次元電子ガスへの影響を抑え、二次元電子ガスによる高速電子移動（ＨＥＭＴ１におけるデバイス特性）を効果的に発揮できることを見出した。

すなわち、上記実施形態及び各実施例に係るＨＥＭＴ１によれば、Ａｌ_ＸＧａ_１−ＸＮ層７上のショットキ接合電極（ゲート電極９）におけるリーク電流を低減し、ゲート電極９とドレイン電極１３との間の耐圧性を高めて高出力化が可能となる。また、上記実施形態及び各実施例に係るエピタキシャル基板２０によれば、Ａｌ_ＸＧａ_１−ＸＮ膜２７上にショットキ接合電極が形成された場合に、該ショットキ接合電極におけるリーク電流を効果的に低減できる。従って、例えばＡｌ_ＸＧａ_１−ＸＮ層７とショットキ接合を成すゲート電極９を備えるＨＥＭＴ１の作製に好適なエピタキシャル基板を実現できる。

また、上記実施形態のように、積層方向におけるＧａＮ系化合物層５（ＧａＮ系化合物膜２５）の厚さは、０．１μｍ以上であることが好ましい。これにより、ＧａＮ系化合物層５（ＧａＮ系化合物膜２５）の結晶品質を高めてＧａＮ系化合物層５（ＧａＮ系化合物膜２５）及びＡｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）の結晶欠陥を低減できるので、好適なデバイス特性をＨＥＭＴ１が発揮できる。

また、上記実施形態のように、ＡｌドープＧａＮ層５ｂ（ＡｌドープＧａＮ膜２５ｂ）の厚さは５ｎｍ以上であることが好ましい。これにより、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）がＧａＮ系化合物層５（ＧａＮ系化合物膜２５）から受ける歪みを十分に緩和できるので、ショットキ接合電極（ゲート電極９）におけるリーク電流を更に効果的に低減できる。

また、上記実施形態のように、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）の厚さは５ｎｍ以上１００ｎｍ以下であることが好ましい。Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）の厚さが５ｎｍ以上であることにより、ＧａＮ系化合物層５（ＧａＮ系化合物膜２５）とＡｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）との界面に十分な密度の二次元電子ガスを発生させることができる。また、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）の厚さが１００ｎｍ以下であることにより、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）におけるクラックの発生を抑制できる。

また、上記実施形態のように、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）におけるＡｌの組成比Ｘは０．１以上０．５以下であることが好ましい。Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）におけるＡｌの組成比Ｘが０．１以上であることにより、ＧａＮ系化合物層５（ＧａＮ系化合物膜２５）とＡｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）との界面におけるバンドオフセットを十分に大きくできるので、十分な密度の二次元電子ガスを発生させることができる。また、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）におけるＡｌの組成比Ｘが０．５以下であることにより、Ａｌ_ＸＧａ_１−ＸＮ層７（Ａｌ_ＸＧａ_１−ＸＮ膜２７）におけるクラックの発生を抑制できる。

本発明による電界効果トランジスタ、半導体素子、及びエピタキシャル基板は、上記した実施形態及び実施例に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態では半導体素子として電界効果トランジスタの一種であるＨＥＭＴを例示しているが、本発明は、ＧａＮ結晶を含むIII族窒化物エピタキシャル層、ＡｌＧａＮエピタキシャル層、及びショットキ接合電極を有する半導体素子全般に適用できる。

また、上記実施形態及び実施例ではＡｌドープＧａＮ層におけるＡｌ濃度を一定としているが、ＡｌドープＧａＮ層におけるＡｌ濃度はＡｌドープＧａＮ層内において変化してもよく、例えばＡｌ_ＸＧａ_１−ＸＮエピタキシャル層との界面へ向かって厚さ方向に徐々にＡｌ濃度が大きくなるような構成でもよい。

図１は、本発明による半導体素子の一実施形態として、電界効果トランジスタの一種である高電子移動度トランジスタ（ＨＥＭＴ）を示す斜視図である。 図２は、図１に示したＨＥＭＴのＩ−Ｉ線に沿った側面断面図である。 図３（ａ）〜図３（ｃ）は、本実施形態によるエピタキシャル基板を製造する工程を示す図である。 図４（ａ）及び図４（ｂ）は、本実施形態によるエピタキシャル基板を製造する工程を示す図である。 図５は、エピタキシャル基板を用いてＨＥＭＴを作製する工程を示す図である。 図６（ａ）及び図６（ｂ）は、それぞれ試料Ａ及びＢのＡｌ_ＸＧａ_１−ＸＮ層表面におけるＡＦＭ像を示す図である。 図７は、試料Ａ及びＢにおいて形成されたショットキ接合電極における電流−電圧特性を示すグラフである。 図８は、第２実施例における各測定結果を示す図表である。 図９は、図８に示した測定結果のうち、ＡｌドープＧａＮ層におけるＡｌ濃度とＡｌ_ＸＧａ_１−ＸＮ層の表面粗さ（Ｒｍｓ値）との相関を示すグラフである。 図１０は、図８に示した測定結果のうち、ＡｌドープＧａＮ層におけるＡｌ濃度とショットキ接合電極におけるリーク電流密度との相関を示すグラフである。 図１１は、図８に示した測定結果のうち、ＡｌドープＧａＮ層におけるＡｌ濃度とシートキャリア濃度（二次元電子ガス濃度）との相関を示すグラフである。

符号の説明

１…ＨＥＭＴ、３…支持基体、５…ＧａＮ系化合物層、５ａ…高純度ＧａＮ層、５ｂ…ＡｌドープＧａＮ層、７…Ａｌ_ＸＧａ_１−ＸＮ層、９…ゲート電極、１１…ソース電極、１３…ドレイン電極、１５…種付け層、２０…エピタキシャル基板、２３…基板、２５…ＧａＮ系化合物膜、２５ａ…高純度ＧａＮ膜、２５ｂ…ＡｌドープＧａＮ膜、２７…Ａｌ_ＸＧａ_１−ＸＮ膜、２９…種付け膜。

Claims (9)

1. 支持基体と、
   前記支持基体上に設けられた電子移動層であるIII族窒化物エピタキシャル層と、
   前記III族窒化物エピタキシャル層上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）エピタキシャル層と、
   前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層にショットキ接合を成すゲート電極と、
   前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられたソース電極と、
   前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層上に設けられたドレイン電極と
   を備え、
   前記III族窒化物エピタキシャル層が、
   ＧａＮ結晶からなる第１の層と、
   前記第１の層と前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層との間に設けられ、ＡｌがドープされたＧａＮ結晶からなる第２の層とを含み、
   前記第２の層におけるＡｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下であり、
   前記第２の層の厚さが５ｎｍ以上であり、
   前記第２の層と前記Ａｌ _Ｘ Ｇａ _１−Ｘ Ｎエピタキシャル層との界面に二次元電子ガスが発生することを特徴とする、電界効果トランジスタ。
2. 前記III族窒化物エピタキシャル層の厚さが０．１μｍ以上であることを特徴とする、請求項１に記載の電界効果トランジスタ。
3. 前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層の厚さが５ｎｍ以上１００ｎｍ以下であることを特徴とする、請求項１または２に記載の電界効果トランジスタ。
4. 前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層におけるＡｌの組成比Ｘが０．１以上０．５以下であることを特徴とする、請求項１〜３のいずれか一項に記載の電界効果トランジスタ。
5. 支持基体と、
   前記支持基体上に設けられた電子移動層であるIII族窒化物エピタキシャル層と、
   前記III族窒化物エピタキシャル層上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）エピタキシャル層と、
   前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層にショットキ接合を成す電極と
   を備え、
   前記III族窒化物エピタキシャル層が、
   ＧａＮ結晶からなる第１の層と、
   前記第１の層と前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル層との間に設けられ、ＡｌがドープされたＧａＮ結晶からなる第２の層とを含み、
   前記第２の層におけるＡｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下であり、
   前記第２の層の厚さが５ｎｍ以上であり、
   前記第２の層と前記Ａｌ _Ｘ Ｇａ _１−Ｘ Ｎエピタキシャル層との界面に二次元電子ガスが発生することを特徴とする、半導体素子。
6. 基板と、
   前記基板上に設けられた電子移動層となるIII族窒化物エピタキシャル膜と、
   前記III族窒化物エピタキシャル膜上に設けられたＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）エピタキシャル膜と
   を備え、
   前記III族窒化物エピタキシャル膜が、
   ＧａＮ結晶からなる第１の膜と、
   前記第１の膜と前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜との間に設けられ、ＡｌがドープされたＧａＮ結晶からなる第２の膜とを含み、
   前記第２の膜におけるＡｌ濃度が２×１０^２０ｃｍ^−３以上５×１０^２１ｃｍ^−３以下であり、
   前記第２の膜の厚さが５ｎｍ以上であり、
   電界効果トランジスタにおける二次元電子ガスの発生位置が、前記第２の膜と前記Ａｌ _Ｘ Ｇａ _１−Ｘ Ｎエピタキシャル膜との界面となることを特徴とする、エピタキシャル基板。
7. 前記III族窒化物エピタキシャル膜の厚さが０．１μｍ以上であることを特徴とする、請求項６に記載のエピタキシャル基板。
8. 前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜の厚さが５ｎｍ以上１００ｎｍ以下であることを特徴とする、請求項６または７に記載のエピタキシャル基板。
9. 前記Ａｌ_ＸＧａ_１−ＸＮエピタキシャル膜におけるＡｌの組成比Ｘが０．１以上０．５以下であることを特徴とする、請求項６〜８のいずれか一項に記載のエピタキシャル基板。

Images