JP2006196557A

JP2006196557A - 半導体エピタキシャルウェハ及び電界効果トランジスタ

Info

Publication number: JP2006196557A
Application number: JP2005004650A
Authority: JP
Inventors: Kazuto Takano; 和人高野; Takeshi Tanaka; 丈士田中; Yoshiharu Kouji; 吉春孝治
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2005-01-12
Filing date: 2005-01-12
Publication date: 2006-07-27

Abstract

【課題】半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。
【解決手段】基板１の上にバッファ層２を有する半導体エピタキシャルウェハにおいて、前記バッファ層２がＡｌＮバッファ層２２、ＧａＮバッファ層２１を順に形成する。
【選択図】図１

Description

本発明は、半導体エピタキシャルウェハ、特に、高電子移動度トランジスタ（ＨＥＭＴ）などを含む電界効果トランジスタ（ＦＥＴ）の作製の際に好適に用いられる半導体エピタキシャルウェハ及びそれから得られたＦＥＴに関するものである。

ＨＥＭＴを含むＦＥＴでは、ソース電極とドレイン電極との間に流れる電流を、ゲート電極からの空乏層の広がりによって制御する。

しかし、窒化ガリウム（ＧａＮ）からなるエピタキシャル層を成長させたエピタキシャルウェハを製造する際には、エピタキシャル層と基板との界面を清浄するための技術が十分に確立されていないことや、原料ガスの一つであるアンモニア（ＮＨ₃）ガスとして高純度のものが得られないことなどにより、エピタキシャル層への導電性不純物の混入が起こり易い。

そして、その結果、バッファ層においては他の層と比較してより高い絶縁性が求められているのにもかかわらず、バッファ層に導電性不純物が混入した結果、チャネル層の導電性に近い程度に高い導電性を帯びてしまうという問題があり、この傾向は、特に、バッファ層の基板に近い部分において顕著である。

このような問題は、ゲート電極から空乏層を広がりにくくする原因となる。

また、バッファ層に導電性不純物が混入した結果、バッファ層の基板に近い部分に高い導電性を有する部分（導電層）が形成され、そこに電流が流れることにより、良好な特性（図９に示した理想に近いピンチオフ特性）を有する電子デバイスを得ることを難しくしていた。

例えば、特許文献１や特許文献２には、サファイア基板又は炭化珪素（ＳｉＣ）基板の上にＧａＮからなるバッファ層を形成した電子デバイス（ＨＥＭＴ、ＦＥＴ）が記載されているが、上記のような理由により十分な特性が得られていないと考えられる。
特開２００１−１０２５６４号公報特開２００２−５０７５８号公報

本発明は上記のような特性の低下を招くような欠陥、より具体的には、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現した電界効果トランジスタ（ＦＥＴ、ＨＥＭＴなど）を作製する際に好適に用いられる半導体エピタキシャルウェハを提供することにある。

上記目的を達成するため、本発明は、次のように構成したものである。

請求項１の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がＡｌＮバッファ層、ＧａＮバッファ層を順に形成した構造からなることを特徴とするものである。

請求項２の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がＡｌＮバッファ層、ＧａＮバッファ層を順に形成した構造からなり、且つ前記ＡｌＮバッファ層の厚さが０．２μｍ以上であることを特徴とするものである。

請求項３の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がＡｌＮバッファ層、ＧａＮバッファ層を順に形成した構造からなり、且つ前記ＡｌＮバッファ層の厚さが０．２μｍ以上、前記ＧａＮバッファ層の厚さが０．５μｍ以上、前記バッファ層の総厚さが０．７μｍ以上であることを特徴とするものである。

請求項４の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がＡｌＮバッファ層、Ｉｎ_XＧａ_1-XＮバッファ層（０≦Ｘ≦１）、ＧａＮバッファ層を順に形成した構造からなることを特徴とするものである。

請求項５の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がＡｌＮバッファ層、Ｉｎ_XＧａ_1-XＮバッファ層（０≦Ｘ≦１）、ＧａＮバッファ層を順に形成した構造からなり、且つ前記ＡｌＮバッファ層の厚さが０．２μｍ以上であることを特徴とするものである。

請求項６の発明に係る半導体エピタキシャルウェハは、基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、前記バッファ層がＡｌＮバッファ層、Ｉｎ_XＧａ_1-XＮバッファ層（０≦Ｘ≦１）、ＧａＮバッファ層を順に形成した構造からなり、且つ前記ＡｌＮバッファ層の厚さが０．２μｍ以上、前記Ｉｎ_XＧａ_1-XＮバッファ層の厚さが０．０１μｍ以上、前記ＧａＮバッファ層の厚さが０．５μｍ以上、前記バッファ層の総厚さが０．７１μｍ以上であることを特徴とするものである。

請求項７の発明に係る半導体エピタキシャルウェハは、請求項１乃至６のいずれかに記載の半導体エピタキシャルウェハにおいて、上記基板が、サファイア基板又はＳｉＣ基板からなることを特徴とするものである。

請求項８の発明に係る半導体エピタキシャルウェハは、請求項１乃至７のいずれかに記載の半導体エピタキシャルウェハにおいて、上記バッファ層における転位密度が１×１０⁸cm^-2以上であることを特徴とするものである。

請求項９の発明に係る電界効果トランジスタは、請求項１乃至８のいずれかに記載の半導体エピタキシャルウェハ上に、チャネル層、電子供給層、ソース電極、ゲート電極、ドレイン電極を形成し、切り分けることにより作製したことを特徴とするものである。

本発明によれば、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現した電界効果トランジスタ（ＦＥＴ、ＨＥＭＴなど）を作製する際に好適に用いられる半導体エピタキシャルウェハを提供することができる。

以下、本発明の実施の形態を添付図面に基づいて詳述する。

＜実施例１＞
図１は、本発明の半導体エピタキシャルウェハの第１の実施の形態を示す断面図である。

具体的には、図１に示す構造は、ＡｌＮバッファ層２２、ＧａＮバッファ層２１からなるバッファ層２の特性（導電性、転位密度）を測定するために、本発明の半導体エピタキシャルウェハの第１の実施の形態を用いて作製した特性測定用素子であり、サファイアからなる基板１の上に、アンドープＡｌＮからなるＡｌＮバッファ層２２、厚さ２μｍのアンドープＧａＮからなるＧａＮバッファ層２１、そして、その上に形成した測定用電極１１、１２からなる。そして、上記特性測定用素子構造において、ＡｌＮバッファ層２２の厚さが、それぞれ０．１、０．２、０．３μｍである３つの特性測定用素子を作製した。

この特性測定用素子に用いられている半導体エピタキシャルウェハのエピタキシャル成長には、有機金属気相成長（ＭＯＶＰＥ）法を用いた。ここで、ガリウム原料としてはトリメチルガリウム（ＴＭＧ）を用い、アルミニウム原料としてはトリメチルアルミニウム（ＴＭＡ）を用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては水素を用いた。

図５は、この場合における、ＡｌＮ厚（ＡｌＮバッファ層２２の厚さ）と、導電性（電流値で示し、単位はＡ／mmである）、転位密度（単位はcm^-2である）との関係を示した図である。なお、導電性の評価方法としては、図１に示した半導体エピタキシャルウェハに、１０Ｖの電圧をかけて、そのときに流れる電流を測定し比較した。

その結果、ＡｌＮバッファ層２２、ＧａＮバッファ層２１からなるバッファ層２を形成した場合、特に、ＡｌＮバッファ層２２が０．２μｍ以上の場合においては、非常に小さな電流値（低い導電性）を得ることができた。具体的には、０．１μｍのＡｌＮ厚においては５×１０^-7Ａ／mmの電流値であったのに対し、０．２μｍのＡｌＮ厚においては５×１０^-8Ａ／mmの電流値が得られ、０．３μｍのＡｌＮ厚においては１×１０^-8Ａ／mmの電流値が得られた。

また、このときのＡｌＮバッファ層２２の転位密度は、０．１μｍのＡｌＮ厚においては５×１０⁷cm^-2であったのに対し、０．２μｍのＡｌＮ厚においては１×１０⁸cm^-2の転位密度が得られ、また、０．３μｍのＡｌＮ厚においては５×１０⁸cm^-2の転位密度が得られた。

なお、実際に、本発明の半導体エピタキシャルウェハの第１の実施の形態を用いてＦＥＴを作製する場合には、ＡｌＮ厚を０．２μｍ以上に形成して用いるのがより好ましい。なぜならば、０．２μｍ以上のＡｌＮ厚においても、転位密度が実用上問題を生じないと考えられている１×１０⁹cm^-2以下にまで低下しているからである。

図２は、本発明の半導体エピタキシャルウェハの第１の実施の形態を用いて作製したＨＥＭＴを示す断面図である。

図２に示すＨＥＭＴは、サファイアからなる基板１の上に、厚さ０．３μｍのアンドープＡｌＮからなるＡｌＮバッファ層２２、厚さ２μｍのアンドープＧａＮからなるＧａＮバッファ層２１、厚さ０．１μｍのアンドープＧａＮからなるチャネル層４、厚さ０．０２５μｍのｎ型ＡｌＧａＮからなるキャリア供給層５を順次形成し、その上に厚さ０．００２μｍのキャップ層６を形成した。そして、キャリア供給層５の上にはゲート電極８を形成し、キャップ層６の上にはソース電極７、ドレイン電極９を形成した。

このＨＥＭＴのエピタキシャル成長にはＭＯＶＰＥ法を用いた。また、成長の際に用いた原料は、ガリウム原料としてはＴＭＧを用い、アルミニウム原料としてはＴＭＡを用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては水素を用い、ｎ型ドーパントとしてはモノシランを用いた。エピタキシャル成長は、フェイスアップのヒーター加熱減圧炉（図示せず）を用いて、炉内の圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）に設定して行なった。

このようにして作製したＨＥＭＴの特性を測定した結果、バッファ層の導電性が低下した結果、良好なピンチオフ特性（ピンチオフ電圧−４．１Ｖ）を有することが確認された。

＜実施例２＞
図３は、本発明の半導体エピタキシャルウェハの第２の実施の形態を示す断面図である。

具体的には、図３に示す構造は、ＡｌＮバッファ層３２、ＩｎＧａＮバッファ層３３、ＧａＮバッファ層３１からなるバッファ層３の特性（導電性、転位密度）を測定するために、本発明の第２の実施の形態を用いて作製した特性測定用素子であり、サファイアからなる基板１の上に、ＡｌＮからなるＡｌＮバッファ層３２、厚さ０．０１μｍ、Ｉｎ組成比０．０５のＩｎＧａＮからなるＩｎＧａＮバッファ層３３、厚さ２μｍのアンドープＧａＮからなるＧａＮバッファ層３１、そして、その上に形成した測定用電極１１、１２からなる。そして、上記半導体エピタキシャルウェハの構造において、ＡｌＮバッファ層３２の厚さが、それぞれ０．１、０．２、０．３μｍである３つの半導体エピタキシャルウェハを作製した。

この特性測定用素子に用いられている半導体エピタキシャルウェハのエピタキシャル成長には、実施例１と同様に、ＭＯＶＰＥ法を用いた。また、成長の際に用いた原料は、実施例１と同様に、ガリウム原料としてはＴＭＧを用い、アルミニウム原料としてはＴＭＡを用い、インジウム原料としてはトリメチルインジウム（ＴＭＩ）を用い、窒素原料としてはアンモニアガスを用いた。

このようにして、ＡｌＮバッファ層３２、ＩｎＧａＮバッファ層３３、ＧａＮバッファ層３１からなるバッファ層３を形成した結果、実施例１の場合と同じ程度に小さな電流値（低い導電性）を得ることができ、なおかつ、図６に示した通り、ＡｌＮバッファ層２２、ＧａＮバッファ層２１からなるバッファ層２を形成した場合（実施例１）と比較して、より低い転位密度を得ることができた。

図４は、本発明の半導体エピタキシャルウェハの第２の実施の形態を用いて作製したＨＥＭＴを示す断面図である。

図４に示すＨＥＭＴは、サファイアからなる基板１の上に、厚さ０．３μｍのアンドープＡｌＮからなるＡｌＮバッファ層３２、厚さ０．０１μｍ、Ｉｎ組成比０．０５のアンドープＩｎＧａＮからなるＩｎＧａＮバッファ層３３、厚さ２μｍのアンドープＧａＮからなるＧａＮバッファ層３１、厚さ０．１μｍのアンドープＧａＮからなるチャネル層４、厚さ０．０２５μｍのｎ型ＡｌＧａＮからなるキャリア供給層５を順次形成し、その上に厚さ０．００２μｍのキャップ層６を形成した。そして、キャリア供給層５の上にはゲート電極８を形成し、キャップ層６の上にはソース電極７、ドレイン電極９を形成した。

このＨＥＭＴのエピタキシャル成長には、実施例１と同様に、ＭＯＶＰＥ法を用いた。また、成長の際に用いた原料は、実施例１と同様に、ガリウム原料としてはＴＭＧを用い、アルミニウム原料としてはＴＭＡを用い、インジウム原料としてはＴＭＩを用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては窒素を用い、ｎ型ドーパントとしてはモノシランを用いた。エピタキシャル成長は、フェイスアップのヒーター加熱減圧炉（図示せず）を用いて、炉内の圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）に設定して行なった。

このようにして作製したＨＥＭＴの特性を測定した結果、バッファ層の導電性が低下し、良好なピンチオフ特性（ピンチオフ電圧−４．０Ｖ）を有することが確認された。

＜比較例１＞
図７は、上記実施例１、２の半導体エピタキシャルウェハの比較例としての半導体エピタキシャルウェハを示す断面図である。

具体的には、図７に示す構造は、ＧａＮからなるバッファ層１０の特性（導電性、転位密度）を測定するために作製された特性測定用素子であり、サファイアからなる基板１の上に、厚さ２μｍのＧａＮからなるバッファ層１０、そして、その上に形成した測定用電極１１、１２からなる。なお、この特性測定用素子に用いられている半導体エピタキシャルウェハのエピタキシャル成長方法及びエピタキシャル成長の際に用いた原料等は、上記実施例１、２においてＧａＮバッファ層を成長する際に用いたものと同様である。

その結果得られた電流値は１×１０^-1Ａ／mmであり、上記実施例１、２の場合と比較して、大きい電流値（高い導電性）しか得ることができなかった。

図８は、上記実施例１、２の半導体エピタキシャルウェハの比較例としての半導体エピタキシャルウェハを用いて作製したＨＥＭＴを示す断面図である。

図８に示すＨＥＭＴは、サファイアからなる基板１の上に、厚さ２μｍのアンドープＧａＮからなるバッファ層２１、厚さ０．１μｍのアンドープＧａＮからなるチャネル層４、厚さ０．０２５μｍのｎ型ＡｌＧａＮからなるキャリア供給層５を順次形成し、その上に厚さ０．００２μｍのキャップ層６を形成した。そして、キャリア供給層５の上にはゲート電極８を形成し、キャップ層６の上にはソース電極７、ドレイン電極９を形成した。

このＨＥＭＴのエピタキシャル成長には、実施例１、２と同様に、ＭＯＶＰＥ法を用いた。また、成長の際に用いた原料は、実施例１と同様に、ガリウム原料としてはＴＭＧを用い、アルミニウム原料としてはＴＭＡを用い、窒素原料としてはアンモニアガスを用い、キャリアガスとしては水素を用い、ｎ型ドーパントとしてはモノシランを用いた。エピタキシャル成長は、フェイスアップのヒーター加熱減圧炉（図示せず）を用いて、炉内の圧力を１３３３２Ｐａ（１００Ｔｏｒｒ）に設定して行なった。

このようにして作製したＨＥＭＴの特性を測定した結果、ピンチオフできなかった。つまり、実施例１、２におけるようにバッファ層の導電性が低下することはないので、実施例１、２におけるような良好なピンチオフ特性を有さないことが確認された。

＜他の実施例、変形例＞
上記実施例１、２においては、基板としてサファイア基板を用いたが、基板として炭化珪素（ＳｉＣ）基板を用いてもよく、その場合においても、基板１としてサファイア基板を用いた場合と同様な効果を得ることができる。

上記実施例２においては、Ｉｎ組成比０．０５のＩｎＧａＮバッファ層を用いているが、本発明は特にこれに限定されるものではなく、Ｉｎ組成比が０から１までのＩｎＧａＮバッファ層を含むものである。つまり、Ｉｎ組成比が０の場合（ＧａＮ）、Ｉｎ組成比が１の場合（ＩｎＮ）の場合をも含むものである。

本発明の半導体エピタキシャルウェハの第１の実施の形態を用いて作製した特性測定用素子を示す断面図である。本発明の半導体エピタキシャルウェハの第１の実施の形態を用いて作製した高電子移動度トランジスタ（ＨＥＭＴ）を示す断面図である。本発明の半導体エピタキシャルウェハの第２の実施の形態を用いて作製した特性測定用素子を示す断面図である。本発明の半導体エピタキシャルウェハの第２の実施の形態を用いて作製した高電子移動度トランジスタ（ＨＥＭＴ）を示す断面図である。本発明の半導体エピタキシャルウェハにおけるＡｌＮバッファ層の厚さと転位密度及び電流との関係を示す図である。本発明の半導体エピタキシャルウェハにおける転位密度と電流との関係を示す図である。従来例の半導体エピタキシャルウェハを用いて作製した特性測定用素子を示す断面図である。従来例の半導体エピタキシャルウェハを用いて作製した高電子移動度トランジスタ（ＨＥＭＴ）を示す断面図である。従来例の半導体エピタキシャルウェハ用いて作製した高電子移動度トランジスタのピンチオフ特性と、高電子移動度トランジスタにおける理想的なピンチオフ特性とを示す図である。

符号の説明

１基板
２バッファ層
２１ＧａＮバッファ層
２２ＡｌＮバッファ層
３バッファ層
３１ＧａＮバッファ層
３２ＡｌＮバッファ層
３３ＩｎＧａＮバッファ層
４チャネル層
５キャリア供給層
６キャップ層
７ソース電極
８ゲート電極
９ドレイン電極
１０バッファ層
１１測定用電極
１２測定用電極

Claims

基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層がＡｌＮバッファ層、ＧａＮバッファ層を順に形成した構造からなることを特徴とする半導体エピタキシャルウェハ。
基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層がＡｌＮバッファ層、ＧａＮバッファ層を順に形成した構造からなり、且つ前記ＡｌＮバッファ層の厚さが０．２μｍ以上であることを特徴とする半導体エピタキシャルウェハ。
基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層がＡｌＮバッファ層、ＧａＮバッファ層を順に形成した構造からなり、且つ前記ＡｌＮバッファ層の厚さが０．２μｍ以上、前記ＧａＮバッファ層の厚さが０．５μｍ以上、前記バッファ層の総厚さが０．７μｍ以上であることを特徴とする半導体エピタキシャルウェハ。
基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層がＡｌＮバッファ層、Ｉｎ_XＧａ_1-XＮバッファ層（０≦Ｘ≦１）、ＧａＮバッファ層を順に形成した構造からなることを特徴とする半導体エピタキシャルウェハ。
基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層がＡｌＮバッファ層、Ｉｎ_XＧａ_1-XＮバッファ層（０≦Ｘ≦１）、ＧａＮバッファ層を順に形成した構造からなり、且つ、前記ＡｌＮバッファ層の厚さが０．２μｍ以上であることを特徴とする半導体エピタキシャルウェハ。
基板の上にバッファ層を有する半導体エピタキシャルウェハにおいて、
前記バッファ層がＡｌＮバッファ層、Ｉｎ_XＧａ_1-XＮバッファ層（０≦Ｘ≦１）、ＧａＮバッファ層を順に形成した構造からなり、且つ前記ＡｌＮバッファ層の厚さが０．２μｍ以上、前記Ｉｎ_XＧａ_1-XＮバッファ層の厚さが０．０１μｍ以上、前記ＧａＮバッファ層の厚さが０．５μｍ以上、前記バッファ層の総厚さが０．７１μｍ以上であることを特徴とする半導体エピタキシャルウェハ。
請求項１乃至６のいずれかに記載の半導体エピタキシャルウェハにおいて、
上記基板が、サファイア基板又はＳｉＣ基板からなることを特徴とする半導体エピタキシャルウェハ。
請求項１乃至７のいずれかに記載の半導体エピタキシャルウェハにおいて、
上記バッファ層における転位密度が１×１０⁸cm^-2以上であることを特徴とする半導体エピタキシャルウェハ。
請求項１乃至８のいずれかに記載の半導体エピタキシャルウェハ上に、チャネル層、電子供給層、ソース電極、ゲート電極、ドレイン電極を形成し、切り分けることにより作製したことを特徴とする電界効果トランジスタ。