JP2018174245A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2018174245A
JP2018174245A JP2017071862A JP2017071862A JP2018174245A JP 2018174245 A JP2018174245 A JP 2018174245A JP 2017071862 A JP2017071862 A JP 2017071862A JP 2017071862 A JP2017071862 A JP 2017071862A JP 2018174245 A JP2018174245 A JP 2018174245A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
back barrier
barrier layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017071862A
Other languages
English (en)
Other versions
JP6966689B2 (ja
Inventor
牧山　剛三
Kozo Makiyama
剛三 牧山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017071862A priority Critical patent/JP6966689B2/ja
Priority to PCT/JP2018/006034 priority patent/WO2018180021A1/ja
Publication of JP2018174245A publication Critical patent/JP2018174245A/ja
Priority to US16/295,207 priority patent/US11024730B2/en
Application granted granted Critical
Publication of JP6966689B2 publication Critical patent/JP6966689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ショートチャネル効果の十分な抑制を実現する窒化物半導体装置を実現する。【解決手段】ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、窒化物半導体積層構造２が、バッファ層２ａと、バッファ層２ａ上に設けられたＩｎＧａＮを含むバックバリア層２ｂと、バックバリア層２ｂ上に設けられた電子走行層２ｃとを備えており、バックバリア層２ｂは、厚み方向について、バッファ層２ａとの第１界面でＩｎ組成が増加し、第１界面から電子走行層２ｃとの第２界面に向かってＩｎ組成が連続的に減少する。【選択図】図７

Description

本発明は、窒化物半導体装置及びその製造方法に関する。
化合物半導体装置の高出力化を実現するために、大きなピエゾ分極及び自発分極により高濃度の２次元電子ガスを発生させることのできる窒化物半導体を用いたＨＥＭＴの開発が盛んに行われている。更に近年では、従来のＡｌＧａＮの電子供給層（障壁層）の代わりに、更に高い自発分極やＧａＮチャネルに対する高いピエゾ分極を有するＩｎＡｌＧａＮ等のＩｎ系窒化物半導体を電子供給層に用いることが検討されている。高い自発分極を有するＩｎ系窒化物半導体の障壁層は、薄膜であっても高濃度の２次元電子ガスを誘起できることから、高出力性と高周波性を併せ持つ材料として注目されている。これらの高い２次元電子ガス密度は、高い電流密度を実現する。また、ＧａＮをチャネル材料として用いるＨＥＭＴでは、その高い絶縁破壊耐圧により、高電圧動作が可能である。
特開２０１６−１０５４９９号公報 特開２００４−３２７８９２号公報
近時では、窒化物半導体装置の更なる微細化が進行している。微細なゲート電極を有する高周波向けの窒化物半導体装置では、オフ状態のゲート空乏層下を迂回するドレインリーク電流が発生する。このリーク電流は、ゲート電圧の印加によるドレイン電流の制御性を低下させ、窒化物半導体装置の効率を低下させる原因となる。更に、オフ状態での一定のリーク電流は、デバイスの高電圧動作を阻害する要因ともなる。この問題に対処すべく、多くの研究機関でいわゆるバックバリア層を用いたリーク電流の低減技術の開発が進められている。
しかしながら、バックバリア層を用いても、リーク電流を十分に低減させて、特に高電圧動作時におけるショートチャネル効果を抑制することは困難である。
本発明は、ショートチャネル効果の十分な抑制を実現する窒化物半導体装置及びその製造方法を提供することを目的とする。
一つの態様では、窒化物半導体装置は、第１窒化物半導体層と、前記第１窒化物半導体層上に設けられたＩｎＧａＮを含むバックバリア層と、前記バックバリア層上に設けられた第２窒化物半導体層とを含み、前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少する。
一つの態様では、窒化物半導体装置は、第１窒化物半導体層と、前記第１窒化物半導体層上に設けられたＡｌＧａＮを含むバックバリア層と、前記バックバリア層上に設けられた第２窒化物半導体層とを含み、前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記第２界面でＡｌ組成が減少する。
一つの態様では、窒化物半導体装置は、第１窒化物半導体層と、前記第１窒化物半導体層上に設けられたＩｎＡｌＧａＮを含むバックバリア層と、前記バックバリア層上に設けられた第２窒化物半導体層とを含み、前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少する。
一つの態様では、窒化物半導体装置は、二次元電子ガスが生成される第１窒化物半導体層と、前記第１窒化物半導体層の下方に設けられており、上面又は下面に負電荷を有する第２窒化物半導体層とを備えており、前記第２窒化物半導体層の前記下面と接する部分と、前記第２窒化物半導体層の前記上面と接する部分とが同一組成の同一材料からなる。
一つの態様では、窒化物半導体装置の製造方法は、第１窒化物半導体層上にＩｎＧａＮを含むバックバリア層を形成する工程と、前記バックバリア層上に第２窒化物半導体層を形成する工程とを含み、前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少する。
一つの態様では、窒化物半導体装置の製造方法は、第１窒化物半導体層上にＡｌＧａＮを含むバックバリア層を形成する工程と、前記バックバリア層上に第２窒化物半導体層を形成する工程とを含み、前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記界面でＡｌ組成が減少する。
一つの態様では、窒化物半導体装置の製造方法は、第１窒化物半導体層上にＩｎＡｌＧａＮを含むバックバリア層を形成する工程と、前記バックバリア層上に第２窒化物半導体層を形成する工程とを含み、前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少する。
上記の諸態様によれば、特に高電圧動作時におけるショートチャネル効果の十分な抑制を実現する信頼性の高い窒化物半導体装置が得られる。
第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。 第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法２の主要工程を順に示す概略断面図である。 比較例２のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、伝導体のバンド状態を示す特性図である。 比較例１，２のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子分布を示すシミュレーション図である。 第１の実施形態（製造方法２）によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成と共に、バックバリア層のＩｎ組成を示す模式図である。 第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子分布を、比較例２の電子分布と共に示す模式図である。 第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴのＩ−Ｖ特性を、比較例１のＩ−Ｖ特性と共に示す特性図である。 第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴのＩ−Ｖ特性を、バックバリア層を有する比較例１との比較に基づいて示す特性図である。 第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、Ｉ／Ｖ特性におけるバックバリア層のヘテロ界面からの距離の依存性を示す特性図である。 第１の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴのＩｎ組成の他の例を示す特性図である。 第２の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。 図１３に引き続き、第２の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。 図１４に引き続き、第２の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。 第２の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法２の主要工程を順に示す概略断面図である。 比較例のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、伝導体のバンド状態を示す特性図である。 第２の実施形態（製造方法２）によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成と共に、バックバリア層のＡｌ組成を示す模式図である。 第２の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子分布を、比較例２の電子分布と共に示す模式図である。 第２の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子分布を、比較例の電子分布と共に示す模式図である。 第２の実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴのＡｌ組成の他の例を示す特性図である。 第２の実施形態（製造方法２）の変形例によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成と共に、バックバリア層のＩＩＩ族元素組成（Ｉｎ組成及びＡｌ組成の和）を示す模式図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
（第１の実施形態）
本実施形態では、窒化物半導体装置としてＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
（製造方法１）
図１〜図３は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、窒化物半導体積層構造２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
窒化物半導体積層構造２は、バッファ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、電子供給層（障壁層）２ｅ、及びキャップ層２ｆを有して構成される。
完成したＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴ用エピ結晶では、電子走行層２ｃの電子供給層２ｅ（正確には中間層２ｄ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｃの化合物半導体（ここではＧａＮ）と電子供給層２ｅの化合物半導体（ここではＩｎＡｌＧａＮ）との分極の相違に基づいて生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ｉ（インテンショナリ・アンドープ）−ＧａＮを２０００ｎｍ程度の厚みに、ＩｎＧａＮを５ｎｍ以下、例えば２ｎｍ程度の厚みに、ｉ−ＧａＮを３０ｎｍ程度の厚みに、ＡｌＮを１ｎｍ程度の厚みに、ｎ−ＩｎＡｌＧａＮを１０ｎｍ程度の厚みに、ｎ−ＧａＮを１ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、バックバリア層２ｂ、電子走行層２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆが形成される。バッファ層２ａとしては、ＧａＮの代わりにＡｌＧａＮ等を用いて形成することもできる。
バッファ層２ａ、電子走行層２ｃ、及びキャップ層２ｆとなるＧａＮの原料ガスとしては、トリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。バックバリア層２ｂとなるＩｎＧａＮの原料ガスとしては、トリメチルインジウム（ＴＭＩ）ガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。中間層２ｄとなるＡｌＮの原料ガスとしては、トリメチルアルミニウム（ＴＭＡ）ガス及びＮＨ3ガスの混合ガスを用いる。電子供給層２ｅとなるＩｎＡｌＧａＮの原料ガスとしては、ＴＭＩガス、ＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する窒化物半導体層に応じて、Ｇａ源であるＴＭＧガス、Ｉｎ源であるＴＭＩガス、Ａｌ源であるＴＭＡガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
本実施形態では、バックバリア層２ｂとなるＩｎＧａＮを成長する際には、バッファ層２ａとの界面でＩｎ組成が０％から増加して最大値となり、上面（電子走行層２ｃが形成されたときの電子走行層２ｃとの界面）に向かうほどＩｎ組成が連続的に減少して当該上面で０％となるような組成傾斜部を有するように、ＴＭＩガスの流量を調節する。Ｉｎ組成の最大値は、例えば１０％程度とされる。
また、バックバリア層２ｂを形成する際に、バックバリア層２ｂの形成直前に温度を降下させ、バックバリア層２ｂの形成直後から温度を上昇させることが好ましい。これにより、バックバリア層２ｂの下面及び上面より上部の一部は、炭素（Ｃ）を含有し、下面側が上面側よりも炭素濃度が高くなる。Ｃは、アクセプタ型準位として作用するために、炭素濃度の多いバックバリア２ｂの下面の伝導帯底ポテンシャルを高めることができる。そのため、バッファ層２ａ側への電子拡散が防止され、ショートチャネル効果の抑制及びドレインリーク電流の低減に効果がある。
電子供給層２ｅとなるＩｎＡｌＧａＮ及びキャップ層２ｆとなるＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図１（ｂ）に示すように、素子分離領域３を形成する。
詳細には、窒化物半導体積層構造２の素子分離箇所に、例えばアルゴン（Ａｒ）を注入する。これにより、窒化物半導体積層構造２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離領域３により、窒化物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、窒化物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１（ｃ）に示すように、レジストマスク１１を形成する。
詳細には、窒化物半導体積層構造２の表面にレジストを塗布してレジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する窒化物半導体積層構造２の表面を露出する開口１１ａ，１１ｂを形成する。以上により、窒化物半導体積層構造２上に開口１１ａ，１１ｂを有するレジストマスク１１が形成される。
続いて、図１（ｄ）に示すように、窒化物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極溝２Ａ，２Ｂを形成する。
詳細には、レジストマスク１１を用いて、キャップ層２ｆを貫通して電子供給層２ｄの途中まで、電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｄの表面の電極形成予定位置を露出する電極溝２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ａ，２Ｂは、キャップ層２ｅ及び電子供給層２ｄを貫通して中間層２ｄの途中までエッチングして形成しても良い。
レジストマスクは、加温した有機溶剤により除去される。
続いて、図２（ａ）に示すように、ソース電極４及びドレイン電極５を形成する。
先ず、窒化物半導体積層構造２上に、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストマスクを形成する。詳細には、電極用溝２Ａ，２Ｂよりも幅広の開口１２ａ，１２ｂを有するレジストマスク１２と、レジストマスク１２上に、電極溝２Ａ，２Ｂと同等程度の幅の開口１３ａ，１３ｂを有するレジストマスク１３とを形成する。
レジストマスク１２，１３を用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極溝２Ａ，２Ｂを露出させる開口１２ａ，１３ａ及び開口１２ｂ，１３ｂ内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク１２，１３及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。以上により、電極溝２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
続いて、図２（ｂ）に示すように、保護絶縁膜６を形成する。
詳細には、ソース電極４上及びドレイン電極５上を含む窒化物半導体積層構造２の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等を用いて、例えば５０ｎｍ程度の厚みに堆積する。このＳｉＮの波長６３３ｎｍの光に対する屈折率は２．０近傍であり、ストイキオメトリのＳｉＮである。以上により、保護絶縁膜６が形成される。
続いて、図２（ｃ）に示すように、レジストマスク１４を形成する。
詳細には、保護絶縁膜６の全面にスピンコート法等により電子線レジストを塗布する。電子線レジストとしては単層であり、例えば商品名ＰＭＧＩ（米国マイクロケム社製）を用いる。塗布した電子線レジストに電流方向に例えば０．１μｍ長で電子線を入射して感光させ、現像により開口１４ａを形成する以上により、開口１４ａを有するレジストマスク１４が形成される。
続いて、図２（ｄ）に示すように、保護絶縁膜６に開口６ａを形成する。
詳細には、レジストマスク１４を用い、エッチングガスとして例えばＳＦ6を用いて保護絶縁膜６をドライエッチングする。以上により、保護絶縁膜６に開口６ａが形成される。
続いて、図３（ａ）に示すように、レジストマスク１５，１６，１７を形成する。
詳細には、先ず、保護絶縁膜６上に電子線レジストを塗布する。電子線レジストは３層からなり、下層レジストには商品名ＰＭＭＡ（米国マイクロケム社製）、中間層レジストには商品名ＰＭＧＩ（米国マイクロケム社製）、上層レジストには商品名ＺＥＰ５２０(日本ゼオン社製)を用いる。上層レジストのゲート電極の形成予定領域に電流方向に例えば０．８μｍ長で電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＥＰ−ＳＤ(日本ゼオン社製)を用いて、上層レジストに例えば０．８μｍ長の開口を形成する。更に、例えば商品面ＮＭＤ−Ｗ(東京応化社製)を用いて、上層レジストの開口端からオーミック電極方向に０．５μｍセットバックさせた領域の中間層レジストを除去する。次に、上層レジスト及び中間層レジストの開口中央部に（保護絶縁膜６の開口６ａを内包するように)、電流方向に例えば０．１μｍ長電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＭＤ−Ｂ(東京応化社製)を用いて、下層レジストに保護絶縁膜６の開口６ａよりも幅広に、例えば０．１５μｍ長の開口を形成する。以上により、開口１５ａ，１６ａ，１７ａが形成されたレジストマスク１５，１６，１７が形成される。
続いて、図３（ｂ）に示すように、ゲート電極７を形成する。
詳細には、レジストマスク１５，１６，１７を用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口１６ａ，１７ａ内で、開口６ａ内を含むレジストマスク１５上に堆積する。Ｎｉの厚みは１０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。以上により、保護絶縁膜６上に、開口６ａを電極材料の一部で埋め込むゲート電極７が形成される。ゲート電極７は、保護絶縁膜６の開口６ａを埋め込む第１部分と、その上で開口６ａよりも幅広で絶縁膜６上に乗り上げる第２部分と、その上で第２部分よりも幅広の第３部分とが一体とされてなるものである。
続いて、図３（ｃ）に示すように、加温した有機溶剤を用いたリフトオフ法により、レジストマスク１５，１６，１７及びレジストマスク１７上に堆積したＮｉ／Ａｕ（不図示）を除去する。
しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成等の諸工程を経て、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
（製造方法２）
図４は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法２の主要工程を順に示す概略断面図である。
製造方法２では、製造方法１と同様に、図１（ａ）〜図２（ｄ）の各工程を実行する。このとき、窒化物半導体積層構造２上の保護絶縁膜６に開口６ａが形成される。
続いて、図４（ａ）に示すように、レジストマスク１８，１６，１７を形成する。
詳細には、先ず、保護絶縁膜６上に電子線レジストを塗布する。電子線レジストは３層からなり、下層レジストには商品名ＰＭＭＡ（米国マイクロケム社製）、中間層レジストには商品名ＰＭＧＩ（米国マイクロケム社製）、上層レジストには商品名ＺＥＰ５２０(日本ゼオン社製)を用いる。上層レジストのゲート電極の形成予定領域に電流方向に例えば０．８μｍ長で電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＥＰ−ＳＤ(日本ゼオン社製)を用いて、上層レジストに例えば０．８μｍ長の開口を形成する。更に、例えば商品名ＮＭＤ−Ｗ(東京応化社製)を用いて、上層レジストの開口端からオーミック電極方向に０．５μｍセットバックさせた領域の中間層レジストを除去する。次に、上層レジスト及び中間層レジストの開口中央部に（保護絶縁膜６の開口６ａを内包するように)、電流方向に例えば０．１μｍ長電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＭＤ−Ｂ(東京応化社製)を用いて、下層レジストに保護絶縁膜６の開口６ａと同等、即ち０．１μｍ長の開口を形成する。以上により、開口１８ａ，１６ａ，１７ａが形成されたレジストマスク１８，１６，１７が形成される。
続いて、図４（ｂ）に示すように、ゲート電極８を形成する。
詳細には、レジストマスク１８，１６，１７を用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口１６ａ，１７ａ内で、開口６ａ内を含むレジストマスク１８上に堆積する。Ｎｉの厚みは１０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。以上により、保護絶縁膜６上に、開口６ａを電極材料の一部で埋め込むゲート電極８が形成される。ゲート電極８は、保護絶縁膜６の開口６ａを埋め込み保護絶縁膜６の上方に伸びる第１部分と、その上で第１部分よりも幅広の第２部分とが一体とされてなるものである。
続いて、図４（ｃ）に示すように、加温した有機溶剤を用いたリフトオフ法により、レジストマスク１８，１６，１７及びレジストマスク１７上に堆積したＮｉ／Ａｕ（不図示）を除去する。
しかる後、ソース電極４、ドレイン電極５、ゲート電極８と接続される配線の形成等の諸工程を経て、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、諸比較例との比較に基づいて説明する。
比較例１は、バックバリア層を有しないＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴである。
比較例２は、ＩＮＧａＮのバックバリア層を、ｉ−ＧａＮ間（バッファ層と電子走行層との間）に設けたＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴである。比較例２では、バックバリア層は、バッファ層との界面及び電子走行層との界面でＩｎ組成が階段状（急峻）に増加し、両界面間の厚み方向でＩｎ組成が１０％の略一定値とされている。
比較例２のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、伝導体のバンド状態を図５に示す。この場合、逆ピエゾ電荷による伝導帯の湾曲及びバッファ層及び電子走行層のｉ−ＧａＮとバックバリア層のＩｎＧａＮとの伝導帯ポテンシャルの不連続により、電子に対する障壁が形成される。
比較例１，２のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子分布について調べた結果を図６に示す。比較例１の電子分布を（ａ）に、比較例２の電子分布を（ｂ）にそれぞれ示す。比較例２の方が、比較例１よりも、バッファ層又は電子走行層における電子濃度が抑制されていることが判る。
しかしながら、バックバリア層を有する比較例においても、電子が優位な濃度で分布していることが確認される。これは、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴのピンチオフ特性を低下させる原因となる。比較例２では、バックバリア層の逆ピエゾ電荷による伝導帯の湾曲及びバッファ層及び電子走行層のＧａＮとバックバリア層のＩｎＧａＮとの伝導帯ポテンシャルの不連続により電子に対する障壁が形成される。本実施形態では、この障壁形成にも関わらず、電子が優位な濃度で分布するのは、バッファ層や電子走行層内の伝導帯全体のポテンシャルが増大せずに、電子に対して十分な閉じ込め効果を発揮していないからであると結論した。
図７は、本実施形態（製造方法２）によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成と共に、バックバリア層のＩｎ組成を示す模式図である。（ａ）がＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成、（ｂ）がバックバリア層のＩｎ組成を示す。
図７（ａ）のように、このＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、窒化物半導体積層構造２は、２ＤＥＧの下方において、バッファ層（又は電子走行層）のｉ−ＧａＮ間に、下面に負電荷を有する負電荷層（ここではバックバリア層２ｂ）が設けられている。負電荷層の下面と接する部分と負電荷層の上面と接する部分とは、同一組成率の同一材料（図７ではｉ−ＧａＮ）とされている。具体的に、このＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、ＩｎＧａＮのバックバリア層２ｂの挿入位置に、負電荷と正電荷とが差し引きされて残留した負電荷を有するものである。この負電荷の存在は、ＣＶ法又は顕微ＥＢ法により確認することができる。他の方法で確認しても良い。
比較例２では、バックバリア層のバッファ層との界面には負の固定電荷（自発分極電荷及びピエゾ分極電荷）が生成され、バックバリア層の電子走行層との界面には正の固定電荷（自発分極電荷及びピエゾ分極電荷）が生成される。負の固定電荷と正の固定電荷とは同量であり、両者は差し引きされて電荷中性となる。
これに対して、本実施形態では、バックバリア層２ｂは図７（ｂ）に示すＩｎ組成を有する。即ち、厚み方向について、バッファ層２ａとの界面でＩｎ組成が０％から増加して最大値（例えば１０％）となり、電子走行層２ｃとの界面に向かうほどＩｎ組成が連続的に減少して当該界面で０％となる組成傾斜部を有するものである。バックバリア層２ｂでは、電子走行層２ｃとの界面でＩｎ組成が連続的に（徐々に）変化していることで、正の固定電荷の一部が欠損される。そのため、バックバリア層２ｂでは、電子走行層２ｃとの界面とバッファ層２ａとの界面との電荷中性が壊れ、結果として負の固定電荷が過多となる。この負の固定電荷により、バッファ層２ａにおけるｉ−ＧａＮの伝導帯のポテンシャルが上昇する。これにより、電子に対する十分な閉じ込め効果が得られ、ショートチャネル効果の抑制が実現する。
一方、一般的なバックバリア層はその厚みが例えば１００ｎｍ程度と大きく、バックバリア層を設けたことに起因して電流コラプスが増加するという問題がある。本実施形態では、バックバリア層２ｂは上記のようなＩｎ組成分布を有するものであり、バックバリア層２ｂは一般的なバックバリア層に比較して薄くても、十分な量の負の固定電荷を発生させることができる。そのため、電流コラプスを低減させることができる。具体的に、本実施形態におけるバックバリア層２ｂは、５ｎｍ程度以下の厚みとされる。これにより、バックバリア層２ｂにより、ピンチオフ特性が向上し、電流コラプスが緩和される。電流コラプスの低減機構については、従来のバックバリア層としては、厚いものが用いられてきた。バックバリア層として特にＡｌＧａＮを用いた場合、結晶内のトラップの低減が困難で、このトラップによる電流コラプスが問題となっていた。なお、このトラップの影響は、トラップ総量（トラップ濃度と厚みとの積）に比例して大きくなる。
図８は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子分布を、比較例２の電子分布と共に示す模式図である。（ａ）が比較例２を、（ｂ）が本実施形態をそれぞれ示す。
比較例２では、ゲート電極の直下を回り込むように分布する高い電子濃度領域が確認されるのに対して、本実施形態では、この電子濃度領域の形成が抑制されていることが判る。
図９は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴのＩ−Ｖ特性を、比較例２のＩ−Ｖ特性と共に示す特性図である。
本実施形態では、比較例に比べて、ショートチャネル効果が抑制されていることが明確に判る。図９が示すように、第1の実施形態では、閾値が正側に回帰している。この閾値の正側シフトがショートチャネル効果の抑制、即ち、閾値の負側シフト阻止効果を示している。
図１０は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、異なるゲート長に対応するＩ／Ｖ特性を、バックバリア層を有する比較例２との比較に基づいて示す
特性図である。（ａ）が比較例２、（ｂ）が本実施形態をそれぞれ示す。
本実施形態では、比較例２と比較して、ショートチャネル効果が抑制されている。
本実施形態では、バックバリア層２ｂのバッファ層２ａとの界面近傍におけるＩｎ組成、即ちバックバリア層２ｂにおけるＩｎ組成の最大値は、５％〜２０％、例えば１０％とする。この最大値が５％よりも低いとショートチャネル効果の抑制、即ち、ドレインリーク電流低減効果が低くなり、２０％よりも高いとバックバリア２ｂ内にキャリアが誘起され、導電性を帯びるため、上記の範囲とすることが好ましい。
バックバリア層２ｂは、炭素（Ｃ）を含有し、下面側が上面側よりも炭素濃度が高い。この構成により、バッファ層２ａのｉ−ＧａＮの伝導帯ポテンシャルが上昇し、バックバリア性が向上する。
バックバリア層２ｂは、厚み方向について、バッファ層２ａとの界面でＩｎ組成が階段状（急峻）に増加し、バッファ層２ａとの界面から電子走行層２ｃとの界面に向かうほどＩｎ組成が連続的に減少して当該界面で０％となるＩｎ組成を有する。この構成により、バックバリア層２ｂは、バッファ層２ａとの界面の負電荷が電子走行層２ｃとの界面の正電荷よりも例えば１０％以内の過多を有する。これにより、バッファ層２ａのｉ−ＧａＮの伝導帯ポテンシャルが十分に上昇し、ショートチャネル効果が抑制に資することになる。
バックバリア層２ｂは、ヘテロ界面である電子走行層２ｃの上面から４０ｎｍ程度の距離内に位置する（即ち、電子走行層２ｃの厚みが４０ｎｍ程度以下である）ことが好ましい。
図１１は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、Ｉ／Ｖ特性におけるバックバリア層のＩｎＡｌＧａＮ／ＧａＮヘテロ界面からの距離の依存性を示す特性図である。
このシミュレーションでは、ドレイン電流がオフからオンとなるときの特性曲線の主要領域（sub-threshold slope）に着目して、異なる前記距離に対応する特性曲線の傾きを、バックバリア層を有しない比較例１（非B.B.）の当該傾きと比較する。前記距離が１０ｎｍ〜４０ｎｍの特性曲線の主要領域における傾きは、非B.B.の前記傾きよりも大きく、非B.B.よりも高いピンチオフ特性が得られていることが判る。これに対して、前記距離が５０ｎｍの特性曲線の前記傾きは、非B.B.の前記傾きとほぼ等しく、ピンチオフ特性は十分とは言えない。このＩ−Ｖ特性の傾きとは、１０-4Ａ／ｍｍ程度以下の低電流領域での電流／電圧勾配を示す。この勾配は、電流値を１桁変えるために必要な電圧を示し、ゲート空乏層によるチャネル制御性を示す。この傾きが大きい方がスイッチング特性や低消費電力性に優れたデバイスとなる。一般に、この傾きは、ショートチャネル効果が大きくドレインリーク電流が大きい場合、緩くなる。以上より、前記距離を４０ｎｍ程度内とすることが好適である。
以上説明したように、本実施形態によれば、ショートチャネル効果の十分な抑制を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
本実施形態では、ＩｎＧａＮのバックバリア層２ｂを、例えば図１２のような、Ｉｎ組成の均一な部分を含むＩｎ組成となるように形成しても良い。
この場合には、バックバリア層２ｂとなるＩｎＧａＮを成長する際には、バッファ層２ａとの界面でＩｎ組成が０％から増加して最大値となり、所定時間、当該最大値を維持し、その後、上面（電子走行層２ｃが形成されたときの電子走行層２ｃとの界面）に向かうほどＩｎ組成が連続的に減少して当該上面で０％となるような組成傾斜部を有するように、ＴＭＩガスの流量を調節する。Ｉｎ組成の最大値は、例えば１０％程度とされる。
これにより、バックバリア層２ｂのＩｎ組成は、厚み方向について、バッファ層２ａとの界面でＩｎ組成が０％から増加して最大値（例えば１０％）となり、若干の厚み分だけ当該最大値が維持され、電子走行層２ｃとの界面に向かうほどＩｎ組成が連続的に減少して当該界面で０％となる組成傾斜部を有するものとなる。
この場合でも、図８（ｂ）と同様の電子分布となり、図８（ａ）のようなゲート電極の直下を回り込むように分布する高い電子濃度領域の形成が抑制され、ショートチャネル効果の十分な抑制が得られる。
（第２の実施形態）
本実施形態では、第１の実施形態と同様に窒化物半導体装置としてＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、バックバリア層の材料が異なる点で第１の実施形態と相違する。
（製造方法１）
図１３〜図１５は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法１を工程順に示す概略断面図である。
先ず、図１３（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、窒化物半導体積層構造２１を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
窒化物半導体積層構造２１は、バッファ層２ａ、バックバリア層２２、電子走行層（障壁層）２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆを有して構成される。
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｃの電子供給層２ｅ（正確には中間層２ｄ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｃの化合物半導体（ここではＧａＮ）と電子供給層２ｅの化合物半導体（ここではＩｎＡｌＧａＮ）との分極の相違に基づいて生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ｉ（インテンショナリ・アンドープ）−ＧａＮを２０００ｎｍ程度の厚みに、ＡｌＧａＮを５ｎｍ以下、例えば２ｎｍ程度の厚みに、ｉ−ＧａＮを３０ｎｍ程度の厚みに、ＡｌＮを１ｎｍ程度の厚みに、ｎ−ＩｎＡｌＧａＮを１０ｎｍ程度の厚みに、ｎ−ＧａＮを１ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、バックバリア層２２、電子走行層２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆが形成される。バッファ層２ａとしては、ＧａＮの代わりに一部にＡｌＧａＮ等を用いて形成することもできる。
バッファ層２ａ、電子走行層２ｃ、及びキャップ層２ｆとなるＧａＮの原料ガスとしては、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。バックバリア層２２となるＡｌＧａＮの原料ガスとしては、ＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。中間層２ｄとなるＡｌＮの原料ガスとしては、ＴＭＡガス及びＮＨ3ガスの混合ガスを用いる。電子供給層２ｅとなるＩｎＡｌＧａＮの原料ガスとしては、ＴＭＩガス、ＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する窒化物半導体層に応じて、Ｇａ源であるＴＭＧガス、Ｉｎ源であるＴＭＩガス、Ａｌ源であるＴＭＡガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
本実施形態では、バックバリア層２２となるＡｌＧａＮを成長する際には、バッファ層２ａとの界面から上面（電子走行層２ｃが形成されたときの電子走行層２ｃとの界面）に向かうほどＡｌ組成が０％から連続的に増加して最大値となり、当該上面で減少して０％となるように、ＴＭＡガスの流量を調節する。Ａｌ組成の最大値は、例えば３０％程度とされる。
また、窒化物半導体積層構造２１を形成する際に、温度変化又はＶ−ＩＩＩ比の調整を
することが好ましい。具体的には、バックバリア層２２の下面を形成する直前に温度を低下させ、バックバリア層２２の上面を形成した直後に温度を増大させる。これにより、バックバリア層２２は、炭素（Ｃ）を含有し、下面側が上面側よりも炭素濃度が高くなる。
電子供給層２ｅとなるＩｎＡｌＧａＮ及びキャップ層２ｆとなるＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＩｎＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図１３（ｂ）に示すように、素子分離領域３を形成する。
詳細には、窒化物半導体積層構造２１の素子分離箇所に、例えばアルゴン（Ａｒ）を注入する。これにより、窒化物半導体積層構造２１及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離領域３により、窒化物半導体積層構造２１上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、窒化物半導体積層構造２１のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図１３（ｃ）に示すように、レジストマスク１１を形成する。
詳細には、窒化物半導体積層構造２１の表面にレジストを塗布してレジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する窒化物半導体積層構造２１の表面を露出する開口１１ａ，１１ｂを形成する。以上により、窒化物半導体積層構造２１上に開口１１ａ，１１ｂを有するレジストマスク１１が形成される。
続いて、図１３（ｄ）に示すように、窒化物半導体積層構造２１の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極溝２Ａ，２Ｂを形成する。
詳細には、レジストマスク１１を用いて、キャップ層２ｆを貫通して電子供給層２ｅの途中まで、電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｅの表面の電極形成予定位置を露出する電極溝２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ａ，２Ｂは、キャップ層２ｅ及び電子供給層２ｅを貫通して中間層２ｄの途中までエッチングして形成しても良い。
レジストマスクは、加温した有機溶剤により除去される。
続いて、図１４（ａ）に示すように、ソース電極４及びドレイン電極５を形成する。
先ず、窒化物半導体積層構造２１上に、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストマスクを形成する。詳細には、電極用溝２Ａ，２Ｂよりも幅広の開口１２ａ，１２ｂを有するレジストマスク１２と、レジストマスク１２上に、電極溝２Ａ，２Ｂと同等程度の幅の開口１３ａ，１３ｂを有するレジストマスク１３とを形成する。
レジストマスク１２，１３を用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極溝２Ａ，２Ｂを露出させる開口１２ａ，１３ａ及び開口１２ｂ，１３ｂ内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク１２，１３及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｅとオーミックコンタクトさせる。以上により、電極溝２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
続いて、図１４（ｂ）に示すように、保護絶縁膜６を形成する。
詳細には、ソース電極４上及びドレイン電極５上を含む窒化物半導体積層構造２１の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等を用いて、例えば５０ｎｍ程度の厚みに堆積する。このＳｉＮの波長６３３ｎｍの光に対する屈折率は２．０近傍であり、ストイキオメトリのＳｉＮである。以上により、保護絶縁膜６が形成される。
続いて、図１４（ｃ）に示すように、レジストマスク１４を形成する。
詳細には、保護絶縁膜６の全面にスピンコート法等により電子線レジストを塗布する。電子線レジストとしては単層であり、例えば商品名ＰＭＧＩ（米国マイクロケム社製）を用いる。塗布した電子線レジストに電流方向に例えば０．１μｍ長で電子線を入射して感光させ、現像により開口１４ａを形成する。以上により、開口１４ａを有するレジストマスク１４が形成される。
続いて、図１４（ｄ）に示すように、保護絶縁膜６に開口６ａを形成する。
詳細には、レジストマスク１４を用い、エッチングガスとして例えばＳＦ6を用いて保護絶縁膜６をドライエッチングする。以上により、保護絶縁膜６に開口６ａが形成される。
続いて、図１５（ａ）に示すように、レジストマスク１５，１６，１７を形成する。
詳細には、先ず、保護絶縁膜６上に電子線レジストを塗布する。電子線レジストは３層からなり、下層レジストには商品名ＰＭＭＡ（米国マイクロケム社製）、中間層レジストには商品名ＰＭＧＩ（米国マイクロケム社製）、上層レジストには商品名ＺＥＰ５２０(日本ゼオン社製)を用いる。上層レジストのゲート電極の形成予定領域に電流方向に例えば０．８μｍ長で電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＥＰ−ＳＤ(日本ゼオン社製)を用いて、上層レジストに例えば０．８μｍ長の開口を形成する。更に、例えば商品名ＮＭＤ−Ｗ(東京応化社製)を用いて、上層レジストの開口端からオーミック電極方向に０．５μｍセットバックさせた領域の中間層レジストを除去する。次に、上層レジスト及び中間層レジストの開口中央部に（保護絶縁膜６の開口６ａを内包するように)、電流方向に例えば０．１５μｍ長電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＭＤ−Ｂ(東京応化社製)を用いて、下層レジストに保護絶縁膜６の開口６ａよりも幅広に、例えば０．１５μｍ長の開口を形成する。以上により、開口１５ａ，１６ａ，１７ａが形成されたレジストマスク１５，１６，１７が形成される。
続いて、図１５（ｂ）に示すように、ゲート電極７を形成する。
詳細には、レジストマスク１５，１６，１７を用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口１６ａ，１７ａ内で、開口６ａ内を含むレジストマスク１５上に堆積する。Ｎｉの厚みは１０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。以上により、保護絶縁膜６上に、開口６ａを電極材料の一部で埋め込むゲート電極７が形成される。ゲート電極７は、保護絶縁膜６の開口６ａを埋め込む第１部分と、その上で開口６ａよりも幅広で絶縁膜６上に乗り上げる第２部分と、その上で第２部分よりも幅広の第３部分とが一体とされてなるものである。
続いて、図１５（ｃ）に示すように、加温した有機溶剤を用いたリフトオフ法により、レジストマスク１５，１６，１７及びレジストマスク１７上に堆積したＮｉ／Ａｕ（不図示）を除去する。
しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成等の諸工程を経て、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
（製造方法２）
図１６は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法２の主要工程を順に示す概略断面図である。
製造方法２では、製造方法１と同様に、図１３（ａ）〜図１４（ｄ）の各工程を実行する。このとき、窒化物半導体積層構造２１上の保護絶縁膜６に開口６ａが形成される。
続いて、図１６（ａ）に示すように、レジストマスク１８，１６，１７を形成する。
詳細には、先ず、保護絶縁膜６上に電子線レジストを塗布する。電子線レジストは３層からなり、下層レジストには商品名ＰＭＭＡ（米国マイクロケム社製）、中間層レジストには商品名ＰＭＧＩ（米国マイクロケム社製）、上層レジストには商品名ＺＥＰ５２０(日本ゼオン社製)を用いる。上層レジストのゲート電極の形成予定領域に電流方向に例えば０．８μｍ長で電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＥＰ−ＳＤ(日本ゼオン社製)を用いて、上層レジストに例えば０．８μｍ長の開口を形成する。更に、例えば商品名ＮＭＤ−Ｗ(東京応化社製)を用いて、上層レジストの開口端からオーミック電極方向に０．５μｍセットバックさせた領域の中間層レジストを除去する。次に、上層レジスト及び中間層レジストの開口中央部に（保護絶縁膜６の開口６ａを内包するように)、電流方向に例えば０．１μｍ長電子線を入射して感光させる。電子線描画の後、現像液として例えば商品名ＺＭＤ−Ｂ(東京応化社製)を用いて、下層レジストに保護絶縁膜６の開口６ａと同等、即ち０．１μｍ長の開口を形成する。以上により、開口１８ａ，１６ａ，１７ａが形成されたレジストマスク１８，１６，１７が形成される。
続いて、図１６（ｂ）に示すように、ゲート電極８を形成する。
詳細には、レジストマスク１８，１６，１７を用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口１６ａ，１７ａ内で、開口６ａ内を含むレジストマスク１８上に堆積する。Ｎｉの厚みは１０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。以上により、保護絶縁膜６上に、開口６ａを電極材料の一部で埋め込むゲート電極８が形成される。ゲート電極８は、保護絶縁膜６の開口６ａを埋め込み保護絶縁膜６の上方に伸びる第１部分と、その上で第１部分よりも幅広の第２部分とが一体とされてなるものである。
続いて、図１６（ｃ）に示すように、加温した有機溶剤を用いたリフトオフ法により、レジストマスク１８，１６，１７及びレジストマスク１７上に堆積したＮｉ／Ａｕ（不図示）を除去する。
しかる後、ソース電極４、ドレイン電極５、ゲート電極８と接続される配線の形成等の諸工程を経て、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、比較例との比較に基づいて説明する。
比較例は、ＡｌＧａＮのバックバリア層を、ｉ−ＧａＮ間（バッファ層と電子走行層との間）に設けたＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴである。比較例では、バックバリア層は、バッファ層との界面及び電子走行層との界面でＡｌ組成が階段状（急峻）に増加し、両界面間の厚み方向でＡｌ組成が３０％の略一定値とされている。
比較例のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、伝導体のバンド状態を図１７に示す。この場合、逆ピエゾ電荷による伝導帯の湾曲及びバッファ層及び電子走行層のｉ−ＧａＮとバックバリア層のＡｌＧａＮとの伝導帯ポテンシャルの不連続により、電子に対する障壁が形成される。
比較例では、バッファ層及び電子走行層のＧａＮとバックバリア層のＡｌＧａＮとの伝導帯ポテンシャルの不連続により電子に対する障壁が形成される。本実施形態では、この障壁形成にも関わらず、電子が優位な濃度で分布するのは、バッファ層や電子走行層内の伝導帯全体のポテンシャルが増大せずに、電子に対して十分な閉じ込め効果を発揮していないからであると結論した。
図１８は、本実施形態（製造方法２）によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成と共に、バックバリア層のＡｌ組成を示す模式図である。（ａ）がＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成、（ｂ）がバックバリア層のＡｌ組成を示す。
図１８（ａ）のように、このＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、窒化物半導体積層構造２１は、２ＤＥＧの下方において、電子走行層（又はバッファ層）のｉ−ＧａＮに、上面に負電荷を有する負電荷層（ここではバックバリア層２２）が設けられている。負電荷層の下面と接する部分と負電荷層の上面と接する部分とは、同一組成率の同一材料（図１８ではｉ−ＧａＮ）とされている。具体的に、このＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、ＡｌＧａＮのバックバリア層２２の挿入位置に、負電荷と正電荷とが差し引きされて残留した負電荷を有するものである。この負電荷の存在は、ＣＶ法又は顕微ＥＢ法により確認することができる。
比較例では、バックバリア層のバッファ層との界面には正の固定電荷（自発分極電荷及びピエゾ分極電荷）が生成され、バックバリア層の電子走行層との界面には負の固定電荷（自発分極電荷及びピエゾ分極電荷）が生成される。負の固定電荷と正の固定電荷とは同量であり、両者は差し引きされて電荷中性となる。
これに対して、本実施形態では、バックバリア層２２は図１８（ｂ）に示すＡｌ組成を有する。即ちバックバリア層２２は、厚み方向について、バッファ層２ａとの界面から電子走行層２ｃとの界面に向かうほどＡｌ組成が連続的に増加して電子走行層２ｃとの界面で最大値（例えば３０％）となり、電子走行層２ｃとの界面でＡｌ組成が３０％から減少して０％となるものである。バックバリア層２２では、バッファ層２ａとの界面でＡｌ組成が連続的に（徐々に）変化していることで、正の固定電荷の一部が欠損される。そのため、バックバリア層２２では、電子走行層２ｃとの界面とバッファ層２ａとの界面との電荷中性が壊れ、結果として負の固定電荷が過多となる。この負の固定電荷により、電子走行層２ｃのｉ−ＧａＮにおける伝導帯のポテンシャルが上昇する。これにより、電子に対する十分な閉じ込め効果が得られ、ショートチャネル効果の抑制が実現する。
また、本実施形態では、バックバリア層２２は上記のようなＡｌ組成分布を有するものであり、バックバリア層２２は一般的なバックバリア層に比較して薄くても、十分な量の負の固定電荷を発生させることができる。そのため、電流コラプスを低減させることができる。具体的に、本実施形態におけるバックバリア層２２は、５ｎｍ程度以下の厚みとされる。これにより、バックバリア層２２により、ピンチオフ特性が向上する。
図１９は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子分布を、比較例２の電子分布と共に示す模式図である。（ａ）が比較例を、（ｂ）が本実施形態をそれぞれ示す。
比較例では、ゲート電極の直下を回り込むように分布する高い電子濃度領域が確認されるのに対して、本実施形態では、この電子濃度領域の形成が抑制されていることが判る。
図２０は、本実施形態によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴのＩ−Ｖ特性を、比較例のＩ−Ｖ特性と共に示す模式図である。（ａ）が比較例を、（ｂ）が本実施形態をそれぞれ示す。
比較例では、ゲート電極の直下を回り込むように分布する高い電子濃度領域が確認されるのに対して、本実施形態では、この電子濃度領域の形成が抑制されていることが判る。
本実施形態では、バックバリア層２２のバッファ層２ａとの界面近傍におけるＡｌ組成、即ちバックバリア層２２におけるＡｌ組成の最大値は、５％〜３５％、例えば３０％とする。この最大値が５％よりも低いとバックバリアの効果が低くなり、３５％よりも高いと結晶品質が損なわれトラップ濃度が増大するため、上記の範囲とすることが好ましい。
本実施形態でも、第１の実施形態と同様に、バックバリア層２２は、炭素（Ｃ）を含有し、下面側が上面側よりも炭素濃度が高いことが好ましい。
また、バックバリア層２２は、電子走行層２ｃとの界面の負電荷がバッファ層２ａとの界面の正電荷よりも例えば１０％以内の過多を有する。
また、バックバリア層２２は、ヘテロ界面である電子走行層２ｃの上面から４０ｎｍ程度の距離内に位置する（即ち、電子走行層２ｃの厚みが４０ｎｍ程度以下である）ことが好ましい。
以上説明したように、本実施形態によれば、ショートチャネル効果の十分な抑制を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。更にこのＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、バックバリア層を設けたことに起因する電流コラプスの増加を抑制し、電流コラプスを緩和することができる。
本実施形態では、ＡｌＧａＮのバックバリア層２２を、例えば図２１のような、Ａｌ組成の均一な部分を含むＡｌ組成となるように形成しても良い。
この場合には、バックバリア層２２となるＡｌＧａＮを成長する際には、バッファ層２ａとの界面から上面（電子走行層２ｃが形成されたときの電子走行層２ｃとの界面）に向かうほどＡｌ組成が０％から連続的に増加して最大値となり、所定時間、当該最大値を維持し、その後、電子走行層２ｃとの界面で減少して０％となるように、ＴＭＡガスの流量を調節する。Ａｌ組成の最大値は、例えば３０％程度とされる。
これにより、バックバリア層２２のＡｌ組成は、厚み方向について、バッファ層２ａとの界面から電子走行層２ｃとの界面に向かうほどＡｌ組成が連続的に増加して電子走行層２ｃとの界面で最大値（例えば３０％）となり、若干の厚み分だけ当該最大値が維持され、電子走行層２ｃとの界面でＡｌ組成が当該最大値から減少して０％となるものである。
この場合でも、図１９（ｂ）と同様の電子分布となり、図１９（ａ）のようなゲート電極の直下を回り込むように分布する高い電子濃度領域の形成が抑制され、ショートチャネル効果の十分な抑制が得られる。
（変形例）
以下、第２の実施形態の変形例について説明する。本変形例では、第２の実施形態におけるＡｌＧａＮを材料とするバックバリア層に代わって、ＩｎＡｌＧａＮを材料とするバックバリア層を形成する。
本変形例では、製造方法１，２のいずれにおいても、ＭＯＶＰＥ法等により、バックバリア層２２となるＡｌＧａＮを形成する代わりにＩｎＡｌＧａＮを形成する。
本変形例では、バックバリア層となるＩｎＡｌＧａＮを成長する際には、バッファ層２ａとの界面から上面（電子走行層２ｃが形成されたときの電子走行層２ｃとの界面）に向かうほどＩｎ組成及びＡｌ組成の和が０％から連続的に増加して当該上面で最大値となり、当該上面で階段状（急峻）に減少して０％となるように、ＴＭＩガス及びＴＭＡガスの流量を調節する。Ｉｎ組成及びＡｌ組成の和の最大値は、例えば８０％程度とされる。
図２２は、本実施形態（製造方法２）の変形例によるＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成と共に、バックバリア層のＩＩＩ族元素組成（Ｉｎ組成及びＡｌ組成の和）を示す模式図である。（ａ）がＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成、（ｂ）がバックバリア層のＩＩＩ族元素組成を示す。
図２２（ａ）のように、このＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、窒化物半導体積層構造２３は、２ＤＥＧの下方において、電子走行層（又はバッファ層）のｉ−ＧａＮに、上面に負電荷を有する負電荷層（ここではバックバリア層２４）が設けられている。負電荷層の下面と接する部分と負電荷層の上面と接する部分とは、同一組成率の同一材料（図２０ではｉ−ＧａＮ）とされている。具体的に、このＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、ＩｎＡｌＧａＮのバックバリア層２４の挿入位置に、負電荷と正電荷とが差し引きされて残留した負電荷を有するものである。この負電荷の存在は、ＣＶ法又は顕微ＥＢ法により確認することができる。
本変形例では、バックバリア層２４は図２２（ｂ）に示すＩＩＩ族元素組成（Ｉｎ組成及びＡｌ組成の和）の分布を有する。即ちバックバリア層２４は、厚み方向について、バッファ層２ａとの界面から電子走行層２ｃとの界面に向かうほどＩＩＩ族元素組成が連続的に増加して電子走行層２ｃとの界面で最大値（例えば８０％）となり、電子走行層２ｃとの界面でＩＩＩ族元素組成が８０％から減少して０％となるものである。バックバリア層２４では、バッファ層２ａとの界面でＩＩＩ族元素組成が連続的に（徐々に）変化していることで、正の固定電荷の一部が欠損される。そのため、バックバリア層２４では、電子走行層２ｃとの界面とバッファ層２ａとの界面との電荷中性が壊れ、結果として負の固定電荷が過多となる。この負の固定電荷により、電子走行層２ｃのｉ−ＧａＮにおける伝導帯のポテンシャルが上昇する。これにより、電子に対する十分な閉じ込め効果が得られ、ショートチャネル効果の抑制が実現する。
また、本変形例では、バックバリア層２４は上記のようなＩＩＩ族元素組成の分布を有するものであり、バックバリア層２４は一般的なバックバリア層に比較して薄くても、十分な量の負の固定電荷を発生させることができる。そのため、電流コラプスを低減させることができる。具体的に、本実施形態におけるバックバリア層２４は、５ｎｍ程度以下の厚みとされる。これにより、バックバリア層２４により、ピンチオフ特性が向上し、電流コラプスが緩和される。
本変形例では、バックバリア層２４のバッファ層２ａとの界面近傍におけるＩＩＩ族元素組成、即ちバックバリア層２２におけるＩｎ組成及びＡｌ組成の和の最大値は、５０％〜８０％、例えば８０％とする。この最大値が５０％よりも低いとバックバリアの効果が低く、ドレインリーク電流が増大することとなり、８０％よりも高いと結晶品質が劣化しトラップが形成されるため、上記の範囲とすることが好ましい。
本実施形態でも、第２の実施形態と同様に、バックバリア層２４は、炭素（Ｃ）を含有し、下面側が上面側よりも炭素濃度が高いことが好ましい。
また、バックバリア層２４は、電子走行層２ｃとの界面の負電荷がバッファ層２ａとの界面の正電荷よりも例えば１０％以内の過多を有する。
また、バックバリア層２４は、ヘテロ界面である電子走行層２ｃの上面から４０ｎｍ程度の距離内に位置する（即ち、電子走行層２ｃの厚みが４０ｎｍ程度以下である）ことが好ましい。
以上説明したように、本変形例によれば、ショートチャネル効果の十分な抑制を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。更にこのＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、バックバリア層を設けたことに起因する電流コラプスの増加を抑制し、電流コラプスを緩和することができる。
本実施形態では、ＩｎＡｌＧａＮのバックバリア層２４を、例えば図２１と同様に、ＩＩＩ族元素組成（Ｉｎ組成及びＡｌ組成の和）の均一な部分を含むＩＩＩ族元素組成となるように形成しても良い。
この場合には、バックバリア層２４となるＩｎＡｌＧａＮを成長する際には、バッファ層２ａとの界面から上面（電子走行層２ｃが形成されたときの電子走行層２ｃとの界面）に向かうほどＩＩＩ族元素組成が０％から連続的に増加して最大値となり、所定時間、当該最大値を維持し、その後、電子走行層２ｃとの界面で減少して０％となるように、ＴＭＩガス及びＴＭＡガスの流量を調節する。ＩＩＩ族元素組成の最大値は、例えば８０％程度とされる。
これにより、バックバリア層２４のＩＩＩ族元素組成は、厚み方向について、バッファ層２ａとの界面から電子走行層２ｃとの界面に向かうほどＩＩＩ族元素組成が連続的に増加して電子走行層２ｃとの界面で最大値（例えば８０％）となり、若干の厚み分だけ当該最大値が維持され、電子走行層２ｃとの界面でＩＩＩ族元素組成が当該最大値から減少して０％となるものである。
この場合でも、図１９（ｂ）と同様の電子分布となり、図１９（ａ）のようなゲート電極の直下を回り込むように分布する高い電子濃度領域の形成が抑制され、ショートチャネル効果の十分な抑制が得られる。
なお、第１及び第２の実施形態並びに第２の実施形態の変形例では、窒化物半導体装置としてＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示したが、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外、例えばＡｌＧａＮ／ＧａＮ・ＨＥＭＴ、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴ、ＡｌＮ／ＧａＮ・ＨＥＭＴにも適用することができる。
（第３の実施形態）
本実施形態では、第１、第２の実施形態及び変形例から選ばれた１種のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図２３は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路２１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路３２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
本実施形態では、一次側回路３１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅが、第１、第２の実施形態及び変形例から選ばれた１種のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、ショートチャネル効果の抑制と電流コラプスの緩和との双方を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１、第２の実施形態及び変形例から選ばれた１種のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図２４は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１、第２の実施形態及び変形例から選ばれた１種のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図２４では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
本実施形態では、ショートチャネル効果の抑制と電流コラプスの緩和との双方を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＩｎＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少することを特徴とする窒化物半導体装置。
（付記２）第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＡｌＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記界面でＡｌ組成が減少することを特徴とする窒化物半導体装置。
（付記３）第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＩｎＡｌＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少することを特徴とする窒化物半導体装置。
（付記４）前記バックバリアは、厚み方向について、Ｉｎ組成の均一な部分を含むことを特徴とする付記１に記載の窒化物半導体装置。
（付記５）前記バックバリアは、厚み方向について、Ａｌ組成の均一な部分を含むことを特徴とする付記２に記載の窒化物半導体装置。
（付記６）前記バックバリアは、厚み方向について、Ｉｎ組成及びＡｌ組成の和の均一な部分を含むことを特徴とする付記３に記載の窒化物半導体装置。
（付記７）前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする付記１に記載の窒化物半導体装置。
（付記８）前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする付記２に記載の窒化物半導体装置。
（付記９）前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする付記３に記載の窒化物半導体装置。
（付記１０）前記バックバリア層は、Ｉｎ組成の最大値が５％〜２０％であることを特徴とする付記１に記載の窒化物半導体装置。
（付記１１）前記バックバリア層は、Ａｌ組成の最大値が５％〜３５％であることを特徴とする付記２に記載の窒化物半導体装置。
（付記１２）前記バックバリア層は、Ｉｎ組成及びＡｌ組成の和の最大値が５０％〜８０％であることを特徴とする付記３に記載の窒化物半導体装置。
（付記１３）前記バックバリア層は、炭素を含有しており、前記第１窒化物半導体層側の方が前記第２窒化物半導体層側よりも炭素濃度が高いことを特徴とする付記１〜１２のいずれか１項に記載の窒化物半導体装置。
（付記１４）前記バックバリア層は、前記第１界面の負電荷が前記第２界面の正電荷よりも１０％以内の過多を有することを特徴とする付記１に記載の窒化物半導体装置。
（付記１５）前記バックバリア層は、前記界面の負電荷が前記第１窒化物半導体層との界面の正電荷よりも１０％以内の過多を有することを特徴とする付記２又は３に記載の窒化物半導体装置。
（付記１６）前記バックバリア層の厚みが５ｎｍ以下であることを特徴とする付記１〜１５のいずれか１項に記載の窒化物半導体装置。
（付記１７）二次元電子ガスが生成される第１窒化物半導体層と、
前記第１窒化物半導体層の下方に設けられており、上面又は下面に負電荷を有する第２窒化物半導体層と
を備えており、
前記第２窒化物半導体層の前記下面と接する部分と、前記第２窒化物半導体層の前記上面と接する部分とが同一組成の同一材料からなることを特徴とする窒化物半導体装置。
（付記１８）ゲート電極を備えており、
前記ゲート電極のゲート長が０．３μｍ以下であることを特徴とする付記１〜１７のいずれか１項に記載の窒化物半導体装置。
（付記１９）第１窒化物半導体層上にＩｎＧａＮを含むバックバリア層を形成する工程と、
前記バックバリア層上に第２窒化物半導体層を形成する工程と
を含み、
前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少することを特徴とする窒化物半導体装置の製造方法。
（付記２０）第１窒化物半導体層上にＡｌＧａＮを含むバックバリア層を形成する工程と、
前記バックバリア層上に第２窒化物半導体層を形成する工程と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記界面でＡｌ組成が減少することを特徴とする窒化物半導体装置の製造方法。
（付記２１）第１窒化物半導体層上にＩｎＡｌＧａＮを含むバックバリア層を形成する工程と、
前記バックバリア層上に第２窒化物半導体層を形成する工程と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少することを特徴とする窒化物半導体装置の製造方法。
（付記２２）前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする付記１９に記載の窒化物半導体装置の製造方法。
（付記２３）前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする付記２０に記載の窒化物半導体装置の製造方法。
（付記２４）前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする付記２１に記載の窒化物半導体装置の製造方法。
（付記２５）前記バックバリア層は、炭素を含有しており、前記第１窒化物半導体層側の方が前記第２窒化物半導体層側よりも炭素濃度が高いことを特徴とする付記１９〜２４のいずれか１項に記載の窒化物半導体装置の製造方法。
（付記２６）前記バックバリア層の厚みが５ｎｍ以下であることを特徴とする付記１８〜２５のいずれか１項に記載の窒化物半導体装置の製造方法。
（付記２７）前記バックバリア層は、前記第１界面の負電荷が前記第２界面の正電荷よりも１０％以内の過多を有することを特徴とする付記１９に記載の窒化物半導体装置の製造方法。
（付記２８）前記バックバリア層は、前記界面の負電荷が前記第１窒化物半導体層との界面の正電荷よりも１０％以内の過多を有することを特徴とする付記２０又は２１に記載の窒化物半導体装置の製造方法。
（付記２９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＩｎＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少することを特徴とする電源回路。
（付記３０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＩｎＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少することを特徴とする高周波増幅器。
（付記３１）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＡｌＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記第２界面でＡｌ組成が減少することを特徴とする電源回路。
（付記３２）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＡｌＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記第２界面でＡｌ組成が減少することを特徴とする高周波増幅器。
（付記３３）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＩｎＡｌＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少することを特徴とする電源回路。
（付記３４）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられたＩｎＡｌＧａＮを含むバックバリア層と、
前記バックバリア層上に設けられた第２窒化物半導体層と
を含み、
前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少することを特徴とする高周波増幅器。
１ ＳｉＣ基板
２，２１，２３ 窒化物半導体積層構造
２ａ バッファ層
２ｂ，２２，２４ バックバリア層
２ｃ 電子走行層
２ｄ 中間層
２ｅ 電子供給層
２ｆ キャップ層
２Ａ，２Ｂ 電極溝
３ 素子分離領域
４ ソース電極
５ ドレイン電極
６ 保護絶縁膜
７，８ ゲート電極
１１，１４ レジストマスク
１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１４ａ，１５ａ，１６ａ，１７ａ，１８ａ 開口
１２，１５，１８ 下層レジストマスク
１３，１７ 上層レジストマスク
１６ 中間層レジストマスク
３１ 一次側回路
３２ 二次側回路
３３ トランス
３４ 交流電源
３５ ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ スイッチング素子
４１ ディジタル・プレディストーション回路
４２ａ，３２ｂ ミキサー
４３ パワーアンプ

Claims (28)

  1. 第１窒化物半導体層と、
    前記第１窒化物半導体層上に設けられたＩｎＧａＮを含むバックバリア層と、
    前記バックバリア層上に設けられた第２窒化物半導体層と
    を含み、
    前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少することを特徴とする窒化物半導体装置。
  2. 第１窒化物半導体層と、
    前記第１窒化物半導体層上に設けられたＡｌＧａＮを含むバックバリア層と、
    前記バックバリア層上に設けられた第２窒化物半導体層と
    を含み、
    前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記第２界面でＡｌ組成が減少することを特徴とする窒化物半導体装置。
  3. 第１窒化物半導体層と、
    前記第１窒化物半導体層上に設けられたＩｎＡｌＧａＮを含むバックバリア層と、
    前記バックバリア層上に設けられた第２窒化物半導体層と
    を含み、
    前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少することを特徴とする窒化物半導体装置。
  4. 前記バックバリアは、厚み方向について、Ｉｎ組成の均一な部分を含むことを特徴とする請求項１に記載の窒化物半導体装置。
  5. 前記バックバリアは、厚み方向について、Ａｌ組成の均一な部分を含むことを特徴とする請求項２に記載の窒化物半導体装置。
  6. 前記バックバリアは、厚み方向について、Ｉｎ組成及びＡｌ組成の和の均一な部分を含むことを特徴とする請求項３に記載の窒化物半導体装置。
  7. 前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする請求項１に記載の窒化物半導体装置。
  8. 前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする請求項２に記載の窒化物半導体装置。
  9. 前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする請求項３に記載の窒化物半導体装置。
  10. 前記バックバリア層は、Ｉｎ組成の最大値が５％〜２０％であることを特徴とする請求項１に記載の窒化物半導体装置。
  11. 前記バックバリア層は、Ａｌ組成の最大値が５％〜３５％であることを特徴とする請求項２に記載の窒化物半導体装置。
  12. 前記バックバリア層は、Ｉｎ組成及びＡｌ組成の和の最大値が５０％〜８０％であることを特徴とする請求項３に記載の窒化物半導体装置。
  13. 前記第１窒化物半導体層、前記バックバリア層、及び前記第２窒化物半導体層は、炭素を含有しており、前記第１窒化物半導体層側の方が前記第２窒化物半導体層側よりも炭素濃度が高いことを特徴とする請求項１〜１２のいずれか１項に記載の窒化物半導体装置。
  14. 前記バックバリア層は、前記第１界面の負電荷が前記第２界面の正電荷よりも１０％以内の過多を有することを特徴とする請求項１に記載の窒化物半導体装置。
  15. 前記バックバリア層は、前記界面の負電荷が前記第１窒化物半導体層との界面の正電荷よりも１０％以内の過多を有することを特徴とする請求項２又は３に記載の窒化物半導体装置。
  16. 前記バックバリア層の厚みが５ｎｍ以下であることを特徴とする請求項１〜１５のいずれか１項に記載の窒化物半導体装置。
  17. 二次元電子ガスが生成される第１窒化物半導体層と、
    前記第１窒化物半導体層の下方に設けられており、上面又は下面に負電荷を有する第２窒化物半導体層と
    を備えており、
    前記第２窒化物半導体層の前記下面と接する部分と、前記第２窒化物半導体層の前記上面と接する部分とが同一組成の同一材料からなることを特徴とする窒化物半導体装置。
  18. ゲート電極を備えており、
    前記ゲート電極のゲート長が０．３μｍ以下であることを特徴とする請求項１〜１４のいずれか１項に記載の窒化物半導体装置。
  19. 第１窒化物半導体層上にＩｎＧａＮを含むバックバリア層を形成する工程と、
    前記バックバリア層上に第２窒化物半導体層を形成する工程と
    を含み、
    前記バックバリア層は、厚み方向について、前記第１窒化物半導体層との第１界面でＩｎ組成が増加し、前記第２窒化物半導体層との第２界面に向かってＩｎ組成が連続的に減少することを特徴とする窒化物半導体装置の製造方法。
  20. 第１窒化物半導体層上にＡｌＧａＮを含むバックバリア層を形成する工程と、
    前記バックバリア層上に第２窒化物半導体層を形成する工程と
    を含み、
    前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＡｌ組成が連続的に増加し、前記界面でＡｌ組成が減少することを特徴とする窒化物半導体装置の製造方法。
  21. 第１窒化物半導体層上にＩｎＡｌＧａＮを含むバックバリア層を形成する工程と、
    前記バックバリア層上に第２窒化物半導体層を形成する工程と
    を含み、
    前記バックバリア層は、厚み方向について、前記第２窒化物半導体層との界面に向かってＩｎ組成及びＡｌ組成の和が連続的に増加し、前記界面でＩｎ組成及びＡｌ組成の和が減少することを特徴とする窒化物半導体装置の製造方法。
  22. 前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする請求項１９に記載の窒化物半導体装置の製造方法。
  23. 前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする請求項２０に記載の窒化物半導体装置の製造方法。
  24. 前記バックバリア層は、前記第２窒化物半導体層の上面から４０ｎｍの距離内に前記第２界面が位置していることを特徴とする請求項２１に記載の窒化物半導体装置の製造方法。
  25. 前記第１窒化物半導体層、前記バックバリア層、及び前記第２窒化物半導体層は、炭素を含有しており、前記第１窒化物半導体層側の方が前記第２窒化物半導体層側よりも炭素濃度が高いことを特徴とする請求項１９〜２４のいずれか１項に記載の窒化物半導体装置の製造方法。
  26. 前記バックバリア層の厚みが５ｎｍ以下であることを特徴とする請求項１９〜２５のいずれか１項に記載の窒化物半導体装置の製造方法。
  27. 前記バックバリア層は、前記第１界面の負電荷が前記第２界面の正電荷よりも１０％以内の過多を有することを特徴とする請求項１９に記載の窒化物半導体装置の製造方法。
  28. 前記バックバリア層は、前記界面の負電荷が前記第１窒化物半導体層との界面の正電荷よりも１０％以内の過多を有することを特徴とする請求項２０又は２１に記載の窒化物半導体装置の製造方法。
JP2017071862A 2017-03-31 2017-03-31 窒化物半導体装置及びその製造方法 Active JP6966689B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017071862A JP6966689B2 (ja) 2017-03-31 2017-03-31 窒化物半導体装置及びその製造方法
PCT/JP2018/006034 WO2018180021A1 (ja) 2017-03-31 2018-02-20 窒化物半導体装置及びその製造方法
US16/295,207 US11024730B2 (en) 2017-03-31 2019-03-07 Nitride semiconductor device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017071862A JP6966689B2 (ja) 2017-03-31 2017-03-31 窒化物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018174245A true JP2018174245A (ja) 2018-11-08
JP6966689B2 JP6966689B2 (ja) 2021-11-17

Family

ID=63677492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017071862A Active JP6966689B2 (ja) 2017-03-31 2017-03-31 窒化物半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US11024730B2 (ja)
JP (1) JP6966689B2 (ja)
WO (1) WO2018180021A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7016311B2 (ja) * 2018-11-06 2022-02-04 株式会社東芝 半導体装置
CN109950374B (zh) * 2019-04-02 2021-04-16 南通大学 一种氮化物量子阱结构深紫外发光二极管
CN113906574A (zh) * 2019-06-10 2022-01-07 苏州晶湛半导体有限公司 半导体结构和半导体结构的制备方法
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP2006196557A (ja) * 2005-01-12 2006-07-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006222191A (ja) * 2005-02-09 2006-08-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
JP2008252034A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 化合物半導体装置
JP2013171854A (ja) * 2012-02-17 2013-09-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013211481A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2015135946A (ja) * 2014-01-16 2015-07-27 エルジー エレクトロニクス インコーポレイティド 窒化物半導体素子及びその製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
JP4469139B2 (ja) 2003-04-28 2010-05-26 シャープ株式会社 化合物半導体ｆｅｔ
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
JP2016105499A (ja) 2016-01-28 2016-06-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP2006196557A (ja) * 2005-01-12 2006-07-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2006222191A (ja) * 2005-02-09 2006-08-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008016588A (ja) * 2006-07-05 2008-01-24 Toshiba Corp ＧａＮ系半導体素子
JP2008252034A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 化合物半導体装置
JP2013171854A (ja) * 2012-02-17 2013-09-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013211481A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2015135946A (ja) * 2014-01-16 2015-07-27 エルジー エレクトロニクス インコーポレイティド 窒化物半導体素子及びその製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置

Also Published As

Publication number Publication date
US20190207018A1 (en) 2019-07-04
WO2018180021A1 (ja) 2018-10-04
JP6966689B2 (ja) 2021-11-17
US11024730B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
JP6035007B2 (ja) Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
US8941146B2 (en) Compound semiconductor device and manufacturing method
TWI469343B (zh) 化合物半導體裝置及其製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5998446B2 (ja) 化合物半導体装置及びその製造方法
US11024730B2 (en) Nitride semiconductor device and manufacturing method for the same
US20120205717A1 (en) Compound semiconductor device, method for manufacturing the device and electric device
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
US20130069129A1 (en) Compound semiconductor device and method of manufacturing the same
TW201419530A (zh) 化合物半導體裝置及其製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
US10847642B2 (en) Compound semiconductor device and fabrication method
US10622469B2 (en) Compound semiconductor device and method for manufacturing the same
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
US10727305B2 (en) Semiconductor device and fabrication method therefor, and high-frequency amplifier
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6245311B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6966689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150