JP6245311B2 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6245311B2 JP6245311B2 JP2016102388A JP2016102388A JP6245311B2 JP 6245311 B2 JP6245311 B2 JP 6245311B2 JP 2016102388 A JP2016102388 A JP 2016102388A JP 2016102388 A JP2016102388 A JP 2016102388A JP 6245311 B2 JP6245311 B2 JP 6245311B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- opening
- semiconductor layer
- protective film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
本実施形態では、化合物半導体装置としてショットキー型のAlGaN/GaN・HEMTを開示する。
図1〜図3は、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
ここで、バッファ層2aは膜厚0.1μm程度、電子走行層2bは膜厚3μm程度、中間層2cは膜厚5nm程度、電子供給層2dは膜厚20nm程度で例えばAl比率0.2〜0.3程度、表面層2eは膜厚10nm程度に形成する。
詳細には、化合物半導体層2の素子分離領域に例えばアルゴン(Ar)を注入する。これにより、化合物半導体層2及びSiC基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体層2上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばSTI(Shallow Trench Isolation)法を用いて行っても良い。
詳細には、先ず、化合物半導体層2の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層2eに、電極溝2A,2Bを形成する。
化合物半導体層2の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層2eをドライエッチングして除去する。これにより、電極溝2A,2Bが形成される。ドライエッチングには、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層2eを貫通して電子供給層2dの表層部分までドライエッチングして電極溝を形成しても良い。
詳細には、化合物半導体層2の全面に窒化珪素(シリコン窒化物)を、プラズマCVD法等により例えば50nm程度の厚みに堆積し、パッシベーション膜6を形成する。シリコン窒化物は、安定した絶縁体であるため、化合物半導体層2の表面の保護膜として適している。
パッシベーション膜6は、化合物半導体層2の表面に接する下層部分6aの窒素(N)空孔率が窒化珪素のストイキオメトリ状態(Si3N4)よりも高く、上層に向かうほど急激且つ連続的にストイキオメトリ状態に近づく構造に形成される。なお、下層部分6aの他部分との境界を便宜上破線で図示するが、明確な境界が存在するものではない。本実施形態では、窒化珪素の「N空孔率が高い」という場合、Si組成率が高いことを意味する。下層部分6aのN空孔率は、ストイキオメトリ状態比で50%以下(Si3NXで、Xが2以下)となる。パッシベーション膜6の厚み方向において、N空孔率が50%である部位から下方を下層部分6aと定義すると、下層部分6aの厚みは2nm程度〜5nm程度となる。下層部分6aの厚みが2nmよりも薄いと、後述する下層部分の存在による効果を十分に発揮することができない。5nmよりも厚いと、ゲートリーク電流が増大する。従って、下層部分6aの厚みを2nm程度〜5nm程度とすることで、ゲートリーク電流が増大することなく後述する下層部分の存在による効果を十分に発揮することができる。本実施形態では、下層部分6aは、N空孔率がストイキオメトリ状態比で例えば50%程度で例えば3nm程度の厚みに形成される。
詳細には、先ず、パッシベーション膜6の全面にレジストを塗布する。レジストに紫外線法により例えば600nm幅の開口用露光を行い、レジストを現像する。これにより、開口10aを有するレジストマスク10が形成される。
パッシベーション膜6は、ウェットエッチングにより等方的にエッチングされて、側面が順テーパ状に開口6bが形成される。開口6bでは、下層部分6aのエッチングレートが他部分よりも遅いため、下層部分6aが開口6bの側面から張り出した張出部6cが形成される。張出部6cは、上記のエッチングレートに応じて、例えば10nm程度の幅に形成される。張出部6cは下層部分6aの一部であり、N空孔率が大きいため、酸化されて窒化酸化珪素となる。
レジストマスク10は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
詳細には、先ず、下層レジスト11(例えば、商品名PMGI:米国マイクロケム社製)及び上層レジスト12(例えば、商品名PFI32-A8:住友化学社製)をそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により例えば1.5μm長程度の開口12aを上層レジスト12に形成する。次に、上層レジスト12をマスクとして、下層レジスト11をアルカリ現像液でウェットエッチングし、下層レジスト11に開口11aを形成する。以上により、開口11aを有する下層レジスト11と、開口12aを有する上層レジスト12とからなるレジストマスク13が形成される。レジストマスク13において、開口11a及び開口12aが連通する開口を13aとする。
詳細には、レジストマスク13をマスクとして、開口13a内を含む全面にゲートメタル(Ni:膜厚10nm程度/Au:膜厚300nm程度)を蒸着する。これにより、パッシベーション膜6の開口6b内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極7が形成される。
詳細には、SiC基板1を80℃に加温したN-メチル-ピロリジノン中に浸潤し、レジストマスク13及び不要なゲートメタルをリフトオフ法により除去する。ゲート電極7は、下部が開口6bで化合物半導体層2の表面とショットキー接触し、上部が開口6bよりも幅広のオーバーハング形状に形成される。
従来のパッシベーション膜は、化合物半導体層との界面から当該パッシベーション膜の上面に至るまで均一な元素組成で構成されている。また、ゲート電極が形成されるパッシベーション膜の開口は、単調な側面形状を持ち、且つ均質な元素組成とされている。
このように、本実施形態では、従来構造の場合と比較して、電流コラプスの大幅な改善が確認された。更に、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。
以下、第2の実施形態によるショットキー型のAlGaN/GaN・HEMTについて説明する。本実施形態では、パッシベーション膜の構成が第1の実施形態と異なる点で第1の実施形態と相違する。なお、第1の実施形態によるAlGaN/GaN・HEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図7は、第2の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
詳細には、化合物半導体層2の全面に窒化珪素(シリコン窒化物)を、プラズマCVD法等により例えば50nm程度の厚みに堆積し、パッシベーション膜21を形成する。シリコン窒化物は、安定した絶縁体であるため、化合物半導体層2の表面の保護膜として適している。
パッシベーション膜21は、化合物半導体層2の表面に接する下層部分21aが多結晶シリコンで構成されており、上層に向かうほど急激且つ連続的にストイキオメトリ状態(Si3N4)に近づく構造に形成される。なお、下層部分21aの他部分との境界を便宜上破線で図示するが、明確な境界は存在しない場合もある。下層部分21aの厚みは2nm程度〜5nm程度となる。下層部分21aの厚みが2nmよりも薄いと、後述する下層部分の存在による効果を十分に発揮することができない。5nmよりも厚いと、ゲートリーク電流が増大する。従って、下層部分21aの厚みを2nm程度〜5nm程度とすることで、(ゲートリーク電流が増大すること)なく後述する下層部分の存在による効果を十分に発揮することができる。本実施形態では、下層部分21aは例えば3nm程度の厚みに形成される。
詳細には、先ず、パッシベーション膜21の全面にレジストを塗布する。レジストに紫外線法により例えば600nm幅の開口用露光を行い、レジストを現像する。これにより、開口20aを有するレジストマスク20が形成される。
パッシベーション膜21は、ウェットエッチングにより等方的にエッチングされて、側面が順テーパ状に開口21bが形成される。開口21bでは、下層部分21aのエッチングレートが他部分よりも遅いため、下層部分21aが開口21bの側面から張り出した張出部21cが形成される。張出部21cは、上記のエッチングレートに応じて、例えば10nm程度の幅に形成される。張出部21cは下層部分21aの一部であり、酸化し易い多結晶シリコンであるため、酸化されて酸化珪素となる。
レジストマスク20は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
しかる後、ソース電極4及びドレイン電極5、ゲート電極7の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaN・HEMTが形成される。
本実施形態によるAlGaN/GaN・HEMTでは、化合物半導体層2の表面に接触するように、多結晶シリコンからなる極薄(5nm以下)の下層部分21aを有するパッシベーション膜21が形成される。パッシベーション膜21は、多結晶シリコンの下層部分21aから上層に向かうほど急激且つ連続的にストイキオメトリ状態に近づく構造とされる。多結晶シリコンの下層部分21aにより、化合物半導体層2の表面の伝導帯が押し下げられ、アクセス抵抗が低減する。また、この伝導帯の押し下げ効果により、化合物半導体層2の表面における電子トラップの影響がスクリーニングされ、電流コラプスの低減効果を発揮する。
このように、本実施形態では、従来構造の場合と比較して、電流コラプスの大幅な改善が確認された。更に、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。
本実施形態では、第1の実施形態又は第2の実施形態によるAlGaN/GaN・HEMTを備えた電源装置を開示する。
図11は、第3の実施形態による電源装置の概略構成を示す結線図である。
一次側回路31は、交流電源34と、いわゆるブリッジ整流回路35と、複数(ここでは4つ)のスイッチング素子36a,36b,36c,36dとを備えて構成される。また、ブリッジ整流回路35は、スイッチング素子36eを有している。
二次側回路22は、複数(ここでは3つ)のスイッチング素子37a,37b,37cを備えて構成される。
本実施形態では、第1の実施形態又は第2の実施形態によるAlGaN/GaN・HEMTを適用した高周波増幅器を開示する。
図12は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。
ディジタル・プレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態又は第2の実施形態によるAlGaN/GaN・HEMTを有している。なお図12では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタル・プレディストーション回路41に送出できる構成とされている。
第1〜第4の実施形態では、化合物半導体装置としてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
本例では、化合物半導体装置として、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1〜第4の実施形態では、電子走行層がi−GaN、中間層がAlN、電子供給層がn−InAlN、キャップ層がn−GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1〜第4の実施形態では、電子走行層がi−GaN、中間層がi−InAlGaN、電子供給層がn−InAlGaN、キャップ層がn−GaNで形成される。
開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有することを特徴とする化合物半導体装置。
前記保護膜に開口を形成する工程と、
前記開口を埋め込むように前記化合物半導体層上に電極を形成する工程と
を含み、
前記開口を形成する工程において、前記保護膜の下層部分が前記開口の側面から張り出した張出部を有する構造を形成することを特徴とする化合物半導体装置の製造方法。
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有することを特徴とする電源回路。
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有することを特徴とする高周波増幅器。
2 化合物半導体層
2a バッファ層
2b 電子走行層
2c 中間層
2d 電子供給層
2e キャップ層
3 素子分離構造
2A,2B 電極溝
4 ソース電極
5 ドレイン電極
6,21 パッシベーション膜
6a,21a 下層部分
6b,21b 開口
6c,21c 張出部
7 ゲート電極
10,11,12,13,20 レジストマスク
10a,11a,12a,13a,20a 開口
31 一次側回路
32 二次側回路
33 トランス
34 交流電源
35 ブリッジ整流回路
36a,36b,36c,36d,36e,37a,37b,37c スイッチング素子
41 ディジタル・プレディストーション回路
42a,42b ミキサー
43 パワーアンプ
Claims (14)
- 化合物半導体層と、
前記化合物半導体層上に形成され、開口と、前記開口の下方部分において張り出しており、上面が平坦面とされた張出部と、前記張出部の後端から不連続的にテーパ状となり、前記開口の上方部分において前記開口の幅が上方に向かって徐々に広がるテーパ部とを有する窒化珪素の保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記張出部の上面と前記電極とが接しており、前記化合物半導体層の上面に平行な方向において前記張出部と前記テーパ部とが異なる位置に形成されていることを特徴とする化合物半導体装置。 - 前記保護膜は、前記下方部分の窒素空孔率が窒化珪素のストイキオメトリ状態よりも高く、上方に向かうほどストイキオメトリ状態に近づく構造を持つことを特徴とする請求項1に記載の化合物半導体装置。
- 前記保護膜は、前記下方部分の窒素空孔率が窒化珪素のストイキオメトリ状態比で50%以下であることを特徴とする請求項2に記載の化合物半導体装置。
- 前記張出部の前記窒化珪素が酸素を含むことを特徴とする請求項1〜3のいずれか1項に記載の化合物半導体装置。
- 前記保護膜は、前記下方部分の厚みが2nm〜5nmの範囲内の値とされていることを特徴とする請求項1〜4のいずれか1項に記載の化合物半導体装置。
- 化合物半導体層と、
前記化合物半導体層上に形成され、開口と、前記開口の下方部分において張り出した張出部と、前記開口の上方部分において前記開口の幅が上方に向かって徐々に広がるテーパ部とを有し、前記張出部を有する前記下方部分が多結晶シリコンで構成され、前記テーパ部を有する前記上方部分が窒化珪素で構成された保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記張出部の上面と前記電極とが接しており、前記化合物半導体層の上面に平行な方向において前記張出部と前記テーパ部とが異なる位置に形成されていることを特徴とする化合物半導体装置。 - 前記下方部分の多結晶シリコンが酸素を含むことを特徴とする請求項6に記載の化合物半導体装置。
- 化合物半導体層上に窒化珪素の保護膜を形成する工程と、
前記保護膜に開口を形成する工程と、
前記開口を埋め込むように前記化合物半導体層上に電極を形成する工程と
を含み、
前記保護膜を、前記開口の下方部分において張り出しており、上面が平坦面とされた張出部と、前記張出部の後端から不連続的にテーパ状となり、前記開口の上方部分において前記開口の幅が上方に向かって徐々に広がるテーパ部とを有する構造に形成し、
前記張出部の上面と前記電極とが接しており、前記化合物半導体層の上面に平行な方向において前記張出部と前記テーパ部とを異なる位置に形成することを特徴とする化合物半導体装置の製造方法。 - 前記保護膜は、前記下方部分の窒素空孔率が窒化珪素のストイキオメトリ状態よりも高く、上方に向かうほどストイキオメトリ状態に近づく構造を持つことを特徴とする請求項8に記載の化合物半導体装置の製造方法。
- 前記保護膜は、前記下方部分の窒素空孔率が窒化珪素のストイキオメトリ状態比で50%以下であることを特徴とする請求項9に記載の化合物半導体装置の製造方法。
- 前記張出部の前記窒化珪素が酸素を含むことを特徴とする請求項8〜10のいずれか1項に記載の化合物半導体装置の製造方法。
- 前記保護膜は、前記下方部分の厚みが2nm〜5nmの範囲内の値とされることを特徴とする請求項8〜11のいずれか1項に記載の化合物半導体装置の製造方法。
- 化合物半導体層上に保護膜を形成する工程と、
前記保護膜に開口を形成する工程と、
前記開口を埋め込むように前記化合物半導体層上に電極を形成する工程と
を含み、
前記保護膜を、前記開口の下方部分において張り出した張出部と、前記開口の上方部分において前記開口の幅が上方に向かって徐々に広がるテーパ部とを有し、前記張出部を有する前記下方部分を多結晶シリコンで構成し、前記テーパ部を有する前記上方部分を窒化珪素で構成する構造に形成し、
前記張出部の上面と前記電極とが接しており、前記化合物半導体層の上面に平行な方向において前記張出部と前記テーパ部とを異なる位置に形成することを特徴とする化合物半導体装置の製造方法。 - 前記下方部分の多結晶シリコンが酸素を含むことを特徴とする請求項13に記載の化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016102388A JP6245311B2 (ja) | 2016-05-23 | 2016-05-23 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016102388A JP6245311B2 (ja) | 2016-05-23 | 2016-05-23 | 化合物半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011215198A Division JP5998446B2 (ja) | 2011-09-29 | 2011-09-29 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016157983A JP2016157983A (ja) | 2016-09-01 |
JP6245311B2 true JP6245311B2 (ja) | 2017-12-13 |
Family
ID=56826689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016102388A Active JP6245311B2 (ja) | 2016-05-23 | 2016-05-23 | 化合物半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6245311B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5169515B2 (ja) * | 2008-06-16 | 2013-03-27 | 富士通株式会社 | 化合物半導体装置 |
JP2007150106A (ja) * | 2005-11-29 | 2007-06-14 | Nec Corp | Iii族窒化物半導体基板 |
JP5114947B2 (ja) * | 2006-12-28 | 2013-01-09 | 富士通株式会社 | 窒化物半導体装置とその製造方法 |
-
2016
- 2016-05-23 JP JP2016102388A patent/JP6245311B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016157983A (ja) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5998446B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5786323B2 (ja) | 化合物半導体装置の製造方法 | |
JP5825018B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5724339B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5966301B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
JP5724347B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5866766B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072397A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072391A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072388A (ja) | 化合物半導体装置及びその製造方法 | |
JP5942371B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072225A (ja) | 化合物半導体装置及びその製造方法 | |
US9691890B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2016086125A (ja) | 化合物半導体装置及びその製造方法 | |
JP6245311B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP7025622B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2017085059A (ja) | 化合物半導体装置及びその製造方法 | |
JP6248574B2 (ja) | 半導体装置及びその製造方法 | |
JP6020043B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6245311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |