JP2017085059A - 化合物半導体装置及びその製造方法 - Google Patents

Abstract

【課題】熱処理によるオーミック電極の表面荒れの発生を確実に抑制する信頼性の高い化合物半導体装置を実現する。
【解決手段】化合物半導体層２と、アルミニウムを含有する、オーミック電極である
ソース電極４及びドレイン電極５と、ソース電極４及びドレイン電極５の上面から側面に架けて覆う、アルミニウム化合物を含有する保護膜６とを有する。
【選択図】図４

Description

本発明は、化合物半導体装置及びその製造方法に関する。

化合物半導体装置、特に窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを主材料として用い、耐圧及び高出力が実現できるＧａＮ系ＨＥＭＴが注目されている。

特開２０１４−１１１６７号公報 特開２０１２−１１９６３８号公報

ＨＥＭＴにおいて、オーミック電極であるソース電極及びドレイン電極を形成する際には、ソース電極及びドレイン電極を形成した後に化合物半導体層とのオーミック接触を得るために熱処理を行う必要がある。ところが、この熱処理に起因して、オーミック電極表面の外気（所定の雰囲気）との反応等による表面モフォロジーの劣化が生じ、電極として用いた際に電界集中の発生を招くという問題がある。

上記の問題に対処すべく、オーミック電極上にＭｏ，Ｐｔ，Ｔａ等の高融点金属をキャップ膜として形成し、電極表面を保護する技術がある。また、ＧａＮ系ＨＥＭＴでは、オーミック電極にアルミニウム（Ａｌ）が材料の一部として用いられ、これと接続される配線の材料に金（Ａｕ）が用いられている。オーミック電極と配線とは直接的に接触すると、動作時に容易にＡｕ−Ａｌ化合物が生成し、高抵抗化を招く。高融点金属のキャップ膜の形成は、このＡｕ−Ａｌ化合物の生成を抑止することも目的としている。

しかしながら、高融点金属のキャップ膜を形成しても、オーミック接触を得るための熱処理の温度によっては、キャップ膜の高融点金属が凝集したり、オーミック電極のＡｌと合金化してしまい、それがオーミック電極の表面荒れに繋がるケースも報告されている。

本発明は、上記の課題に鑑みてなされたものであり、熱処理による、Ａｌを含有する電極の表面荒れの発生を確実に抑制する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。

化合物半導体装置の一態様は、化合物半導体層と、アルミニウムを含有する電極と、前記電極の上面から側面に架けて覆う、アルミニウム化合物を含有する保護膜とを含む。

化合物半導体装置の製造方法の一態様は、化合物半導体層上に、アルミニウムを含有する電極を形成する工程と、前記電極を覆う、アルミニウム化合物を含有する保護膜を形成する工程と、前記電極が前記保護膜で覆われた状態で、前記電極を熱処理する工程とを含む。

上記の諸態様によれば、熱処理による、Ａｌを含有する電極の表面荒れの発生を確実に抑制する信頼性の高い化合物半導体装置が実現する。

第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図３に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態におけるオーミック接触を得るための熱処理を行った後におけるオーミック電極（ソース電極及びドレイン電極）の表面の様子を、諸比較例との比較に基づいて示す写真の図である。 第１の実施形態におけるオーミック接触を得るための熱処理を行った後におけるオーミック特性について、諸比較例との比較に基づいて示す特性図である。 第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図７に引き続き、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第３の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 図９に引き続き、第３の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。 第４の実施形態による電源装置の概略構成を示す結線図である。 第５の実施形態による高周波増幅器の概略構成を示す結線図である。

以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。

（第１の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図４は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。

先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体の積層構造である化合物半導体層２を形成する。
成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。

詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。

ＳｉＣ基板１上に、ＡｌＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ，及びｎ−ＧａＮを順次堆積し、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを積層形成する。ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｓｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。

ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ₄ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０¹⁸／ｃｍ³程度〜１×１０²⁰／ｃｍ³程度、例えば５×１０¹⁸／ｃｍ³程度とする。
ここで、バッファ層２ａは膜厚０．１μｍ程度、電子走行層２ｂは膜厚３μｍ程度、中間層２ｃは膜厚５ｎｍ程度、電子供給層２ｄは膜厚２０ｎｍ程度で例えばＡｌ比率０．２〜０．３程度、表面層２ｅは膜厚１０ｎｍ程度に形成する。

続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。

続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層２ｅに、電極溝２Ａ，２Ｂを形成する。
化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層２ｅをドライエッチングして除去する。これにより、電極溝２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ₂等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層２ｅを貫通して電子供給層２ｄの表層部分までドライエッチングして電極溝を形成しても良い。

電極材料として例えばＴｉ／Ａｌを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、電極溝２Ａ，２Ｂを開口するレジストマスクを形成する。このレジストマスクを用いて、Ｔｉ／Ａｌを堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。以上により、電極溝２Ａ，２ＢをＴｉ／Ａｌの下部で埋め込むソース電極４及びドレイン電極５が形成される。

ソース電極４は、高融点金属であるＴｉの第１の電極層４ａを下層、Ａｌの第２の電極層４ｂを上層として形成されており、第１の電極層４ａの上部分が化合物半導体層２の表面から突出している。ドレイン電極５は、高融点金属であるＴｉの第１の電極層５ａを下層、Ａｌの第２の電極層５ｂを上層として形成されており、第１の電極層４ａの上部分が化合物半導体層２の表面から上方に突出している。

続いて、図２（ａ）に示すように、全面にＡｌ化合物膜６を形成する。
詳細には、ソース電極４及びドレイン電極５を覆うように、化合物半導体層２の全面にソース電極４及びドレイン電極５の含有する材料、ここでは第２の電極層４ｂ，５ｂの材料であるＡｌの化合物であるＡｌ化合物膜６を保護膜として形成する。Ａｌ化合物膜６として、酸化アルミニウム（ＡｌＯ）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯＮ）、及び炭化アルミニウム（ＡｌＣ）のうちから選ばれた少なくとも１種を用いる。Ａｌ化合物膜６の電極保護機能を考慮して、酸化アルミニウムの場合には、Ｏ／Ａｌ比を１．５以上とすることが好ましい。窒化アルミニウムの場合には、Ｎ／Ａｌ比を１以上とすることが好ましい。ここでは、Ａｌ化合物膜６として酸化アルミニウムを選択する。酸化アルミニウムを、例えば原子堆積法により２ｎｍ程度〜５０ｎｍ程度、例えば５ｎｍ程度の厚みに堆積する。これにより、Ａｌ化合物膜６が形成される。Ａｌ化合物膜６は、ソース電極４の上面及び側面（第１の電極層４ａと第２の電極層４ｂとの境界部位を含む）の全面と、ドレイン電極５の上面及び側面（第１の電極層５ａと第２の電極層５ｂとの境界部位を含む）の全面とを覆っている。

その後、ソース電極４及びドレイン電極５がＡｌ化合物膜６で覆われた状態で、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃程度〜１０００℃程度、例えば６００℃程度で熱処理する。これにより、ソース電極４及びドレイン電極５を化合物半導体層２とのオーミック接触し、オーミック特性が確立される。

本実施形態では、ソース電極４及びドレイン電極５がＡｌ化合物膜６で覆われた状態で、オーミック接触を得るための熱処理を行う。Ａｌ化合物膜６は、電極材料（Ａｌ）自身の化合物であり、高融点（ＡｌＯで２０７２℃、ＡｌＮで２２００℃）である。そのため、ソース電極４の表面及びドレイン電極５の表面の外気（所定の雰囲気）との反応等による表面荒れが抑制され、高融点金属（Ｔｉ）の凝集や高融点金属（Ｔｉ）と電極材料（Ａｌ）との合金化を防ぐことができる。この熱処理は、第１の電極層４ａ，５ａと第２の電極層４ｂ，５ｂとの境界部位もＡｌ化合物膜６で覆われた状態で行われるため、当該境界部位における高融点金属（Ｔｉ）の凝集や高融点金属（Ｔｉ）と電極材料（Ａｌ）との合金化も抑止される。第１の電極層４ａ，５ａと第２の電極層４ｂ，５ｂとの境界部位（ＴｉとＡｌ）が保護されていない状態で熱が加わると、外気と触れているＴｉとＡｌとの界面において合金化が進む。ＴｉとＡｌとの界面で合金化が進むとＴｉとＡｌとの界面が荒れて（界面に凹凸が形成されて）、荒れた（凹凸の）領域に電界が集中してソース電極４及びドレイン電極５が破壊される。本実施形態においては、当該境界部位（ＴｉとＡｌ）が高融点のＡｌ化合物で保護されているため、ＴｉとＡｌとの界面荒れを抑制することができ、ソース電極４及びドレイン電極５が破壊されることがない。

続いて、図２（ｂ）に示すように、Ａｌ化合物膜６をソース電極４及びドレイン電極５を覆う部分のみに残す。
詳細には、Ａｌ化合物膜６をリソグラフィー及びウェットエッチングにより加工し、ソース電極４及びドレイン電極５を覆う部分のみに残す。ウェットエッチングには、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いる。これにより、Ａｌ化合物膜６は、ソース電極４及びドレイン電極５に対応して分離して島状に残存する。化合物半導体層２の表面のソース電極４とドレイン電極５との間には、Ａｌ化合物膜６の非形成部位が存在することになる。

続いて、図２（ｃ）に示すように、全面に絶縁保護膜７を形成する。
詳細には、化合物半導体層２のＡｌ化合物膜６上を含む全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等を用いて、１０ｎｍ程度〜１００ｎｍ程度、例えば５０ｎｍ程度の厚みに堆積する。これにより、保護絶縁膜７が形成される。保護絶縁膜７は、化合物半導体層２の表面の保護機能を有する。保護絶縁膜７としては、単層のＳｉＮの代わりに、単層の酸化ケイ素（ＳｉＯ）、単層の酸窒化珪素（ＳｉＯＮ）、単層の窒化アルミニウム（ＡｌＮ）又は単層の酸化アルミニウム（ＡｌＯ）を形成しても良い。また、ＳｉＮ、ＳｉＯＮ、ＡｌＮ及びＡｌＯから選ばれたいずれか２層以上の積層膜を形成しても好適である。

続いて、図３（ａ）に示すように、ゲート電極８を形成する。
詳細には、先ず、リソグラフィー及びドライエッチングにより、保護絶縁膜７のゲート電極形成予定部位に、保護絶縁膜７を貫通して化合物半導体層２の表面を露出させる電極溝７ａを形成する、ドライエッチングには、例えばフッ素系ガスを用いる。
リソグラフィーに用いたレジストは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。

次に、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜６上に塗布し、保護絶縁膜７の電極溝７ａの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。

このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、保護絶縁膜７の電極溝７ａの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極溝７ａ内を電極材料の一部で埋め込み、保護絶縁膜７上に乗り上げる形状のゲート電極８が形成される。

続いて、図３（ｂ）に示すように、層間絶縁膜９を形成する。
詳細には、ソース電極４上及びドレイン電極５上、ゲート電極８上を含む全面に絶縁材料、例えばメチルシルセスキオキサンをスピンコート法により塗布する。以上により、層間絶縁膜９が形成される。

続いて、図４（ａ）に示すように、Ａｌ化合物膜６、保護絶縁膜７、及び層間絶縁膜９に開口１０を形成する。
詳細には、リソグラフィー及びドライエッチングにより、Ａｌ化合物膜６、保護絶縁膜７、及び層間絶縁膜９を加工する。以上により、Ａｌ化合物膜６、保護絶縁膜７、及び層間絶縁膜９を貫通してソース電極４（ドレイン電極５）の表面を露出させる開口１０が形成される。このとき、層間絶縁膜９に、ゲート電極８の表面を露出させる開口も形成する。

続いて、図４（ｂ）に示すように、バリアメタル層１１及び配線層１２を形成する。
詳細には、先ず、開口１０の内壁面を覆うように、層間絶縁膜９の全面にスパッタ法等によりバリアメタル層１１及び不図示のシードメタル層を形成する。バリアメタル層１１としては、例えばＴｉ／Ｐｔの２層構造に形成される。シードメタル層としては、配線金属であるＡｕが形成される。

次に、シードメタル層上に配線形成予定部位を開口するレジストマスクを形成し、Ａｕメッキ法により開口内にＡｕを堆積し、配線層１２を形成する。
レジストマスクを除去した後、余分なバリアメタル層１１及びシードメタル層を除去する。
以上により、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。

以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、諸比較例との比較に基づいて説明する。

図５は、本実施形態におけるオーミック接触を得るための熱処理を行った後におけるオーミック電極（ソース電極及びドレイン電極）の表面の様子を、諸比較例との比較に基づいて示す写真の図である。図５には、本実施形態の結果、比較例１の結果、及び比較例２の結果を並べて示している。なお、後述する第２及び第３の実施形態についても、図５の本実施形態と同様の結果が得られている。

比較例１では、本実施形態におけるＡｌ化合物膜を形成することなく、その代わりにソース電極上及びドレイン電極上にＰｔのキャップ膜（厚み５ｎｍ程度）をし、このキャップ膜が形成された状態でオーミック接触を得るための熱処理（６００℃程度）を行った。その他については本実施形態と同じである。

比較例２では、本実施形態におけるＡｌ化合物膜を形成することなく、その代わりにソース電極上及びドレイン電極上にＴａのキャップ膜（厚み５ｎｍ程度）をし、このキャップ膜が形成された状態でオーミック接触を得るための熱処理（６００℃程度）を行った。その他については本実施形態と同じである。

図５に示す結果より、酸化アルミニウム（ＡｌＯ）をキャップ膜として用いることにより、オーミック接触を得るための熱処理に起因するソース電極及びドレイン電極の表面荒れの発生が抑制されることが確認された。

図６は、本実施形態におけるオーミック接触を得るための熱処理を行った後におけるオーミック特性について、諸比較例との比較に基づいて示す特性図である。（ａ）は本実施形態の結果を、（ｂ）は比較例３の結果をそれぞれ示している。なお、後述する第２及び第３の実施形態についても、図６（ａ）と同様の結果が得られている。

比較例３では、本実施形態におけるＡｌ化合物膜を形成することなく、ソース電極の表面及びドレイン電極の表面が露出した状態でオーミック接触を得るための熱処理（６００℃程度）を酸素雰囲気中で行った。この熱処理により、ソース電極の表面及びドレイン電極の表面を覆う酸化アルミニウム（ＡｌＯ）のキャップ膜が形成されると共に、オーミック接触が得られた。その他については本実施形態と同じである。

図６に示す結果より、本実施形態では、良好なオーミック特性が確保されることが確認される。一方、比較例３のように熱処理によってＡｌＯのキャップ膜を形成した場合には、本実施形態のように熱処理の前にＡｌＯのキャップ膜を形成した場合に比して、コンタクト抵抗が２倍程度高いことが判る。これは、熱処理でＡｌＯのキャップ膜を形成した場合には、Ａｌの粒界を通して酸化が進むため、ＡｌＯの厚みを制御することが困難であり、ソース電極及びドレイン電極のＴｉ／Ａｌの抵抗が上昇した影響であると考えられる。

以上説明したように、本実施形態によれば、熱処理による、Ａｌを含有する電極であるソース電極４及びドレイン電極５の表面荒れの発生が確実に抑制された信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。

（第２の実施形態）
本実施形態では、第１の実施形態と同様に、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、Ａｌ化合物膜の形成態様が異なる点で第１の実施形態と相違する。
図７〜図８は、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。第２の実施形態において、第１の実施形態に対応する構成部材等については、同符号を付して詳しい説明を省略する。

先ず、第１の実施形態と同様に、図１（ａ）〜図２（ａ）の諸工程を行う。図２（ａ）に対応する状態を図７（ａ）に示す。そして、第１の実施形態と同様に、ソース電極４及びドレイン電極５がＡｌ化合物膜６で覆われた状態で、オーミック接触を得るための熱処理を行う。

Ａｌ化合物膜６は、電極材料（Ａｌ）自身の化合物であり、高融点（ＡｌＯで２０７２℃、ＡｌＮで２２００℃）である。そのため、ソース電極４の表面及びドレイン電極５の表面の外気（所定の雰囲気）との反応等による表面荒れが抑制され、高融点金属（Ｔｉ）の凝集や高融点金属（Ｔｉ）と電極材料（Ａｌ）との合金化を防ぐことができる。この熱処理は、第１の電極層４ａ，５ａと第２の電極層４ｂ，５ｂとの境界部位もＡｌ化合物膜６で覆われた状態で行われるため、当該境界部位における高融点金属（Ｔｉ）の凝集や高融点金属（Ｔｉ）と電極材料（Ａｌ）との合金化も抑止される。

続いて、図７（ｂ）に示すように、Ａｌ化合物膜６をエッチングせずに全面に残した状態で、Ａｌ化合物膜６の全面に絶縁保護膜７を形成する。
詳細には、Ａｌ化合物膜６上の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等を用いて、１０ｎｍ程度〜１００ｎｍ程度、例えば５０ｎｍ程度の厚みに堆積する。これにより、保護絶縁膜７が形成される。保護絶縁膜７は、化合物半導体層２の表面の保護機能を有する。

続いて、図７（ｃ）に示すように、ゲート電極８を形成する。
詳細には、先ず、リソグラフィー及びドライエッチングにより、Ａｌ化合物膜６及び保護絶縁膜７のゲート電極形成予定部位に、Ａｌ化合物膜６及び保護絶縁膜７を貫通して化合物半導体層２の表面を露出させる電極溝１３を形成する、ドライエッチングには、例えばフッ素系ガスを用いる。
リソグラフィーに用いたレジストは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。

次に、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜６上に塗布し、保護絶縁膜６及び保護絶縁膜７の電極溝１３の部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。

このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、保護絶縁膜６及び保護絶縁膜７の電極溝１３の部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極溝１３内を電極材料の一部で埋め込み、保護絶縁膜７上に乗り上げる形状のゲート電極８が形成される。

続いて、図８（ａ）〜（ｂ）に示すように、第１の実施形態の図３（ｂ）、図４（ａ）〜（ｂ）と同様の工程を行う。
以上により、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。

以上説明したように、本実施形態によれば、熱処理による、Ａｌを含有する電極であるソース電極４及びドレイン電極５の表面荒れの発生が確実に抑制された信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。

（第３の実施形態）
本実施形態では、第１の実施形態と同様に、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、Ａｌ化合物膜の形成態様が異なる点で第１の実施形態と相違する。
図９〜図１０は、第３の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。第２の実施形態において、第１の実施形態に対応する構成部材等については、同符号を付して詳しい説明を省略する。

先ず、第１の実施形態と同様に、図１（ａ）〜図２（ａ）の諸工程を行う。図２（ａ）に対応する状態を図９（ａ）に示す。そして、第１の実施形態と同様に、ソース電極４及びドレイン電極５がＡｌ化合物膜６で覆われた状態で、オーミック接触を得るための熱処理を行う。

Ａｌ化合物膜６は、電極材料（Ａｌ）自身の化合物であり、高融点（ＡｌＯで２０７２℃、ＡｌＮで２２００℃）である。そのため、ソース電極４の表面及びドレイン電極５の表面の外気（所定の雰囲気）との反応等による表面荒れが抑制され、高融点金属（Ｔｉ）の凝集や高融点金属（Ｔｉ）と電極材料（Ａｌ）との合金化を防ぐことができる。この熱処理は、第１の電極層４ａ，５ａと第２の電極層４ｂ，５ｂとの境界部位もＡｌ化合物膜６で覆われた状態で行われるため、当該境界部位における高融点金属（Ｔｉ）の凝集や高融点金属（Ｔｉ）と電極材料（Ａｌ）との合金化も抑止される。

続いて、図９（ｂ）に示すように、ゲート電極８を形成する。
本実施形態では、第１の実施形態の絶縁保護膜７を形成することなく、化合物半導体層２の表面の保護機能をＡｌ化合物膜６が兼用する。これにより、工程が削減される。

詳細には、先ず、リソグラフィー及びドライエッチングにより、Ａｌ化合物膜６のゲート電極形成予定部位に、Ａｌ化合物膜６を貫通して化合物半導体層２の表面を露出させる電極溝６ａを形成する、ドライエッチングには、例えばフッ素系ガスを用いる。
リソグラフィーに用いたレジストは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。

次に、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを保護絶縁膜６上に塗布し、保護絶縁膜６の電極溝６ａの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。

このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、保護絶縁膜６の電極溝６ａの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極溝６ａ内を電極材料の一部で埋め込み、保護絶縁膜７上に乗り上げる形状のゲート電極８が形成される。

続いて、図１０（ａ）〜（ｂ）に示すように、第１の実施形態の図３（ｂ）、図４（ａ）〜（ｂ）と同様の工程を行う。
以上により、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。

以上説明したように、本実施形態によれば、熱処理による、Ａｌを含有する電極であるソース電極４及びドレイン電極５の表面荒れの発生が確実に抑制された信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。

なお、第１〜第３の実施形態では、ゲート電極８が化合物半導体層２の表面と接触するショットキー型のＩｎＡｌＧａＮ／ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴについて説明したが、ＭＩＳ型のＩｎＡｌＧａＮ／ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴに適用することも可能である。ＭＩＳ型の場合には、例えば第１の実施形態において、例えば保護絶縁膜７をゲート絶縁膜として用いる。保護絶縁膜７に電極溝７ａを形成することなく、化合物半導体層２上に保護絶縁膜７を介してゲート電極８を形成すれば良い。

（第４の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１１は、第４の実施形態による電源装置の概略構成を示す結線図である。

本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。

本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。

本実施形態では、熱処理による、Ａｌを含有する電極であるソース電極及びドレイン電極の表面荒れの発生が確実に抑制されたＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、電源回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。

（第５の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１２は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。

本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１２では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。

本実施形態では、熱処理による、Ａｌを含有する電極であるソース電極及びドレイン電極の表面荒れの発生が確実に抑制されたＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。

（他の実施形態）
第１〜第５の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。

・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第５の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。

本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、熱処理による、Ａｌを含有する電極であるソース電極及びドレイン電極の表面荒れの発生が確実に抑制された信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。

・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第５の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。

本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、熱処理による、Ａｌを含有する電極であるソース電極及びドレイン電極の表面荒れの発生が確実に抑制された信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。

以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。

（付記１）化合物半導体層と、
アルミニウムを含有する電極と、
前記電極の上面から側面に架けて覆う、アルミニウム化合物を含有する保護膜と
を含むことを特徴とする化合物半導体装置。

（付記２）前記保護膜は、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、及び炭化アルミニウムのうちから選ばれた少なくとも１種を含有することを特徴とする付記１に記載の化合物半導体装置。

（付記３）前記電極は、第１の電極層と、前記第１の電極層上に形成された第２の電極層とを有しており、
前記保護膜は、前記第１の電極層と前記第２の電極層との境界部位を覆うことを特徴とする付記１又は２に記載の化合物半導体装置。

（付記４）前記保護膜は、前記電極に対応して分離して形成されており、前記化合物半導体層上で非形成の部位があることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。

（付記５）前記保護膜上を覆う上部保護膜を更に含むことを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。

（付記６）化合物半導体層上に、アルミニウムを含有する電極を形成する工程と、
前記電極を覆う、アルミニウム化合物を含有する保護膜を形成する工程と、
前記電極が前記保護膜で覆われた状態で、前記電極を熱処理する工程と
を含むことを特徴とする化合物半導体装置の製造方法。

（付記７）前記保護膜は、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、及び炭化アルミニウムのうちから選ばれた少なくとも１種を含有することを特徴とする付記６に記載の化合物半導体装置の製造方法。

（付記８）前記電極は、第１の電極層と、前記第１の電極層上に形成された第２の電極層とを有しており、
前記保護膜は、前記第１の電極層と前記第２の電極層との境界部位を覆うことを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。

（付記９）前記保護膜を前記電極に対応して分離する工程を更に含み、
前記化合物半導体層上で前記保護膜の非形成部位があることを特徴とする付記６〜８のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１０）前記保護膜上を覆う上部保護膜を形成する工程を更に含むことを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１１）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
アルミニウムを含有する電極と、
前記電極の上面から側面に架けて覆う、アルミニウム化合物を含有する保護膜と
を含むことを特徴とする電源回路。

（付記１２）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
アルミニウムを含有する電極と、
前記電極の上面から側面に架けて覆う、アルミニウム化合物を含有する保護膜と
を含むことを特徴とする高周波増幅器。

１ ＳｉＣ基板
２ 化合物半導体層
２ａ バッファ層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
２ｅ キャップ層
３ 素子分離構造
４ ソース電極
４ａ，５ａ 第１の電極層
４ｂ，５ｂ 第２の電極層
５ ドレイン電極
６ Ａｌ化合物膜
６ａ，７ａ，１３ 電極溝
７ 保護絶縁膜
１０ 開口
８ ゲート電極
９ 層間絶縁膜
１１ バリアメタル層
１２ 配線層
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (10)

1. 化合物半導体層と、
   アルミニウムを含有する電極と、
   前記電極の上面から側面に架けて覆う、アルミニウム化合物を含有する保護膜と
   を含むことを特徴とする化合物半導体装置。
2. 前記保護膜は、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、及び炭化アルミニウムのうちから選ばれた少なくとも１種を含有することを特徴とする請求項１に記載の化合物半導体装置。
3. 前記電極は、第１の電極層と、前記第１の電極層上に形成された第２の電極層とを有しており、
   前記保護膜は、前記第１の電極層と前記第２の電極層との境界部位を覆うことを特徴とする請求項１又は２に記載の化合物半導体装置。
4. 前記保護膜は、前記電極に対応して分離して形成されており、前記化合物半導体層上で非形成の部位があることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
5. 前記保護膜上を覆う上部保護膜を更に含むことを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
6. 化合物半導体層上に、アルミニウムを含有する電極を形成する工程と、
   前記電極を覆う、アルミニウム化合物を含有する保護膜を形成する工程と、
   前記電極が前記保護膜で覆われた状態で、前記電極を熱処理する工程と
   を含むことを特徴とする化合物半導体装置の製造方法。
7. 前記保護膜は、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、及び炭化アルミニウムのうちから選ばれた少なくとも１種を含有することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
8. 前記電極は、第１の電極層と、前記第１の電極層上に形成された第２の電極層とを有しており、
   前記保護膜は、前記第１の電極層と前記第２の電極層との境界部位を覆うことを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
9. 前記保護膜を前記電極に対応して分離する工程を更に含み、
   前記化合物半導体層上で前記保護膜の非形成部位があることを特徴とする請求項６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
10. 前記保護膜上を覆う上部保護膜を形成する工程を更に含むことを特徴とする請求項６〜９のいずれか１項に記載の化合物半導体装置の製造方法。