JP2013077621A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013077621A
JP2013077621A JP2011215198A JP2011215198A JP2013077621A JP 2013077621 A JP2013077621 A JP 2013077621A JP 2011215198 A JP2011215198 A JP 2011215198A JP 2011215198 A JP2011215198 A JP 2011215198A JP 2013077621 A JP2013077621 A JP 2013077621A
Authority
JP
Japan
Prior art keywords
compound semiconductor
opening
protective film
semiconductor device
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011215198A
Other languages
English (en)
Other versions
JP5998446B2 (ja
Inventor
Kozo Makiyama
剛三 牧山
Naoya Okamoto
直哉 岡本
Toshihiro Tagi
俊裕 多木
Yuichi Minoura
優一 美濃浦
Shiro Ozaki
史朗 尾崎
Toyoo Miyajima
豊生 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011215198A priority Critical patent/JP5998446B2/ja
Priority to US13/555,420 priority patent/US8709886B2/en
Priority to EP12177567.0A priority patent/EP2575179B1/en
Priority to CN201210270679.7A priority patent/CN103035703B/zh
Publication of JP2013077621A publication Critical patent/JP2013077621A/ja
Priority to US14/202,279 priority patent/US9035357B2/en
Application granted granted Critical
Publication of JP5998446B2 publication Critical patent/JP5998446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Amplifiers (AREA)

Abstract

【課題】動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を提供する。
【解決手段】ＨＥＭＴは、ＳｉＣ基板１上に、化合物半導体層２と、開口６ｂを有し、化合物半導体層２上を覆う、窒化珪素（ＳｉＮ）の保護膜６と、開口６ｂを埋め込むように化合物半導体層２上に形成されたゲート電極７とを有しており、保護膜６は、その下層部分６ａが開口６ｂの側面から張り出した張出部６ｃが形成されている。
【選択図】図５

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
特表２００９−５２４２４２号公報
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等の高出力高周波用の窒化物半導体装置では、高い出力を得るために動作電圧の高電圧化が必要である。しかしながら、動作電圧の増大を図れば、ゲート電極の周辺における電界強度が増大し、デバイス特性の劣化（化学的・物理的変化）を引き起こすという問題がある。高出力の窒化物半導体装置における信頼性を向上させるには、ゲート電極の周辺における高電界によるデバイス特性の劣化を抑制することが必須である。
本発明は、上記の課題に鑑みてなされたものであり、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、化合物半導体層と、開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、前記開口を埋め込むように前記化合物半導体層上に形成された電極とを含み、前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有する。
化合物半導体装置の製造方法の一態様は、化合物半導体層上に窒化珪素の保護膜を形成する工程と、前記保護膜に開口を形成する工程と、前記開口を埋め込むように前記化合物半導体層上に電極を形成する工程とを含み、前記開口を形成する工程において、前記保護膜の下層部分が前記開口の側面から張り出した張出部を有する構造を形成する。
上記の諸態様によれば、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置が得られる。
第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２（ａ）の工程で形成されたパッシベーション膜を一部拡大した様子を示す概略断面図である。 図２（ｂ）の工程で形成されたパッシベーション膜の開口を一部拡大した様子を示す概略断面図である。 第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの３端子特性について、上記の従来のパッシベーション膜を有する従来構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて調べた結果を示す特性図である。 第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。 図７（ａ）の工程で形成されたパッシベーション膜を一部拡大した様子を示す概略断面図である。 図７（ｂ）の工程で形成されたパッシベーション膜の開口を一部拡大した様子を示す概略断面図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの３端子特性について、上記の従来のパッシベーション膜を有する従来構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて調べた結果を示す特性図である。 第３の実施形態による電源装置の概略構成を示す結線図である。 第４の実施形態による高周波増幅器の概略構成を示す結線図である。
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
（第１の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体の積層構造である化合物半導体層２を形成する。化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ，及びｎ−ＧａＮを順次堆積し、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを積層形成する。ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｓｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
ここで、バッファ層２ａは膜厚０．１μｍ程度、電子走行層２ｂは膜厚３μｍ程度、中間層２ｃは膜厚５ｎｍ程度、電子供給層２ｄは膜厚２０ｎｍ程度で例えばＡｌ比率０．２〜０．３程度、表面層２ｅは膜厚１０ｎｍ程度に形成する。
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層２ｅに、電極溝２Ａ，２Ｂを形成する。
化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層２ｅをドライエッチングして除去する。これにより、電極溝２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層２ｅを貫通して電子供給層２ｄの表層部分までドライエッチングして電極溝を形成しても良い。
電極材料として例えばＴｉ／Ａｌを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、電極溝２Ａ，２Ｂを開口するレジストマスクを形成する。このレジストマスクを用いて、Ｔｉ／Ａｌを堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。以上により、電極溝２Ａ，２ＢをＴｉ／Ａｌの下部で埋め込むソース電極４及びドレイン電極５が形成される。
続いて、図２（ａ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜６を形成する。
詳細には、化合物半導体層２の全面に窒化珪素（シリコン窒化物）を、プラズマＣＶＤ法等により例えば５０ｎｍ程度の厚みに堆積し、パッシベーション膜６を形成する。シリコン窒化物は、安定した絶縁体であるため、化合物半導体層２の表面の保護膜として適している。
パッシベーション膜６を一部拡大した様子を図４に示す。
パッシベーション膜６は、化合物半導体層２の表面に接する下層部分６ａの窒素（Ｎ）空孔率が窒化珪素のストイキオメトリ状態（Ｓｉ3Ｎ4）よりも高く、上層に向かうほど急激且つ連続的にストイキオメトリ状態に近づく構造に形成される。なお、下層部分６ａの他部分との境界を便宜上破線で図示するが、明確な境界が存在するものではない。本実施形態では、窒化珪素の「Ｎ空孔率が高い」という場合、Ｓｉ組成率が高いことを意味する。下層部分６ａのＮ空孔率は、ストイキオメトリ状態比で５０％以下（Ｓｉ3ＮXで、Ｘが２以下）となる。パッシベーション膜６の厚み方向において、Ｎ空孔率が５０％である部位から下方を下層部分６ａと定義すると、下層部分６ａの厚みは２ｎｍ程度〜５ｎｍ程度となる。下層部分６ａの厚みが２ｎｍよりも薄いと、後述する下層部分の存在による効果を十分に発揮することができない。５ｎｍよりも厚いと、ゲートリーク電流が増大する。従って、下層部分６ａの厚みを２ｎｍ程度〜５ｎｍ程度とすることで、ゲートリーク電流が増大することなく後述する下層部分の存在による効果を十分に発揮することができる。本実施形態では、下層部分６ａは、Ｎ空孔率がストイキオメトリ状態比で例えば５０％程度で例えば３ｎｍ程度の厚みに形成される。
パッシベーション膜６を形成するには、放電前のプラズマＣＶＤの成膜チャンバ内に、例えば、ＳｉＨ4ガスを５ｓｃｃｍの流量で、Ｎ2ガスを１００ｓｃｃｍの流量でそれぞれ供給する。このＳｉＨ4ガス及びＮ2ガスの導入開始の例えば３０秒後に、１３．５６ＭＨｚで５０ＷのＲＦをシャワーヘッドから投入する。ＳｉＨ4ガスの導入開始から２秒以内に、Ｎ2ガスを２００ｓｃｃｍの流量で供給する（先行して供給されている１００ｓｃｃｍと合わせて２００ｓｃｃｍとなる。)。
続いて、図２（ｂ）に示すように、パッシベーション膜６に開口６ｂを形成する。
詳細には、先ず、パッシベーション膜６の全面にレジストを塗布する。レジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。これにより、開口１０ａを有するレジストマスク１０が形成される。
次に、レジストマスク１０を用いて、パッシベーション膜６をウェットエッチングする。このウェットエッチングは、パッシベーション膜６の下層部分６ａが他部分よりもエッチングレートが遅くなる条件で行う。ここでは、エッチング液としてフッ酸／フッ化アンモニウム混合緩衝液を用いる。このウェットエッチングにより、パッシベーション膜６の開口１０ａから露出する部位がエッチングされ、パッシベーション膜６には開口６ｂが形成される。
パッシベーション膜６の開口６ｂを拡大した様子を図５に示す。
パッシベーション膜６は、ウェットエッチングにより等方的にエッチングされて、側面が順テーパ状に開口６ｂが形成される。開口６ｂでは、下層部分６ａのエッチングレートが他部分よりも遅いため、下層部分６ａが開口６ｂの側面から張り出した張出部６ｃが形成される。張出部６ｃは、上記のエッチングレートに応じて、例えば（10）ｎｍ程度の幅に形成される。張出部６ｃは下層部分６ａの一部であり、Ｎ空孔率が大きいため、酸化されて窒化酸化珪素となる。
レジストマスク１０は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
続いて、図２（ｃ）に示すように、ゲート形成用のレジストマスク１３を形成する。
詳細には、先ず、下層レジスト１１（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト１２（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により例えば１．５μｍ長程度の開口１２ａを上層レジスト１２に形成する。次に、上層レジスト１２をマスクとして、下層レジスト１１をアルカリ現像液でウェットエッチングし、下層レジスト１１に開口１１ａを形成する。以上により、開口１１ａを有する下層レジスト１１と、開口１２ａを有する上層レジスト１２とからなるレジストマスク１３が形成される。レジストマスク１３において、開口１１ａ及び開口１２ａが連通する開口を１３ａとする。
続いて、図３（ａ）に示すように、ゲート電極７を形成する。
詳細には、レジストマスク１３をマスクとして、開口１３ａ内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。これにより、パッシベーション膜６の開口６ｂ内をゲートメタルで埋め込み化合物半導体層２の表面とショッチキー接触する、ゲート電極７が形成される。
続いて、図３（ｂ）に示すように、レジストマスク１３を除去する。
詳細には、ＳｉＣ基板１を８０℃に加温したＮ-メチル-ピロリジノン中に浸潤し、レジストマスク１３及び不要なゲートメタルをリフトオフ法により除去する。ゲート電極７は、下部が開口６ｂで化合物半導体層２の表面とショットキー接触し、上部が開口６ｂよりも幅広のオーバーハング形状に形成される。
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する諸効果について説明する。
従来のパッシベーション膜は、化合物半導体層との界面から当該パッシベーション膜の上面に至るまで均一な元素組成で構成されている。また、ゲート電極が形成されるパッシベーション膜の開口は、単調な側面形状を持ち、且つ均質な元素組成とされている。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、化合物半導体層２の表面に接触するように、Ｎ空孔の多い（ストイキオメトリ状態比で５０％以上）窒化珪素の極薄（５ｎｍ以下）の下層部分６ａを有するパッシベーション膜６が形成される。パッシベーション膜６は、下層部分６ａのＮ空孔率が窒化珪素のストイキオメトリ状態（Ｓｉ3Ｎ4）よりも高く、上層に向かうほど急激且つ連続的にストイキオメトリ状態に近づく構造とされる。Ｎ空孔の多い窒化珪素膜、即ちプラスチャージを多く含んだ窒化珪素膜である下層部分６ａにより、化合物半導体層２の表面の伝導帯が押し下げられ、アクセス抵抗が低減する。また、この伝導帯の押し下げ効果により、化合物半導体層２の表面における電子トラップの影響がスクリーニングされ、電流コラプスの低減効果を発揮する。
ショットキー電極であるゲート電極７が形成されるパッシベーション膜６の開口６ｂにおいては、Ｎ空孔の多い極薄の下層部分６ａの低いエッチングレートのため、下層部分６ａの一部が開口６ｂの側面からショットキー界面に張り出した張出部６ｃが形成される。張出部６ｃは、更に、Ｎ空孔が多く化学的に活性なために酸化の影響を極めて受け安く、容易に窒化酸化珪素膜となり高い絶縁性能を呈する。この張出部６ｃの存在により、ゲート電極７の端部における電界集中が緩和され、高電界によるゲート電極７の破壊が抑止され、デバイスの信頼性向上に寄与する。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの３端子特性について、上記の従来のパッシベーション膜を有する従来構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて調べた。その結果を図６に示す。（ａ）が従来構造の場合を、（ｂ）が本実施形態の場合をそれぞれ示す。
このように、本実施形態では、従来構造の場合と比較して、電流コラプスの大幅な改善が確認された。更に、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。
以上説明したように、本実施形態によれば、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第２の実施形態）
以下、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、パッシベーション膜の構成が第１の実施形態と異なる点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図７は、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）の諸工程を経て、化合物半導体層２にソース電極４及びドレイン電極５を形成する。
続いて、図７（ａ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜２１を形成する。
詳細には、化合物半導体層２の全面に窒化珪素（シリコン窒化物）を、プラズマＣＶＤ法等により例えば５０ｎｍ程度の厚みに堆積し、パッシベーション膜２１を形成する。シリコン窒化物は、安定した絶縁体であるため、化合物半導体層２の表面の保護膜として適している。
パッシベーション膜２１を一部拡大した様子を図８に示す。
パッシベーション膜２１は、化合物半導体層２の表面に接する下層部分２１ａが多結晶シリコンで構成されており、上層に向かうほど急激且つ連続的にストイキオメトリ状態（Ｓｉ3Ｎ4）に近づく構造に形成される。なお、下層部分２１ａの他部分との境界を便宜上破線で図示するが、明確な境界は存在しない場合もある。下層部分２１ａの厚みは２ｎｍ程度〜５ｎｍ程度となる。下層部分２１ａの厚みが２ｎｍよりも薄いと、後述する下層部分の存在による効果を十分に発揮することができない。５ｎｍよりも厚いと、ゲートリーク電流が増大する。従って、下層部分２１ａの厚みを２ｎｍ程度〜５ｎｍ程度とすることで、（ゲートリーク電流が増大すること）なく後述する下層部分の存在による効果を十分に発揮することができる。本実施形態では、下層部分２１ａは例えば３ｎｍ程度の厚みに形成される。
パッシベーション膜６を形成するには、放電前のプラズマＣＶＤの成膜チャンバ内に、例えば、ＳｉＨ4ガスを５ｓｃｃｍの流量で供給する。このＳｉＨ4ガスの導入開始の例えば３０秒後に、１３．５６ＭＨｚで５０ＷのＲＦをシャワーヘッドから投入する。ＳｉＨ4ガスの導入開始から２秒以内に、Ｎ2ガスを２００ｓｃｃｍの流量で供給する。
続いて、図７（ｂ）に示すように、パッシベーション膜２１に開口２１ｂを形成する。
詳細には、先ず、パッシベーション膜２１の全面にレジストを塗布する。レジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。これにより、開口２０ａを有するレジストマスク２０が形成される。
次に、レジストマスク２０を用いて、パッシベーション膜２１をウェットエッチングする。このウェットエッチングは、パッシベーション膜２１の下層部分２１ａが他部分よりもエッチングレートが遅くなる条件で行う。ここでは、エッチング液としてフッ酸／フッ化アンモニウム混合緩衝液を用いる。このウェットエッチングにより、パッシベーション膜２１の開口２０ａから露出する部位がエッチングされ、パッシベーション膜２１には開口２１ｂが形成される。
パッシベーション膜２１の開口２１ｂを拡大した様子を図９に示す。
パッシベーション膜２１は、ウェットエッチングにより等方的にエッチングされて、側面が順テーパ状に開口２１ｂが形成される。開口２１ｂでは、下層部分２１ａのエッチングレートが他部分よりも遅いため、下層部分２１ａが開口２１ｂの側面から張り出した張出部２１ｃが形成される。張出部２１ｃは、上記のエッチングレートに応じて、例えば１０ｎｍ程度の幅に形成される。張出部２１ｃは下層部分２１ａの一部であり、酸化し易い多結晶シリコンであるため、酸化されて酸化珪素となる。
レジストマスク２０は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
続いて、第１の実施形態の図２（ｃ）〜図３（ｂ）の諸工程を経て、図７（ｃ）の構造を得る。
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する諸効果について説明する。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、化合物半導体層２の表面に接触するように、多結晶シリコンからなる極薄（５ｎｍ以下）の下層部分２１ａを有するパッシベーション膜２１が形成される。パッシベーション膜２１は、多結晶シリコンの下層部分２１ａから上層に向かうほど急激且つ連続的にストイキオメトリ状態に近づく構造とされる。多結晶シリコンの下層部分２１ａにより、化合物半導体層２の表面の伝導帯が押し下げられ、アクセス抵抗が低減する。また、この伝導帯の押し下げ効果により、化合物半導体層２の表面における電子トラップの影響がスクリーニングされ、電流コラプスの低減効果を発揮する。
ショットキー電極であるゲート電極７が形成されるパッシベーション膜２１の開口２１ｂにおいては、多結晶シリコンからなる極薄の下層部分２１ａの低いエッチングレートのため、下層部分２１ａの一部が開口２１ｂの側面からショットキー界面に張り出した張出部２１ｃが形成される。張出部２１ｃは、更に、多結晶シリコンであるために酸化の影響を極めて受け安く、容易に窒化酸化珪素膜となり高い絶縁性能を呈する。この張出部２１ｃの存在により、ゲート電極７の端部における電界集中が緩和され、高電界によるゲート電極７の破壊が抑止され、デバイスの信頼性向上に寄与する。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの３端子特性について、上記の従来のパッシベーション膜を有する従来構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて調べた。その結果を図１０に示す。（ａ）が従来構造の場合を、（ｂ）が本実施形態の場合をそれぞれ示す。
このように、本実施形態では、従来構造の場合と比較して、電流コラプスの大幅な改善が確認された。更に、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。
以上説明したように、本実施形態によれば、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
（第３の実施形態）
本実施形態では、第１の実施形態又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図１１は、第３の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
本実施形態では、一次側回路３１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅが、第１の実施形態又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第４の実施形態）
本実施形態では、第１の実施形態又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１２は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態又は第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１２では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
本実施形態では、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いショットキー型のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いショットキー型のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
（付記１）化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有することを特徴とする化合物半導体装置。
（付記２）前記保護膜は、前記下層部分の窒素空孔率が窒化珪素のストイキオメトリ状態よりも高く、上層に向かうほどストイキオメトリ状態に近づく構造を持つことを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記保護膜は、前記下層部分の窒素空孔率が窒化珪素のストイキオメトリ状態比で５０％以下であることを特徴とする付記２に記載の化合物半導体装置。
（付記４）前記保護膜は、前記下層部分が多結晶シリコンで構成されており、上層に向かうほどストイキオメトリ状態の窒化珪素膜に近づく構造を持つことを特徴とする付記１に記載の化合物半導体装置。
（付記５）前記保護膜は、前記張出部が酸化していることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記６）前記保護膜は、下層部分の厚みが２ｎｍ〜５ｎｍの範囲内の値とされていることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
（付記７）前記保護膜は、前記開口の側面が順テーパ状とされていることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記８）化合物半導体層上に窒化珪素の保護膜を形成する工程と、
前記保護膜に開口を形成する工程と、
前記開口を埋め込むように前記化合物半導体層上に電極を形成する工程と
を含み、
前記開口を形成する工程において、前記保護膜の下層部分が前記開口の側面から張り出した張出部を有する構造を形成することを特徴とする化合物半導体装置の製造方法。
（付記９）前記保護膜は、前記下層部分の窒素空孔率が窒化珪素のストイキオメトリ状態よりも高く、上層に向かうほどストイキオメトリ状態に近づく構造を持つことを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）前記保護膜は、前記下層部分の窒素空孔率が窒化珪素のストイキオメトリ状態比で５０％以下であることを特徴とする付記９に記載の化合物半導体装置の製造方法。
（付記１１）前記保護膜は、前記下層部分がシリコン多結晶で構成されており、上層に向かうほどストイキオメトリ状態の窒化珪素膜に近づく構造を持つことを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１２）前記開口を形成する工程において、前記保護膜の前記下層部分が他の部分よりもエッチングレートが遅い条件でウェットエッチングし、前記開口と共に前記張出部を形成することを特徴とする付記８〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１３）前記保護膜は、前記張出部が酸化することを特徴とする付記８〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）前記保護膜は、下層部分の厚みが２ｎｍ〜５ｎｍの範囲内の値とされることを特徴とする付記８〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有することを特徴とする電源回路。
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、
前記開口を埋め込むように前記化合物半導体層上に形成された電極と
を含み、
前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有することを特徴とする高周波増幅器。
１ ＳｉＣ基板
２ 化合物半導体層
２ａ バッファ層
２ｂ 電子走行層
２ｃ 中間層
２ｄ 電子供給層
２ｅ キャップ層
３ 素子分離構造
２Ａ，２Ｂ 電極溝
４ ソース電極
５ ドレイン電極
６，２１ パッシベーション膜
６ａ，２１ａ 下層部分
６ｂ，２１ｂ 開口
６ｃ，２１ｃ 張出部
７ ゲート電極
１０，１１，１２，１３，２０ レジストマスク
１０ａ，１１ａ，１２ａ，１３ａ，２０ａ 開口
３１ 一次側回路
３２ 二次側回路
３３ トランス
３４ 交流電源
３５ ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ スイッチング素子
４１ ディジタル・プレディストーション回路
４２ａ，４２ｂ ミキサー
４３ パワーアンプ

Claims (10)

  1. 化合物半導体層と、
    開口を有し、前記化合物半導体層上を覆う、窒化珪素の保護膜と、
    前記開口を埋め込むように前記化合物半導体層上に形成された電極と
    を含み、
    前記保護膜は、その下層部分が前記開口の側面から張り出した張出部を有することを特徴とする化合物半導体装置。
  2. 前記保護膜は、前記下層部分の窒素空孔率が窒化珪素のストイキオメトリ状態よりも高く、上層に向かうほどストイキオメトリ状態に近づく構造を持つことを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記保護膜は、前記下層部分の窒素空孔率が窒化珪素のストイキオメトリ状態比で５０％以下であることを特徴とする請求項２に記載の化合物半導体装置。
  4. 前記保護膜は、前記下層部分が多結晶シリコンで構成されており、上層に向かうほどストイキオメトリ状態の窒化珪素膜に近づく構造を持つことを特徴とする請求項１に記載の化合物半導体装置。
  5. 前記保護膜は、前記張出部が酸化していることを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
  6. 前記保護膜は、下層部分の厚みが２ｎｍ〜５ｎｍの範囲内の値とされていることを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
  7. 化合物半導体層上に窒化珪素の保護膜を形成する工程と、
    前記保護膜に開口を形成する工程と、
    前記開口を埋め込むように前記化合物半導体層上に電極を形成する工程と
    を含み、
    前記開口を形成する工程において、前記保護膜の下層部分が前記開口の側面から張り出した張出部を有する構造を形成することを特徴とする化合物半導体装置の製造方法。
  8. 前記保護膜は、前記下層部分の窒素空孔率が窒化珪素のストイキオメトリ状態よりも高く、上層に向かうほどストイキオメトリ状態に近づく構造を持つことを特徴とする請求項７に記載の化合物半導体装置の製造方法。
  9. 前記保護膜は、前記下層部分がシリコン多結晶で構成されており、上層に向かうほどストイキオメトリ状態の窒化珪素膜に近づく構造を持つことを特徴とする請求項７に記載の化合物半導体装置の製造方法。
  10. 前記開口を形成する工程において、前記保護膜の前記下層部分が他の部分よりもエッチングレートが遅い条件でウェットエッチングし、前記開口と共に前記張出部を形成することを特徴とする請求項７〜９のいずれか１項に記載の化合物半導体装置の製造方法。
JP2011215198A 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法 Active JP5998446B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011215198A JP5998446B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法
US13/555,420 US8709886B2 (en) 2011-09-29 2012-07-23 Compound semiconductor device and manufacturing method therefor
EP12177567.0A EP2575179B1 (en) 2011-09-29 2012-07-24 Compound semiconductor device and manufacturing method therefor
CN201210270679.7A CN103035703B (zh) 2011-09-29 2012-07-31 化合物半导体器件及其制造方法
US14/202,279 US9035357B2 (en) 2011-09-29 2014-03-10 Compound semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011215198A JP5998446B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016102388A Division JP6245311B2 (ja) 2016-05-23 2016-05-23 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013077621A true JP2013077621A (ja) 2013-04-25
JP5998446B2 JP5998446B2 (ja) 2016-09-28

Family

ID=46582599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011215198A Active JP5998446B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US8709886B2 (ja)
EP (1) EP2575179B1 (ja)
JP (1) JP5998446B2 (ja)
CN (1) CN103035703B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072962A (ja) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP2018533837A (ja) * 2015-12-29 2018-11-15 チャイナ エレクトロニクス テクノロジー グループ コーポレーション ナンバー ５５ リサーチ インスティチュートＣｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ． ５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ
JP2019165056A (ja) * 2018-03-19 2019-09-26 住友電気工業株式会社 半導体装置の製造方法
US10566184B2 (en) 2017-04-03 2020-02-18 Sumitomo Electric Industries, Ltd. Process of depositing silicon nitride (SiN) film on nitride semiconductor
US10665464B2 (en) 2018-02-05 2020-05-26 Sumitomo Electric Industries, Ltd. Process of forming field effect transistor
US10741384B2 (en) 2017-09-29 2020-08-11 Sumitomo Electric Industries, Ltd. Process of forming silicon nitride film
US10832905B2 (en) 2017-12-06 2020-11-10 Sumitomo Electric Industries, Ltd. Process of forming silicon nitride (SiN) film and semiconductor device providing SiN film

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
CN105304704A (zh) * 2014-05-30 2016-02-03 台达电子工业股份有限公司 半导体装置与其的制造方法
JP2016058681A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
CN117423694B (zh) * 2023-12-19 2024-02-13 扬州扬杰电子科技股份有限公司 一种高频通流稳定的GaN HEMT器件及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201850A (ja) * 1995-01-31 1996-08-09 Hitachi Ltd アクティブマトリクス基板を備えた液晶表示装置
JPH10308351A (ja) * 1997-05-02 1998-11-17 Nec Corp 化合物半導体装置及びその製造方法
JP2003332616A (ja) * 2002-05-14 2003-11-21 Sharp Corp 化合物半導体素子およびその製造方法
JP2004221325A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008166469A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 窒化物半導体装置とその製造方法
JP2008306027A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
JP2009524242A (ja) * 2006-01-17 2009-06-25 クリー インコーポレイテッド 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP2010515279A (ja) * 2007-01-10 2010-05-06 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
JP2010232452A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861828B2 (en) * 2000-02-08 2005-03-01 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US8105889B2 (en) * 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201850A (ja) * 1995-01-31 1996-08-09 Hitachi Ltd アクティブマトリクス基板を備えた液晶表示装置
JPH10308351A (ja) * 1997-05-02 1998-11-17 Nec Corp 化合物半導体装置及びその製造方法
JP2003332616A (ja) * 2002-05-14 2003-11-21 Sharp Corp 化合物半導体素子およびその製造方法
JP2004221325A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2005210105A (ja) * 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009524242A (ja) * 2006-01-17 2009-06-25 クリー インコーポレイテッド 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP2008166469A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 窒化物半導体装置とその製造方法
JP2010515279A (ja) * 2007-01-10 2010-05-06 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
JP2008306027A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
JP2010232452A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072962A (ja) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP2018533837A (ja) * 2015-12-29 2018-11-15 チャイナ エレクトロニクス テクノロジー グループ コーポレーション ナンバー ５５ リサーチ インスティチュートＣｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ． ５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ
US10566184B2 (en) 2017-04-03 2020-02-18 Sumitomo Electric Industries, Ltd. Process of depositing silicon nitride (SiN) film on nitride semiconductor
US10741384B2 (en) 2017-09-29 2020-08-11 Sumitomo Electric Industries, Ltd. Process of forming silicon nitride film
US10832905B2 (en) 2017-12-06 2020-11-10 Sumitomo Electric Industries, Ltd. Process of forming silicon nitride (SiN) film and semiconductor device providing SiN film
US10665464B2 (en) 2018-02-05 2020-05-26 Sumitomo Electric Industries, Ltd. Process of forming field effect transistor
JP2019165056A (ja) * 2018-03-19 2019-09-26 住友電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20130083568A1 (en) 2013-04-04
CN103035703A (zh) 2013-04-10
JP5998446B2 (ja) 2016-09-28
US20140185347A1 (en) 2014-07-03
CN103035703B (zh) 2015-09-16
US8709886B2 (en) 2014-04-29
EP2575179A2 (en) 2013-04-03
US9035357B2 (en) 2015-05-19
EP2575179B1 (en) 2016-12-28
EP2575179A3 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5998446B2 (ja) 化合物半導体装置及びその製造方法
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
JP5825018B2 (ja) 化合物半導体装置及びその製造方法
JP5786323B2 (ja) 化合物半導体装置の製造方法
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP2014072397A (ja) 化合物半導体装置及びその製造方法
US9368359B2 (en) Method of manufacturing compound semiconductor device
JP2014072391A (ja) 化合物半導体装置及びその製造方法
JP2013074281A (ja) 化合物半導体装置及びその製造方法
JP2012169369A (ja) 化合物半導体装置及びその製造方法
JP2014072377A (ja) 化合物半導体装置及びその製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
JP2014072388A (ja) 化合物半導体装置及びその製造方法
JP5942371B2 (ja) 化合物半導体装置及びその製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP6245311B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5998446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150