JP6236919B2 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6236919B2 JP6236919B2 JP2013134219A JP2013134219A JP6236919B2 JP 6236919 B2 JP6236919 B2 JP 6236919B2 JP 2013134219 A JP2013134219 A JP 2013134219A JP 2013134219 A JP2013134219 A JP 2013134219A JP 6236919 B2 JP6236919 B2 JP 6236919B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- compound semiconductor
- protective
- protective insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、化合物半導体装置及びその製造方法に関する。
化合物半導体装置、特に窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。
窒化物半導体装置は、一部実用化が始まっているが、その高耐圧性を十分に生かすための技術として、トランジスタ内部に使用される絶縁膜の高耐圧化技術の開発が課題となっている。
窒化物半導体装置、例えば高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）としては、図１（ａ）に示すように、いわゆるオーバーハング型のトランジスタが開発されている。このＨＥＭＴでは、例えばＳｉＣ基板１０１上に化合物半導体積層構造１０２が形成され、その上にソース電極１０３及びドレイン電極１０４が形成される。ソース電極１０３とドレイン電極１０４との間には、例えばＳｉＮの保護絶縁膜１０５が形成される。保護絶縁膜１０５には、略垂直な内壁面を持つ電極用リセス１０５ａが形成されている。保護絶縁膜１０５上には、電極用リセス１０５ａを埋め込んで保護絶縁膜１０５上に乗り上げる、オーバーハング形状のゲート電極１０６が形成される。ゲート電極１０６では、電極用リセス１０５ａを埋め込む部分をファインゲート部１０６ａ、保護絶縁膜１０５上に乗り上げる部分をオーバーゲート部１０６ｂとする。
しかしながら、図１（ａ）のＨＥＭＴでは、以下のような問題が発生する。
図２（ａ）に示すように、ゲート電極１０６の閾値（Ｖth）が、ファインゲート部１０６ａと、オーバーゲート部１０６ｂとで大きく異なり、両者の境界部における閾値に急激な変化が生じる。これに起因して、図３（ａ）に示すように、ゲート電極１０６の端部、特にオーバーゲート部１０６ｂの端部で大きな電界集中が発生し、トランジスタに絶縁破壊が生じる。
図２（ａ）に示すように、ゲート電極１０６の閾値（Ｖth）が、ファインゲート部１０６ａと、オーバーゲート部１０６ｂとで大きく異なり、両者の境界部における閾値に急激な変化が生じる。これに起因して、図３（ａ）に示すように、ゲート電極１０６の端部、特にオーバーゲート部１０６ｂの端部で大きな電界集中が発生し、トランジスタに絶縁破壊が生じる。
この問題に対処すべく、図１（ｂ）に示すようなＨＥＭＴが開発されている。このＨＥＭＴでは、保護絶縁膜１０５に形成された電極用リセス１０５ｂが、斜めの内壁面を持つテーパ構造に形成されている。保護絶縁膜１０５上には、電極用リセス１０５ｂを埋め込んで保護絶縁膜１０５上に乗り上げる、オーバーハング形状のゲート電極１０７が形成される。ゲート電極１０７では、電極用リセス１０５ｂを埋め込む部分をファインゲート部１０７ａ、保護絶縁膜１０５上に乗り上げる部分をオーバーゲート部１０７ｂとする。
図１（ｂ）のＨＥＭＴでは、図２（ｂ）に示すように、電極用リセス１０５ｂのテーパ構造により閾値の急激な変化が抑制され、図１（ａ）のＨＥＭＴにおいてオーバーゲート部１０６ｂに集中していた電界が拡散される。
しかしながら、図１（ｂ）のＨＥＭＴでは、以下のような問題が発生する。
図３（ｂ）に示すように、閾値の急激な変化が抑制される一方で、電極用リセス１０５ｂのテーパ構造に起因して破壊耐圧が低下し、ファインゲート部１０７ａの端部で絶縁破壊が生じる。
図３（ｂ）に示すように、閾値の急激な変化が抑制される一方で、電極用リセス１０５ｂのテーパ構造に起因して破壊耐圧が低下し、ファインゲート部１０７ａの端部で絶縁破壊が生じる。
本発明は、上記の課題に鑑みてなされたものであり、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様は、化合物半導体層が積層されてなる化合物半導体積層構造と、前記化合物半導体積層構造の上方に形成された保護絶縁膜と、前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成されたゲート電極とを含み、前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、前記第１の絶縁膜及び前記第２の絶縁膜が同一材料からなり、前記第２の絶縁膜が前記第１の絶縁膜よりも密度が高く、閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下する。
化合物半導体装置の一態様は、化合物半導体層が積層されてなる化合物半導体積層構造と、前記化合物半導体積層構造の上方に形成された保護絶縁膜と、前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成されたゲート電極とを含み、前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少なく、閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下する。
化合物半導体装置の一態様は、化合物半導体層が積層されてなる化合物半導体積層構造と、前記化合物半導体積層構造の上方に形成された保護絶縁膜と、前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成されたゲート電極とを含み、前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少なく、閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下する。
化合物半導体装置の製造方法の一態様は、化合物半導体層が積層されてなる化合物半導体積層構造の上方に、開口を有する保護絶縁膜を形成する工程と、前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体となったゲート電極を形成する工程とを含み、前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、前記第１の絶縁膜及び前記第２の絶縁膜が同一材料からなり、前記第２の絶縁膜が前記第１の絶縁膜よりも密度が高く、閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下する。
化合物半導体装置の製造方法の一態様は、化合物半導体層が積層されてなる化合物半導体積層構造の上方に、開口を有する保護絶縁膜を形成する工程と、前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体となったゲート電極を形成する工程とを含み、前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少なく、閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下する。
化合物半導体装置の製造方法の一態様は、化合物半導体層が積層されてなる化合物半導体積層構造の上方に、開口を有する保護絶縁膜を形成する工程と、前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体となったゲート電極を形成する工程とを含み、前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少なく、閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下する。
上記の諸態様によれば、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い化合物半導体装置が実現する。
（第１の実施形態）
本実施形態では、半導体装置として、化合物半導体である窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図４〜図７は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
本実施形態では、半導体装置として、化合物半導体である窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図４〜図７は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
先ず、図４（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、複数の化合物半導体層の積層体として、化合物半導体積層構造２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、スペーサ層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、スペーサ層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄとの界面近傍（正確には、電子走行層２ｂのスペーサ層２ｃとの界面近傍）に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮを２００ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを１０ｎｍ程度の厚みに、順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、スペーサ層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。
ＳｉＣ基板１上に、ＡｌＮを２００ｎｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを１０ｎｍ程度の厚みに、順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、スペーサ層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。バッファ層２ａとしては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧａ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡｌガス、Ｇａ源であるＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
ＡｌＧａＮ、ＧａＮをｎ型として成長する際、即ち電子供給層２ｄ及びキャップ層２ｅを形成する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
続いて、図４（ｂ）に示すように、素子分離領域３を形成する。
詳細には、化合物半導体積層構造２の不活性領域とする部位に、例えばアルゴン（Ａｒ）をイオン注入する。これにより、化合物半導体積層構造２及びＳｉＣ基板１の表層部分に素子分離領域３が形成される。素子分離領域３により、化合物半導体積層構造２上でＡｌＧａＮ／ＧａＮ・ＨＥＭＴの素子領域（トランジスタ領域）が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
詳細には、化合物半導体積層構造２の不活性領域とする部位に、例えばアルゴン（Ａｒ）をイオン注入する。これにより、化合物半導体積層構造２及びＳｉＣ基板１の表層部分に素子分離領域３が形成される。素子分離領域３により、化合物半導体積層構造２上でＡｌＧａＮ／ＧａＮ・ＨＥＭＴの素子領域（トランジスタ領域）が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図４（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２のキャップ層２ｅにおけるソース電極及びドレイン電極の各形成予定部位をリソグラフィー及びドライエッチングにより除去する。これにより、化合物半導体積層構造２のキャップ層２ｅに電極用リセス２Ａ，２Ｂが形成される。
次に、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。レジストを化合物半導体積層構造２上に塗布し、リソグラフィーによりレジストを加工する。これにより、電極用リセス２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
詳細には、先ず、化合物半導体積層構造２のキャップ層２ｅにおけるソース電極及びドレイン電極の各形成予定部位をリソグラフィー及びドライエッチングにより除去する。これにより、化合物半導体積層構造２のキャップ層２ｅに電極用リセス２Ａ，２Ｂが形成される。
次に、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。レジストを化合物半導体積層構造２上に塗布し、リソグラフィーによりレジストを加工する。これにより、電極用リセス２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌ（Ｔｉが下層でＡｌが上層）を、例えば蒸着法により、ソース電極及びドレイン電極の各形成予定部位を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜９００℃程度の温度、例えば５８０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｃとオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス２Ａ，２Ｂを埋め込み電子供給層２ｄとオーミックコンタクトしたソース電極４及びドレイン電極５が形成される。
続いて、化合物半導体積層構造２の表面を覆う保護絶縁膜を形成する。保護絶縁膜は、第１の絶縁膜及び第２の絶縁膜から構成される。
先ず、図５（ａ）に示すように、ＳｉＮ膜６を形成する。
詳細には、第２の絶縁膜となる絶縁膜として、例えばＳｉＮ膜６をＣＶＤ法等により全面に堆積する。ＳｉＮ膜６は、１０ｎｍ程度〜５０００ｎｍ程度の厚み、例えば１００ｎｍ程度の厚みに形成される。
先ず、図５（ａ）に示すように、ＳｉＮ膜６を形成する。
詳細には、第２の絶縁膜となる絶縁膜として、例えばＳｉＮ膜６をＣＶＤ法等により全面に堆積する。ＳｉＮ膜６は、１０ｎｍ程度〜５０００ｎｍ程度の厚み、例えば１００ｎｍ程度の厚みに形成される。
次に、図５（ｂ）に示すように、ＳｉＮ膜６を加工して第２の絶縁膜８を形成する。
詳細には、ＳｉＮ膜６をリソグラフィー及びドライエッチングにより加工し、ＳｉＮ膜６を化合物半導体積層構造２の表面上でゲート電極の形成予定部位の所定位置にのみ残す。
以上により、化合物半導体積層構造２上に第２の絶縁膜８が形成される。第２の絶縁膜８は、その短手方向に沿った幅が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。
詳細には、ＳｉＮ膜６をリソグラフィー及びドライエッチングにより加工し、ＳｉＮ膜６を化合物半導体積層構造２の表面上でゲート電極の形成予定部位の所定位置にのみ残す。
以上により、化合物半導体積層構造２上に第２の絶縁膜８が形成される。第２の絶縁膜８は、その短手方向に沿った幅が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。
次に、図５（ｃ）に示すように、第２の絶縁膜８を覆う第１の絶縁膜７を形成する。
詳細には、第１の絶縁膜となる絶縁膜として、例えばＳｉＮ膜をＣＶＤ法等により全面に堆積する。ＳｉＮ膜は、１０ｎｍ程度〜５０００ｎｍ程度の厚みで第２の絶縁膜８よりも厚く、例えば４００ｎｍ程度の厚みに形成される。これにより、第２の絶縁膜８を覆う第１の絶縁膜７が形成される。以上により、第１の絶縁膜７及び第２の絶縁膜８からなる保護絶縁膜１０が形成される。
詳細には、第１の絶縁膜となる絶縁膜として、例えばＳｉＮ膜をＣＶＤ法等により全面に堆積する。ＳｉＮ膜は、１０ｎｍ程度〜５０００ｎｍ程度の厚みで第２の絶縁膜８よりも厚く、例えば４００ｎｍ程度の厚みに形成される。これにより、第２の絶縁膜８を覆う第１の絶縁膜７が形成される。以上により、第１の絶縁膜７及び第２の絶縁膜８からなる保護絶縁膜１０が形成される。
保護絶縁膜１０は、第１の絶縁膜７及び第２の絶縁膜８から構成される。後述するゲート電極では、ゲート電極のファインゲート部からオーバーゲート部にかけて閾値電圧が段階的に低下する。この構成を実現すべく、本実施形態では、第２の絶縁膜８のＳｉＮは、第１の絶縁膜７のＳｉＮよりも、Ｓｉ−Ｈ結合数が少なく、且つＮ−Ｈ結合数が多い。
具体的に、第１の絶縁膜７のＳｉＮでは、Ｓｉ−Ｈ結合数が１×１０22（／ｃｍ3）程度以上で１×１０23（／ｃｍ3）程度よりも少なく、且つＮ−Ｈ結合数が１×１０21（／ｃｍ3）程度以上で１×１０22（／ｃｍ3）程度よりも少ない。第１の絶縁膜７のＳｉＮは、例えばＳｉ−Ｈ結合数が１．８×１０22（／ｃｍ3）程度、Ｎ−Ｈ結合数が７．０×１０21（／ｃｍ3）程度とされる。
第２の絶縁膜８のＳｉＮでは、Ｓｉ−Ｈ結合数が１×１０21（／ｃｍ3）以上で１×１０22（／ｃｍ3）よりも少なく、且つＮ−Ｈ結合数が１×１０22（／ｃｍ3）以上で１×１０23（／ｃｍ3）よりも少ない。第２の絶縁膜８のＳｉＮは、例えばＳｉ−Ｈ結合数が１．０×１０21（／ｃｍ3）程度、Ｎ−Ｈ結合数が５．０×１０22（／ｃｍ3）程度とされる。
上記のように第１の絶縁膜７及び第２の絶縁膜８を形成するには、第１の絶縁膜７及び第２の絶縁膜８のＳｉＮ膜を堆積する際に、例えばプラズマＣＶＤ法における成膜時の条件のうち、ソースガスに含まれるＳｉＨ4及びＮ2について、第１の絶縁膜７ではＳｉＨ4のガス流量を多く、第２の絶縁膜８では第１の絶縁膜７の場合よりもＳｉＨ4のガス流量を少なく調節する。例えば、第１の絶縁膜７の成膜時におけるソースガスのガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝３ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとし、第２の絶縁膜８の成膜時におけるソースガスのガス流量をＳｉＨ4／Ｎ2／Ｈｅ＝２ｓｃｃｍ／１５０ｓｃｃｍ／１０００ｓｃｃｍとする。
なお、第１の絶縁膜及び第２の絶縁膜は、ゲート電極のファインゲート部からオーバーゲート部にかけて閾値電圧が段階的に低下するように、以下のように材料選択が可能である。即ち、第１の絶縁膜及び第２の絶縁膜は、各々、ＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3等から選択された少なくとも１種を含有する材料で形成することができる。
例えば、第１の絶縁膜及び第２の絶縁膜の各材料として同一のものを選択する場合、例えば第１の絶縁膜及び第２の絶縁膜を共にＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3から選択された少なくとも１種の同一材料で形成する場合を考える。このとき、第２の絶縁膜を第１の絶縁膜よりも高い密度となるように形成する。具体的には、例えば成膜時の条件のうち、絶縁膜成長温度を低温側で行うようにすれば良い。
続いて、図６（ａ）に示すように、保護絶縁膜１０に電極用リセス１０ａを形成する。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、平面視で第２の絶縁膜８の一部を含む開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護絶縁膜１０をエッチング、ここではドライエッチングする。ドライエッチングは、第２の絶縁膜８のエッチングレートが第１の絶縁膜７のエッチングレートよりも低い条件、例えば塩素系エッチングガスを用いて行う。以上により、保護絶縁膜１０には、化合物半導体積層構造２の表面の一部を露出する電極用リセス１０ａが形成される。電極用リセス１０ａでは、ソース電極４側の側壁面は、第１の絶縁膜７に形成された略垂直面となる。ドレイン電極５側の側壁面は、第１の絶縁膜７に形成された略垂直面から第２の絶縁膜８の一部が内方へ突出した面となる。第２の絶縁膜８の一部による側壁面も略垂直面となる。
レジストマスクは、アッシング処理又は所定のウェット処理により除去される。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、平面視で第２の絶縁膜８の一部を含む開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護絶縁膜１０をエッチング、ここではドライエッチングする。ドライエッチングは、第２の絶縁膜８のエッチングレートが第１の絶縁膜７のエッチングレートよりも低い条件、例えば塩素系エッチングガスを用いて行う。以上により、保護絶縁膜１０には、化合物半導体積層構造２の表面の一部を露出する電極用リセス１０ａが形成される。電極用リセス１０ａでは、ソース電極４側の側壁面は、第１の絶縁膜７に形成された略垂直面となる。ドレイン電極５側の側壁面は、第１の絶縁膜７に形成された略垂直面から第２の絶縁膜８の一部が内方へ突出した面となる。第２の絶縁膜８の一部による側壁面も略垂直面となる。
レジストマスクは、アッシング処理又は所定のウェット処理により除去される。
続いて、図６（ｂ）に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためレジストマスクを形成する。全面にレジストを塗布する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。塗布されたレジストをリソグラフィーにより加工する。以上により、ゲート電極の形成予定部位である電極用リセス１０ａを含む化合物半導体積層構造２の表面の領域を露出する開口を有するレジストマスクが形成される。
詳細には、先ず、ゲート電極を形成するためレジストマスクを形成する。全面にレジストを塗布する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。塗布されたレジストをリソグラフィーにより加工する。以上により、ゲート電極の形成予定部位である電極用リセス１０ａを含む化合物半導体積層構造２の表面の領域を露出する開口を有するレジストマスクが形成される。
次に、上記のレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕ（Ｎｉが下層、Ａｕが上層）を、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。１００℃〜５００℃、例えば４９０℃程度で熱処理し、ゲート電極のショットキー特性を確立する。以上により、電極用リセス１０ａを埋め込み保護絶縁膜１０上に乗り上げる形状にゲート電極９が形成される。ゲート電極９は、電極用リセス１０ａを埋め込む幅狭のファインゲート部９ａと、その上で保護絶縁膜１０上に乗り上げ、ファインゲート部９ａよりも幅広のオーバーゲート９ｂとが一体形成されて構成されている。ゲート電極９は、そのオーバーゲート９ｂを、図示のようにドレイン電極５側よりもソース電極４側の方を幅広にしてソース電極４側に偏倚する位置に形成することが好ましい。
しかる後、ソース電極４、ドレイン電極５、及びゲート電極９への配線の電気的接続等の後工程を経て、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、上記のように作製されたＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について説明する。
図７は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける閾値電圧について、図２（ａ）に示した従来技術（比較例１とする）及び図２（ｂ）に示した従来技術（比較例２とする）との比較に基づいて、ゲート電極９近傍（ドレイン電極側）の構造と共に示す模式図である。（ａ）がゲート電極９近傍の構造を示す一部拡大断面図であり、（ｂ）が（ａ）に対応する閾値電圧を示す特性図である。
図８は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける電界強度について、図３（ａ）に示した従来技術（比較例１とする）との比較に基づいて、ゲート電極９近傍の構造と共に示す模式図である。（ａ）がゲート電極９近傍（ドレイン電極側）の構造を示す一部拡大断面図であり、（ｂ）が（ａ）に対応する電界強度を示す特性図である。
図７は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける閾値電圧について、図２（ａ）に示した従来技術（比較例１とする）及び図２（ｂ）に示した従来技術（比較例２とする）との比較に基づいて、ゲート電極９近傍（ドレイン電極側）の構造と共に示す模式図である。（ａ）がゲート電極９近傍の構造を示す一部拡大断面図であり、（ｂ）が（ａ）に対応する閾値電圧を示す特性図である。
図８は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける電界強度について、図３（ａ）に示した従来技術（比較例１とする）との比較に基づいて、ゲート電極９近傍の構造と共に示す模式図である。（ａ）がゲート電極９近傍（ドレイン電極側）の構造を示す一部拡大断面図であり、（ｂ）が（ａ）に対応する電界強度を示す特性図である。
図７（ｂ）に示すように、本実施形態における閾値電圧は、ファインゲート部９ａにおける保護絶縁膜１０の非形成部位、ファインゲート部９ａにおける第２の絶縁膜８のみの部位、オーバーゲート９ｂにおける第１の絶縁膜７と第２の絶縁膜８との重畳部位の順に、順次階段状の低下を示す。閾値電圧は、当該重畳部位では比較的大きく低下し、オーバーゲート９ｂにおける第１の絶縁膜７のみの部位で若干高くなる。このように本実施形態では、閾値電圧が階段状に緩やかに変化し、比較例２と同様に、比較例１のような急激な閾値変動が抑止される。
図８（ｂ）に示すように、本実施形態における電界強度は、ファインゲート部９ａからオーバーゲート９ｂにかけて、若干の上下動はあるものの緩やかに上昇変動する。電界強度が最も高い部位であるオーバーゲート９ｂの端部でも絶縁破壊電界を大きく下回っており、比較例１のような絶縁破壊の危険はない。ここで、図７（ｂ）のように、第１の絶縁膜７と第２の絶縁膜８との重畳部位では、閾値電圧が比較的大きく低下する。比較例２ではファインゲート部１０７ａの端部で絶縁破壊が生じる。これに対して本実施形態では、保護絶縁膜１０において、第１の絶縁膜７と第２の絶縁膜８とが重畳する構造を採ることにより、当該重畳部位で絶縁破壊電界が高くなり、絶縁破壊が確実に抑止される。このように本実施形態では、急激な閾値変動が抑止され、トランジスタ全体として破壊耐圧の大幅な向上が実現する。
図９は、保護絶縁膜１０とゲート電極９との位置関係（ドレイン電極側）を示す一部拡大断面図である。
保護絶縁膜１０の第１の絶縁膜７は、オーバーゲート９ｂの下方の部分を含む化合物半導体積層構造２上に形成されている。保護絶縁膜１０の第２の絶縁膜８は、オーバーゲート９ｂの下方のみに形成され、平面視でその一部が第１の絶縁膜７と重畳している。第２の絶縁膜８は、上記したように、その短手方向に沿った幅Ｗ１が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。第２の絶縁膜８のうち第１の絶縁膜７との非重畳部分の短手方向に沿った幅Ｗ２は、０よりも大きく２μｍ程度以下、例えば１．０μｍ程度とされる。第１の絶縁膜７のうちオーバーゲート９ｂの下方において第２の絶縁膜８との非重畳部分の短手方向に沿った幅Ｗ３は、０．１μｍ程度以上、例えば０．５μｍ程度とされる。幅Ｗ１，Ｗ２，Ｗ３が上記の範囲内の値とされることにより、閾値電圧の階段状の緩やかな変化が得られ、局所的な絶縁破壊の危険が確実に抑止され、トランジスタ全体で破壊耐圧が向上する。
保護絶縁膜１０の第１の絶縁膜７は、オーバーゲート９ｂの下方の部分を含む化合物半導体積層構造２上に形成されている。保護絶縁膜１０の第２の絶縁膜８は、オーバーゲート９ｂの下方のみに形成され、平面視でその一部が第１の絶縁膜７と重畳している。第２の絶縁膜８は、上記したように、その短手方向に沿った幅Ｗ１が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。第２の絶縁膜８のうち第１の絶縁膜７との非重畳部分の短手方向に沿った幅Ｗ２は、０よりも大きく２μｍ程度以下、例えば１．０μｍ程度とされる。第１の絶縁膜７のうちオーバーゲート９ｂの下方において第２の絶縁膜８との非重畳部分の短手方向に沿った幅Ｗ３は、０．１μｍ程度以上、例えば０．５μｍ程度とされる。幅Ｗ１，Ｗ２，Ｗ３が上記の範囲内の値とされることにより、閾値電圧の階段状の緩やかな変化が得られ、局所的な絶縁破壊の危険が確実に抑止され、トランジスタ全体で破壊耐圧が向上する。
以上説明したように、本実施形態によれば、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第２の実施形態）
以下、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、保護絶縁膜の第２の絶縁膜の形状が異なる点で第１の実施形態と相違する。
図１０及び図１１は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１の実施形態における構成部材等と同じものについては、同符号を付して詳しい説明を省略する。
以下、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、保護絶縁膜の第２の絶縁膜の形状が異なる点で第１の実施形態と相違する。
図１０及び図１１は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１の実施形態における構成部材等と同じものについては、同符号を付して詳しい説明を省略する。
本実施形態では、第１の実施形態と同様に、先ず図４（ａ）〜図５（ａ）の諸工程を経る。このとき、化合物半導体積層構造２上にＳｉＮ膜６が形成される。
続いて、図１０（ａ）に示すように、ＳｉＮ膜６を加工して第２の絶縁膜２１を形成する。
詳細には、ＳｉＮ膜６をリソグラフィー及びドライエッチングにより加工し、ＳｉＮ膜６を化合物半導体積層構造２の表面上でゲート電極の形成予定部位の所定位置にのみ残す。
以上により、化合物半導体積層構造２上に第２の絶縁膜２１が形成される。第２の絶縁膜２１は、そのドレイン電極５側（第１の絶縁膜と重畳する側）の端部がテーパ構造２１ａとされる。第２の絶縁膜２１は、リソグラフィーにおいて、ドレイン電極５側の端部がテーパ状のレジストマスクを形成し、これを用いてドライエッチングすることにより、形成することができる。第２の絶縁膜２１は、その短手方向に沿った幅が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。
詳細には、ＳｉＮ膜６をリソグラフィー及びドライエッチングにより加工し、ＳｉＮ膜６を化合物半導体積層構造２の表面上でゲート電極の形成予定部位の所定位置にのみ残す。
以上により、化合物半導体積層構造２上に第２の絶縁膜２１が形成される。第２の絶縁膜２１は、そのドレイン電極５側（第１の絶縁膜と重畳する側）の端部がテーパ構造２１ａとされる。第２の絶縁膜２１は、リソグラフィーにおいて、ドレイン電極５側の端部がテーパ状のレジストマスクを形成し、これを用いてドライエッチングすることにより、形成することができる。第２の絶縁膜２１は、その短手方向に沿った幅が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。
続いて、図１０（ｂ）に示すように、第２の絶縁膜２１を覆う第１の絶縁膜７を形成する。
詳細には、第１の絶縁膜となる絶縁膜として、例えばＳｉＮ膜をＣＶＤ法等により全面に堆積する。ＳｉＮ膜は、１０ｎｍ程度〜５０００ｎｍ程度の厚みで第２の絶縁膜２１よりも厚く、例えば４００ｎｍ程度の厚みに形成される。これにより、第２の絶縁膜２１を覆う第１の絶縁膜７が形成される。以上により、第１の絶縁膜７及び第２の絶縁膜２１からなる保護絶縁膜２０が形成される。
詳細には、第１の絶縁膜となる絶縁膜として、例えばＳｉＮ膜をＣＶＤ法等により全面に堆積する。ＳｉＮ膜は、１０ｎｍ程度〜５０００ｎｍ程度の厚みで第２の絶縁膜２１よりも厚く、例えば４００ｎｍ程度の厚みに形成される。これにより、第２の絶縁膜２１を覆う第１の絶縁膜７が形成される。以上により、第１の絶縁膜７及び第２の絶縁膜２１からなる保護絶縁膜２０が形成される。
保護絶縁膜２０は、第１の絶縁膜７及び第２の絶縁膜２１から構成される。ゲート電極９では、ファインゲート部９ａからオーバーゲート部９ｂにかけて閾値電圧が段階的に低下する。この構成を実現すべく、本実施形態では、第２の絶縁膜２１のＳｉＮは、第１の絶縁膜７のＳｉＮよりも、Ｓｉ−Ｈ結合数が少なく、且つＮ−Ｈ結合数が多い。
具体的に、第１の絶縁膜７のＳｉＮでは、Ｓｉ−Ｈ結合数が１×１０22（／ｃｍ3）程度以上で１×１０23（／ｃｍ3）程度よりも少なく、且つＮ−Ｈ結合数が１×１０21（／ｃｍ3）程度以上で１×１０22（／ｃｍ3）程度よりも少ない。第１の絶縁膜７のＳｉＮは、例えばＳｉ−Ｈ結合数が１．２×１０22（／ｃｍ3）程度、Ｎ−Ｈ結合数が７．０×１０21（／ｃｍ3）程度とされる。
第２の絶縁膜２１のＳｉＮでは、Ｓｉ−Ｈ結合数が１×１０21（／ｃｍ3）以上で１×１０22（／ｃｍ3）よりも少なく、且つＮ−Ｈ結合数が１×１０22（／ｃｍ3）以上で１×１０23（／ｃｍ3）よりも少ない。第２の絶縁膜２１のＳｉＮは、例えばＳｉ−Ｈ結合数が１．０×１０21（／ｃｍ3）程度、Ｎ−Ｈ結合数が５．０×１０22（／ｃｍ3）程度とされる。
上記のように第１の絶縁膜７及び第２の絶縁膜２１を形成するには、第１の絶縁膜７及び第２の絶縁膜２１のＳｉＮ膜を堆積する際に、例えばプラズマＣＶＤ法における成膜時の条件のうち、ソースガスに含まれるＳｉＨ4及びＮ2について、第１の絶縁膜７ではＳｉＨ4のガス流量を多く、第２の絶縁膜２１では第１の絶縁膜７の場合よりもＳｉＨ4のガス流量を少なく調節する。
なお、第１の絶縁膜及び第２の絶縁膜は、ゲート電極のファインゲート部からオーバーゲート部にかけて閾値電圧が段階的に低下するように、以下のように材料選択が可能である。即ち、第１の絶縁膜及び第２の絶縁膜は、各々、ＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3等から選択された少なくとも１種を含有する材料で形成することができる。
例えば、第１の絶縁膜及び第２の絶縁膜の各材料として同一のものを選択する場合、例えば第１の絶縁膜及び第２の絶縁膜を共にＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3から選択された少なくとも１種の同一材料で形成する場合を考える。このとき、第２の絶縁膜を第１の絶縁膜よりも高い密度となるように形成する。具体的には、例えば絶縁膜成長温度を低温側で行うようにすれば良い。
続いて、図１１（ａ）に示すように、保護絶縁膜２０に電極用リセス２０ａを形成する。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、平面視で第２の絶縁膜２１の一部を含む開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護絶縁膜２０をエッチング、ここではドライエッチングする。ドライエッチングは、第２の絶縁膜２１のエッチングレートが第１の絶縁膜７のエッチングレートよりも低い条件、例えば塩素系エッチングガスを用いて行う。以上により、保護絶縁膜２０には、化合物半導体積層構造２の表面の一部を露出する電極用リセス２０ａが形成される。電極用リセス２０ａでは、ソース電極４側の側壁面は、第１の絶縁膜７に形成された略垂直面となる。ドレイン電極５側の側壁面は、第１の絶縁膜７に形成された略垂直面から第２の絶縁膜２１の一部が内方へ突出した面となる。第２の絶縁膜２１の一部による側壁面も略垂直面となる。
レジストマスクは、アッシング処理又は所定のウェット処理により除去される。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、平面視で第２の絶縁膜２１の一部を含む開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護絶縁膜２０をエッチング、ここではドライエッチングする。ドライエッチングは、第２の絶縁膜２１のエッチングレートが第１の絶縁膜７のエッチングレートよりも低い条件、例えば塩素系エッチングガスを用いて行う。以上により、保護絶縁膜２０には、化合物半導体積層構造２の表面の一部を露出する電極用リセス２０ａが形成される。電極用リセス２０ａでは、ソース電極４側の側壁面は、第１の絶縁膜７に形成された略垂直面となる。ドレイン電極５側の側壁面は、第１の絶縁膜７に形成された略垂直面から第２の絶縁膜２１の一部が内方へ突出した面となる。第２の絶縁膜２１の一部による側壁面も略垂直面となる。
レジストマスクは、アッシング処理又は所定のウェット処理により除去される。
その後、第１の実施形態と同様に、図５（ｂ）と同様の工程を実行する。図５（ｂ）に相当する状態を図１１（ｂ）に示す。
しかる後、ソース電極４、ドレイン電極５、及びゲート電極９への配線の電気的接続等の後工程を経て、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
しかる後、ソース電極４、ドレイン電極５、及びゲート電極９への配線の電気的接続等の後工程を経て、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、保護絶縁膜２０において、第１の絶縁膜７と第２の絶縁膜２１とが重畳する構造を採り、第２の絶縁膜２１は当該重畳部位でドレイン電極５に近づくにつれて徐々に薄くなるテーパ構造２１ａとされる。閾値電圧は、第１の実施形態と同様に階段状に変化し、テーパ構造２１ａの部分では漸減する。この構成を採ることにより、急激な閾値変動がより確実に抑止され、トランジスタ全体として破壊耐圧の更なる大幅な向上が実現する。
以上説明したように、本実施形態によれば、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第３の実施形態）
以下、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、保護絶縁膜の第２の絶縁膜の形状が異なる点で第１の実施形態と相違する。
図１２及び図１３は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１の実施形態における構成部材等と同じものについては、同符号を付して詳しい説明を省略する。
以下、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、保護絶縁膜の第２の絶縁膜の形状が異なる点で第１の実施形態と相違する。
図１２及び図１３は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１の実施形態における構成部材等と同じものについては、同符号を付して詳しい説明を省略する。
本実施形態では、第１の実施形態と同様に、先ず図４（ａ）〜図５（ａ）の諸工程を経る。このとき、化合物半導体積層構造２上にＳｉＮ膜６が形成される。
続いて、図１２（ａ）に示すように、ＳｉＮ膜６を加工して第２の絶縁膜３１を形成する。
詳細には、ＳｉＮ膜６をリソグラフィー及びドライエッチングにより加工し、ＳｉＮ膜６を化合物半導体積層構造２の表面上でゲート電極の形成予定部位の所定位置にのみ残す。これにより、化合物半導体積層構造２上に第２の絶縁膜３１が形成される。第２の絶縁膜３１は、双方の端部がテーパ構造となる。即ち、そのソース電極４側の端部がテーパ構造３１ａ、ドレイン電極５側の端部がテーパ構造３１ａ，３１ｂとされる。第２の絶縁膜３１は、リソグラフィーにおいて、双方の端部がテーパ状のレジストマスクを形成し、これを用いてドライエッチングすることにより、形成することができる。第２の絶縁膜３１は、その短手方向に沿った幅が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。
詳細には、ＳｉＮ膜６をリソグラフィー及びドライエッチングにより加工し、ＳｉＮ膜６を化合物半導体積層構造２の表面上でゲート電極の形成予定部位の所定位置にのみ残す。これにより、化合物半導体積層構造２上に第２の絶縁膜３１が形成される。第２の絶縁膜３１は、双方の端部がテーパ構造となる。即ち、そのソース電極４側の端部がテーパ構造３１ａ、ドレイン電極５側の端部がテーパ構造３１ａ，３１ｂとされる。第２の絶縁膜３１は、リソグラフィーにおいて、双方の端部がテーパ状のレジストマスクを形成し、これを用いてドライエッチングすることにより、形成することができる。第２の絶縁膜３１は、その短手方向に沿った幅が０．０１μｍ程度以上２．４μｍ程度以下、例えば０．５μｍ程度に形成される。
続いて、図１２（ｂ）に示すように、第２の絶縁膜３１を覆う第１の絶縁膜７を形成する。
詳細には、第１の絶縁膜となる絶縁膜として、例えばＳｉＮ膜をＣＶＤ法等により全面に堆積する。ＳｉＮ膜は、１０ｎｍ程度〜５０００ｎｍ程度の厚みで第２の絶縁膜３１よりも厚く、例えば４００ｎｍ程度の厚みに形成される。これにより、第２の絶縁膜３１を覆う第１の絶縁膜７が形成される。以上により、第１の絶縁膜７及び第２の絶縁膜３１からなる保護絶縁膜３０が形成される。
詳細には、第１の絶縁膜となる絶縁膜として、例えばＳｉＮ膜をＣＶＤ法等により全面に堆積する。ＳｉＮ膜は、１０ｎｍ程度〜５０００ｎｍ程度の厚みで第２の絶縁膜３１よりも厚く、例えば４００ｎｍ程度の厚みに形成される。これにより、第２の絶縁膜３１を覆う第１の絶縁膜７が形成される。以上により、第１の絶縁膜７及び第２の絶縁膜３１からなる保護絶縁膜３０が形成される。
保護絶縁膜３０は、第１の絶縁膜７及び第２の絶縁膜３１から構成される。ゲート電極９では、ファインゲート部９ａからオーバーゲート部９ｂにかけて閾値電圧が段階的に低下する。この構成を実現すべく、本実施形態では、第２の絶縁膜３１のＳｉＮは、第１の絶縁膜７のＳｉＮよりも、Ｓｉ−Ｈ結合数が少なく、且つＮ−Ｈ結合数が多い。
具体的に、第１の絶縁膜７のＳｉＮでは、Ｓｉ−Ｈ結合数が１×１０22（／ｃｍ3）程度以上で１×１０23（／ｃｍ3）程度よりも少なく、且つＮ−Ｈ結合数が１×１０21（／ｃｍ3）程度以上で１×１０22（／ｃｍ3）程度よりも少ない。第１の絶縁膜７のＳｉＮは、例えばＳｉ−Ｈ結合数が１．２×１０22（／ｃｍ3）程度、Ｎ−Ｈ結合数が７．０×１０21（／ｃｍ3）程度とされる。
第２の絶縁膜３１のＳｉＮでは、Ｓｉ−Ｈ結合数が１×１０21（／ｃｍ3）以上で１×１０22（／ｃｍ3）よりも少なく、且つＮ−Ｈ結合数が１×１０22（／ｃｍ3）以上で１×１０23（／ｃｍ3）よりも少ない。第２の絶縁膜３１のＳｉＮは、例えばＳｉ−Ｈ結合数が１．０×１０21（／ｃｍ3）程度、Ｎ−Ｈ結合数が５．０×１０22（／ｃｍ3）程度とされる。
上記のように第１の絶縁膜７及び第２の絶縁膜３１を形成するには、第１の絶縁膜７及び第２の絶縁膜３１のＳｉＮ膜を堆積する際に、例えばプラズマＣＶＤ法における成膜時の条件のうち、ソースガスに含まれるＳｉＨ4及びＮ2について、第１の絶縁膜７ではＳｉＨ4のガス流量を多く、第２の絶縁膜３１では第１の絶縁膜７の場合よりもＳｉＨ4のガス流量を少なく調節する。
なお、第１の絶縁膜及び第２の絶縁膜は、ゲート電極のファインゲート部からオーバーゲート部にかけて閾値電圧が段階的に低下するように、以下のように材料選択が可能である。即ち、第１の絶縁膜及び第２の絶縁膜は、各々、ＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3等から選択された少なくとも１種を含有する材料で形成することができる。
例えば、第１の絶縁膜及び第２の絶縁膜の各材料として同一のものを選択する場合、例えば第１の絶縁膜及び第２の絶縁膜を共にＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3から選択された少なくとも１種の同一材料で形成する場合を考える。このとき、第２の絶縁膜を第１の絶縁膜よりも高い密度となるように形成する。具体的には、例えば、絶縁膜成長温度を低温側で行うようにすれば良い。
続いて、図１３（ａ）に示すように、保護絶縁膜３０に電極用リセス３０ａを形成する。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、平面視で第２の絶縁膜３１の一部を含む開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護絶縁膜３０をエッチング、ここではドライエッチングする。ドライエッチングは、第２の絶縁膜３１のエッチングレートが第１の絶縁膜７のエッチングレートよりも低い条件、例えば塩素系エッチングガスを用いて行う。以上により、保護絶縁膜３０には、化合物半導体積層構造２の表面の一部を露出する電極用リセス３０ａが形成される。電極用リセス３０ａでは、ソース電極４側の側壁面は、第１の絶縁膜７に形成された略垂直面となる。ドレイン電極５側の側壁面は、第１の絶縁膜７に形成された略垂直面から第２の絶縁膜３１の一部が内方へ突出した面となる。第２の絶縁膜３１の一部による側壁面はテーパ構造３１ｂとなる。
レジストマスクは、アッシング処理又は所定のウェット処理により除去される。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、平面視で第２の絶縁膜３１の一部を含む開口を有するレジストマスクが形成される。
このレジストマスクを用いて、保護絶縁膜３０をエッチング、ここではドライエッチングする。ドライエッチングは、第２の絶縁膜３１のエッチングレートが第１の絶縁膜７のエッチングレートよりも低い条件、例えば塩素系エッチングガスを用いて行う。以上により、保護絶縁膜３０には、化合物半導体積層構造２の表面の一部を露出する電極用リセス３０ａが形成される。電極用リセス３０ａでは、ソース電極４側の側壁面は、第１の絶縁膜７に形成された略垂直面となる。ドレイン電極５側の側壁面は、第１の絶縁膜７に形成された略垂直面から第２の絶縁膜３１の一部が内方へ突出した面となる。第２の絶縁膜３１の一部による側壁面はテーパ構造３１ｂとなる。
レジストマスクは、アッシング処理又は所定のウェット処理により除去される。
その後、第１の実施形態と同様に、図５（ｂ）と同様の工程を実行する。図５（ｂ）に相当する状態を図１３（ｂ）に示す。
しかる後、ソース電極４、ドレイン電極５、及びゲート電極９への配線の電気的接続等の後工程を経て、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
しかる後、ソース電極４、ドレイン電極５、及びゲート電極９への配線の電気的接続等の後工程を経て、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、保護絶縁膜３０において、第１の絶縁膜７と第２の絶縁膜３１とが重畳する構造を採り、第２の絶縁膜３１は当該重畳部位でソース電極４及びドレイン電極５に近づくにつれて徐々に薄くなるテーパ構造３１ａ，３１ｂとされる。閾値電圧は、第１の実施形態と同様に階段状に変化し、テーパ構造３１ａ，３１ｂの部分では漸減する。この構成を採ることにより、急激な閾値変動がより確実に抑止され、トランジスタ全体として破壊耐圧の更なる大幅な向上が実現する。
以上説明したように、本実施形態によれば、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（他の実施形態）
第１〜第３の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
第１〜第３の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がｉ−ＧａＮ、スペーサ層がｉ−ＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がｉ−ＧａＮ、スペーサ層がｉ−ＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がｉ−ＧａＮ、スペーサ層がｉ−ＡｌＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がｉ−ＧａＮ、スペーサ層がｉ−ＡｌＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
（第４の実施形態）
本実施形態では、第１〜第３の実施形態のいずれかのＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第４の実施形態による電源装置の概略構成を示す結線図である。
本実施形態では、第１〜第３の実施形態のいずれかのＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第４の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路４１及び低圧の二次側回路４２と、一次側回路４１と二次側回路４２との間に配設されるトランス４３とを備えて構成される。
一次側回路４１は、交流電源４４と、いわゆるブリッジ整流回路４５と、複数（ここでは４つ）のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄとを備えて構成される。また、ブリッジ整流回路４５は、スイッチング素子４６ｅを有している。
二次側回路４２は、複数（ここでは３つ）のスイッチング素子４７ａ，４７ｂ，４７ｃを備えて構成される。
一次側回路４１は、交流電源４４と、いわゆるブリッジ整流回路４５と、複数（ここでは４つ）のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄとを備えて構成される。また、ブリッジ整流回路４５は、スイッチング素子４６ｅを有している。
二次側回路４２は、複数（ここでは３つ）のスイッチング素子４７ａ，４７ｂ，４７ｃを備えて構成される。
本実施形態では、一次側回路４１のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅが、第１の実施形態又は変形例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路４２のスイッチング素子４７ａ，４７ｂ，４７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第５の実施形態）
本実施形態では、第１〜第３の実施形態のいずれかのＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態では、第１〜第３の実施形態のいずれかのＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路５１と、ミキサー５２ａ，５２ｂと、パワーアンプ５３とを備えて構成される。
ディジタル・プレディストーション回路５１は、入力信号の非線形歪みを補償するものである。ミキサー５２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ５３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態又は変形例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー５２ｂで交流信号とミキシングしてディジタル・プレディストーション回路５１に送出できる構成とされている。
ディジタル・プレディストーション回路５１は、入力信号の非線形歪みを補償するものである。ミキサー５２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ５３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態又は変形例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー５２ｂで交流信号とミキシングしてディジタル・プレディストーション回路５１に送出できる構成とされている。
本実施形態では、比較的簡易な構成により、電界集中を緩和し、破壊耐圧を大幅に向上させ、絶縁破壊の確実な抑止を図ることを可能とする信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）半導体層と、
前記半導体層の上方に形成された保護絶縁膜と、
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成された電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする半導体装置。
前記半導体層の上方に形成された保護絶縁膜と、
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成された電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする半導体装置。
（付記２）前記第２の絶縁膜は、前記第１の絶縁膜と重畳する側の端部がテーパ構造とされていることを特徴とする付記１に記載の半導体装置。
（付記３）前記第２の絶縁膜は、双方の端部がテーパ構造とされていることを特徴とする付記１に記載の半導体装置。
（付記４）前記保護絶縁膜は、前記第２の絶縁膜の短手方向に沿った幅が０．５μｍ以上２．４μｍ以下であり、前記第２の絶縁膜のうち前記第１の絶縁膜との非重畳部分の短手方向に沿った幅が０よりも大きく２μｍ以下であることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
（付記５）前記保護絶縁膜は、前記第１の絶縁膜のうち前記第２の部分の下方において前記第２の絶縁膜との非重畳部分の短手方向に沿った幅が０．１μｍ以上であることを特徴とする付記４に記載の半導体装置。
（付記６）前記第１の絶縁膜及び前記第２の絶縁膜は、各々、ＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3から選択された少なくとも１種を含有することを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記７）前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、
前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少ないことを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少ないことを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記８）前記第１の絶縁膜のＳｉ−Ｈ結合数が１×１０22（／ｃｍ3）以上で１×１０23（／ｃｍ3）よりも少なく、前記第２の絶縁膜のＳｉ−Ｈ結合数が１×１０21（／ｃｍ3）以上で１×１０22（／ｃｍ3）よりも少ないことを特徴とする付記７に記載の半導体装置。
（付記９）前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、
前記第２の絶縁膜のＮ−Ｈ結合数が前記第１の絶縁膜のＮ−Ｈ結合数よりも多いことを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
前記第２の絶縁膜のＮ−Ｈ結合数が前記第１の絶縁膜のＮ−Ｈ結合数よりも多いことを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記１０）前記第１の絶縁膜のＮ−Ｈ結合数が１×１０21（／ｃｍ3）以上で１×１０22（／ｃｍ3）よりも少なく、前記第２の絶縁膜のＮ−Ｈ結合数が１×１０22（／ｃｍ3）以上で１×１０23（／ｃｍ3）よりも少ないことを特徴とする付記９に記載の半導体装置。
（付記１１）前記半導体層の上方に、開口を有する保護絶縁膜を形成する工程と、
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体となった電極を形成する工程と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする半導体装置の製造方法。
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体となった電極を形成する工程と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする半導体装置の製造方法。
（付記１２）前記第２の絶縁膜は、前記第１の絶縁膜と重畳する側の端部がテーパ構造となるように形成されることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）前記第２の絶縁膜は、双方の端部がテーパ構造となるように形成されることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４）前記保護絶縁膜は、前記第２の絶縁膜の短手方向に沿った幅が０．５μｍ以上２．４μｍ以下であり、前記第２の絶縁膜のうち前記第１の絶縁膜との非重畳部分の短手方向に沿った幅が０よりも大きく２μｍ以下であることを特徴とする付記１１〜１３のいずれか１項に記載の半導体装置の製造方法。
（付記１５）前記保護絶縁膜は、前記第１の絶縁膜のうち前記第２の部分の下方において前記第２の絶縁膜との非重畳部分の短手方向に沿った幅が０．１μｍ以上であることを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）前記第１の絶縁膜及び前記第２の絶縁膜は、各々、ＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3から選択された少なくとも１種を含有することを特徴とする付記１１〜１５のいずれか１項に記載の半導体装置の製造方法。
（付記１７）前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、
前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少ないことを特徴とする付記１１〜１５のいずれか１項に記載の半導体装置の製造方法。
前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少ないことを特徴とする付記１１〜１５のいずれか１項に記載の半導体装置の製造方法。
（付記１８）前記第１の絶縁膜のＳｉ−Ｈ結合数が１×１０22（／ｃｍ3）以上で１×１０23（／ｃｍ3）よりも少なく、前記第２の絶縁膜のＳｉ−Ｈ結合数が１×１０21（／ｃｍ3）以上で１×１０22（／ｃｍ3）よりも少ないことを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
半導体層と、
前記半導体層の上方に形成された保護絶縁膜と、
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成された電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする電源回路。
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
半導体層と、
前記半導体層の上方に形成された保護絶縁膜と、
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成された電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする電源回路。
（付記２０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
半導体層と、
前記半導体層の上方に形成された保護絶縁膜と、
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成された電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする高周波増幅器。
トランジスタを有しており、
前記トランジスタは、
半導体層と、
前記半導体層の上方に形成された保護絶縁膜と、
前記半導体層の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成された電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記半導体層の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする高周波増幅器。
１，１０１ ＳｉＣ基板
２，１０２ 化合物半導体積層構造
２ａ バッファ層
２ｂ 電子走行層
２ｃ スペーサ層
２ｄ 電子供給層
２ｅ キャップ層
３ 素子分離領域
４，１０３ ソース電極
２Ａ，２Ｂ，１０ａ，２０ａ，３０ａ，１０５ａ，１０５ｂ 電極用リセス
５，１０４ ドレイン電極
６ ＳｉＮ膜
７ 第１の絶縁膜
８，２１，３１ 第２の絶縁膜
９，１０６，１０７ ゲート電極
９ａ，１０６ａ，１０７ａ ファインゲート部
９ｂ，１０６ｂ，１０７ｂ オーバーゲート部
１０，２０，３０，１０５ 絶縁保護膜
２１ａ，３１ａ，３１ｂ テーパ構造
４１ 一次側回路
４２ 二次側回路
４３ トランス
４４ 交流電源
４５ ブリッジ整流回路
４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅ，４７ａ，４７ｂ，４７ｃ スイッチング素子
５１ ディジタル・プレディストーション回路
５２ａ，５２ｂ ミキサー
５３ パワーアンプ
２，１０２ 化合物半導体積層構造
２ａ バッファ層
２ｂ 電子走行層
２ｃ スペーサ層
２ｄ 電子供給層
２ｅ キャップ層
３ 素子分離領域
４，１０３ ソース電極
２Ａ，２Ｂ，１０ａ，２０ａ，３０ａ，１０５ａ，１０５ｂ 電極用リセス
５，１０４ ドレイン電極
６ ＳｉＮ膜
７ 第１の絶縁膜
８，２１，３１ 第２の絶縁膜
９，１０６，１０７ ゲート電極
９ａ，１０６ａ，１０７ａ ファインゲート部
９ｂ，１０６ｂ，１０７ｂ オーバーゲート部
１０，２０，３０，１０５ 絶縁保護膜
２１ａ，３１ａ，３１ｂ テーパ構造
４１ 一次側回路
４２ 二次側回路
４３ トランス
４４ 交流電源
４５ ブリッジ整流回路
４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅ，４７ａ，４７ｂ，４７ｃ スイッチング素子
５１ ディジタル・プレディストーション回路
５２ａ，５２ｂ ミキサー
５３ パワーアンプ
Claims (13)
- 化合物半導体層が積層されてなる化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された保護絶縁膜と、
前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成されたゲート電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
前記第１の絶縁膜及び前記第２の絶縁膜が同一材料からなり、前記第２の絶縁膜が前記第１の絶縁膜よりも密度が高く、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする化合物半導体装置。 - 前記第２の絶縁膜は、前記第１の絶縁膜と重畳する側の端部がテーパ構造とされていることを特徴とする請求項１に記載の化合物半導体装置。
- 前記第２の絶縁膜は、双方の端部がテーパ構造とされていることを特徴とする請求項１に記載の化合物半導体装置。
- 前記保護絶縁膜は、前記第２の絶縁膜の短手方向に沿った幅が０．５μｍ以上２．４μｍ以下であり、前記第２の絶縁膜のうち前記第１の絶縁膜との非重畳部分の短手方向に沿った幅が０よりも大きく２μｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
- 前記保護絶縁膜は、前記第１の絶縁膜のうち前記第２の部分の下方において前記第２の絶縁膜との非重畳部分の短手方向に沿った幅が０．１μｍ以上であることを特徴とする請求項４に記載の化合物半導体装置。
- 前記第１の絶縁膜及び前記第２の絶縁膜は、各々、ＳｉＮ、ＳｉＯＮ、ＳｉＯ2、ＡｌＮ、及びＡｌ2Ｏ3から選択された少なくとも１種を含有することを特徴とする請求項１〜５のいずれか１項に記載の化合物半導体装置。
- 化合物半導体層が積層されてなる化合物半導体積層構造と、
前記化合物半導体積層構造の上方に形成された保護絶縁膜と、
前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体形成されたゲート電極と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、
前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少なく、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする化合物半導体装置。 - 前記化合物半導体積層構造は、電子走行層と、前記電子走行層の上方に設けられた電子供給層とを有することを特徴とする請求項１〜７のいずれか１項に記載の化合物半導体装置。
- 化合物半導体層が積層されてなる化合物半導体積層構造の上方に、開口を有する保護絶縁膜を形成する工程と、
前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体となったゲート電極を形成する工程と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
前記第１の絶縁膜及び前記第２の絶縁膜が同一材料からなり、前記第２の絶縁膜が前記第１の絶縁膜よりも密度が高く、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする化合物半導体装置の製造方法。 - 前記第２の絶縁膜は、前記第１の絶縁膜と重畳する側の端部がテーパ構造となるように形成されることを特徴とする請求項９に記載の化合物半導体装置の製造方法。
- 前記第２の絶縁膜は、双方の端部がテーパ構造となるように形成されることを特徴とする請求項９に記載の化合物半導体装置の製造方法。
- 化合物半導体層が積層されてなる化合物半導体積層構造の上方に、開口を有する保護絶縁膜を形成する工程と、
前記化合物半導体積層構造の上方に形成されており、前記保護絶縁膜に形成された開口を埋め込む第１の部分と、前記第１の部分上に位置し、短手方向に沿って前記第１の部分よりも幅広であり前記保護絶縁膜上に乗り上げる第２の部分とが一体となったゲート電極を形成する工程と
を含み、
前記保護絶縁膜は、前記第２の部分の下方を含む前記化合物半導体積層構造の上方に形成された第１の絶縁膜と、前記第２の部分の下方のみに形成され、平面視でその一部が前記第１の絶縁膜と重畳する第２の絶縁膜とを有しており、
前記第１の絶縁膜及び前記第２の絶縁膜は、共にＳｉＮを含有しており、
前記第２の絶縁膜のＳｉ−Ｈ結合数が前記第１の絶縁膜のＳｉ−Ｈ結合数よりも少なく、
閾値電圧は、前記第１の部分から前記第２の部分にかけて段階的に低下することを特徴とする化合物半導体装置の製造方法。 - 前記化合物半導体積層構造は、電子走行層と、前記電子走行層の上方に設けられた電子供給層とを有することを特徴とする請求項９〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134219A JP6236919B2 (ja) | 2013-06-26 | 2013-06-26 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013134219A JP6236919B2 (ja) | 2013-06-26 | 2013-06-26 | 化合物半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015012037A JP2015012037A (ja) | 2015-01-19 |
| JP6236919B2 true JP6236919B2 (ja) | 2017-11-29 |
Family
ID=52304974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013134219A Active JP6236919B2 (ja) | 2013-06-26 | 2013-06-26 | 化合物半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6236919B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6649586B2 (ja) | 2016-07-12 | 2020-02-19 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP6703269B2 (ja) | 2016-07-12 | 2020-06-03 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP7155934B2 (ja) | 2018-11-21 | 2022-10-19 | 富士通株式会社 | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 |
| TWI717114B (zh) * | 2019-11-20 | 2021-01-21 | 國立交通大學 | 利用二段式曝光製造小線寬高電子遷移率電晶體之方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5472293B2 (ja) * | 2009-04-20 | 2014-04-16 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2010287594A (ja) * | 2009-06-09 | 2010-12-24 | Panasonic Corp | 電界効果トランジスタ |
| JP2012234984A (ja) * | 2011-05-02 | 2012-11-29 | Panasonic Corp | 半導体装置 |
| JP5942371B2 (ja) * | 2011-09-21 | 2016-06-29 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
-
2013
- 2013-06-26 JP JP2013134219A patent/JP6236919B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015012037A (ja) | 2015-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP6054621B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5825018B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR101357477B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| JP5724339B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5724347B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014072379A (ja) | 化合物半導体装置及びその製造方法 | |
| JP5716737B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2013077621A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2012169369A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014072377A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
| JP5942371B2 (ja) | 化合物半導体装置及びその製造方法 | |
| TW201419530A (zh) | 化合物半導體裝置及其製造方法 | |
| JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP6880406B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP7007548B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2019125600A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2014197644A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2017085059A (ja) | 化合物半導体装置及びその製造方法 | |
| JP5768340B2 (ja) | 化合物半導体装置 | |
| JP7025622B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2016086125A (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6236919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |