JP6880406B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6880406B2
JP6880406B2 JP2017129145A JP2017129145A JP6880406B2 JP 6880406 B2 JP6880406 B2 JP 6880406B2 JP 2017129145 A JP2017129145 A JP 2017129145A JP 2017129145 A JP2017129145 A JP 2017129145A JP 6880406 B2 JP6880406 B2 JP 6880406B2
Authority
JP
Japan
Prior art keywords
region
layer
compound semiconductor
electrode
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017129145A
Other languages
English (en)
Other versions
JP2019012783A (ja
Inventor
哲郎 石黒
哲郎 石黒
淳二 小谷
淳二 小谷
中村　哲一
哲一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017129145A priority Critical patent/JP6880406B2/ja
Priority to US16/014,548 priority patent/US10847642B2/en
Publication of JP2019012783A publication Critical patent/JP2019012783A/ja
Application granted granted Critical
Publication of JP6880406B2 publication Critical patent/JP6880406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、窒化物材料特有の強い分極効果を利用して界面に高密度に発生させた二次元電子ガス（２ＤＥＧ）を走行キャリアとして用いる高出力高周波デバイスの開発が精力的に行われている。このような半導体デバイスの代表として、ＧａＮ−ＨＥＭＴ（GaN High Electron Mobility Transistor 高電子移動度トランジスタ）がある。
特開２０１４−１１０３２０号公報 特開２００２−１６２４５号公報
ＧａＮ−ＨＥＭＴは、電子走行層及び電子供給層の積層構造を有し、走行キャリアである２ＤＥＧを電子走行層に高濃度に発生させることで高出力動作が可能な点に大きな特徴を有する。その一方で、高い電子密度のため、高周波動作時にドレイン電極側のゲート電極端に強い電界が集中し、絶縁破壊に至る場合がある。この閾値となるドレイン電圧はゲート・ドレイン耐圧と称されており、デバイスの高出力化にはその向上が必須となる。
ところが、ＧａＮ−ＨＥＭＴの高出力化とソース・ドレイン耐圧の向上とは、一般にトレードオフの関係にある。走行キャリアである２ＤＥＧの濃度を高め、コンタクト抵抗又はアクセス抵抗の低減による高出力化を図るためには、電子供給層の膜厚や組成比を変更した場合、例えば、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴにおけるＡｌＧａＮの電子供給層を厚く、又はＡｌ組成を高くすると、ゲート電極端における電界集中によって絶縁破壊が起き易くなる。他方、ゲート・ドレイン耐圧を確保するため、ＡｌＧａＮの電子供給層を薄く、又はＡｌ組成を低くすると、所望の出力特性を満たす２ＤＥＧ濃度を確保することが難しくなる。
上記の問題に対処すべく、ＡｌＧａＮの電子供給層の膜厚やＡｌ組成を面内で局所的に異ならせ、高出力化及び耐圧向上の双方を図ることが考えられる。しかしながらこの場合、電子供給層の厚膜部分や高Ａｌ組成部分において下層の電子走行層との間で格子不整合性が顕著となるという問題が顕在化する。
本発明は、電子走行層と電子供給層との間の格子不整合性を緩和させると共に、高出力化及び耐圧向上の双方を十分に達成することができる信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
一つの態様では、化合物半導体装置は、電子走行層と、前記電子走行層の上方に設けられており、第１領域と、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層と、前記第１領域の上方に設けられた第１電極と、前記第２領域の上方に設けられた第２電極とを備えており、前記第２領域は、厚み方向について、ｎ型不純物を非含有の下層部分と、下面から上面に向かうにつれてｎ型不純物の濃度が漸増する上層部分とからなる。
一つの態様では、化合物半導体装置の製造方法は、電子走行層を形成し、前記電子走行層の上方に、第１領域と、少なくとも底部が前記第１領域に覆われており、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層を形成し、前記第１領域の上方に第１電極を、前記第２領域の上方に第２電極をそれぞれ形成し、前記第２領域は、厚み方向について、ｎ型不純物を非含有の下層部分と、下面から上面に向かうにつれてｎ型不純物の濃度が漸増する上層部分とからなる。
一つの側面では、電子走行層と電子供給層との間の格子不整合性を緩和させると共に、高出力化及び耐圧向上の双方を十分に達成することができる信頼性の高い化合物半導体装置が実現する。
第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第１の実施形態及び比較例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける深さ方向の位置（電子供給層の上面を０とする）ポテンシャルとの関係を示す特性図である。 第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 図５に引き続き、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 図８に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 図１０に引き続き、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。 第３の実施形態において、第２ＡｌＧａＮ層の成長時におけるｎ型不純物のドーピング分布の諸態様を示す特性図である。 図１２の各態様における２ＤＥＧ濃度と電流コラプス（結晶欠陥に起因したキャリアトラップによる電気特性劣化）との関係を示す模式図である。 第４の実施形態による電源装置の概略構成を示す結線図である。 第５の実施形態による高周波増幅器の概略構成を示す結線図である。
［第１の実施形態］
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。図１〜図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを構成する各層の厚みは正確には図示されていない。
先ず、図１（ａ）〜（ｃ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板、ＺｎＯ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、初期層２ａ、バッファ層２ｂ、電子走行層２ｃ、及び電子供給層２ｄを有して構成される。電子走行層２ｃと電子供給層２ｄとの間に、ＡｌＮ、ＡｌＧａＮ等の薄いスペーサ層を設けても良い。電子供給層２ｄ上に、ｎ型ＧａＮのキャップ層を設けても良い。
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｃの電子供給層２ｄとの界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｃの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
図１（ａ）に示すように、Ｓｉ基板１上に、ＧａＮ、ＡｌＮ、ＡｌＧａＮ等、例えばＡｌＮを数ｎｍ〜数百ｎｍ、例えば２０ｎｍ程度の厚みに成長する。これにより、初期層２ａが形成される。初期層２ａは、いわゆる核形成層であり、その上部に形成するＧａＮの電子走行層が高い結晶性（低転位・低欠陥密度）を得られるように成長温度、成長圧力、原料供給比（Ｖ／ＩＩＩ比）等の成長条件及び膜厚が設定される。
次に、初期層２ａ上に、例えばＧａＮを数百ｎｍ、例えば２００ｎｍ程度の厚みに成長する。引き続き、例えばＧａＮを数百ｎｍ、例えば３００ｎｍ程度の厚みに成長する。以上により、バッファ層２ｂが形成される。下層のＧａＮの成長中に、ｐ型（アクセプタ）不純物、例えばＦｅをドーピングしても良い。ｐ型不純物のドーピングにより、電源がオフであるときのバッファ層２ｂを介した電流リーク、いわゆるオフリークが抑制される。ＧａＮの成長の際に、Ｆｅの取り込み量を十分確保するため、競合するＣの取り込みが少ない条件、例えば１１００℃程度の高温で形成する。Ｆｅのドーピング濃度（ピーク濃度）は、膜中の残留ドナー不純物を補償する１×１０16atoms／ｃｍ3程度〜１×１０18atoms／ｃｍ3程度、例えば５×１０17atoms／ｃｍ3程度とする。上層のＧａＮは、最表面で十分な平坦性が得られるように、低Ｖ／ＩＩＩ比等の条件で成長する。
次に、バッファ層２ｂ上に、ｉ（インテンショナリ・アンドープ）−ＧａＮを例えば２００ｎｍ程度の厚みに成長する。これにより、チャネル層として機能する電子走行層２ｃが形成される。電子走行層２ｃは、高品質（低不純物濃度）が求められるため、成長圧力、成長温度、及びＶ／ＩＩＩ比をバッファ層２ｂの各ＧａＮの成長時よりも高くすることが望ましい。
次に、電子走行層２ｃ上に電子供給層２ｄを形成する。
先ず、図１（ｂ）に示すように、第１ＡｌＧａＮ層１１を形成する。
詳細には、電子走行層２ｃ上にＡｌＧａＮを数ｎｍ〜２０ｎｍ程度、例えば１０ｎｍ程度の厚みに成長する。これにより、第１ＡｌＧａＮ層１１が形成される。第１ＡｌＧａＮ層１１は、ゲート電極下における２ＤＥＧ濃度を十分低くするため、Ａｌ組成を１０％以下の低値とする。Ａｌ組成が１０％である場合、第１ＡｌＧａＮ層１１はＡｌ0.1Ｇａ0.9Ｎとなる。
続いて、図１（ｃ）に示すように、第１ＡｌＧａＮ層１１上にマスク１３を形成する。
詳細には、ＣＶＤ法等により、第１ＡｌＧａＮ層１１の全面に絶縁物、例えばＳｉＮを堆積し、これをエッチングして、第２ＡｌＧａＮ層の形成予定部位を露出させる開口１３ａを有するマスク１３を形成する。
続いて、図２（ａ）に示すように、第２ＡｌＧａＮ層１２を形成する。
詳細には、マスク１３を用いて、第１ＡｌＧａＮ層１１の上面の開口１３ａから露出する部分上にＡｌＧａＮを再成長する。これにより、第１ＡｌＧａＮ層１１上に第２ＡｌＧａＮ層１２が形成される。第１ＡｌＧａＮ層１１及び第２ＡｌＧａＮ層１２から電子供給層２ｄが構成される。
第２ＡｌＧａＮ層１２のＡｌ組成は、第１ＡｌＧａＮ層１１のＡｌ組成よりも高値、例えば１０％よりも高く１００％以下とする。例えば８０％であり、第２ＡｌＧａＮ層１２はＡｌ0.8Ｇａ0.1Ｎとなる。マスク１３は、例えばＨＦ系の酸を用いたウェット処理により除去される。
第２ＡｌＧａＮ層１２の厚みは、十分な２ＤＥＧ濃度の向上が見込まれる２ｎｍ程度以上から、一般にＧａＮの電子走行層上の電子供給層としてのＡｌＧａＮの膜厚上限とされる３０ｎｍ程度までの範囲とされ、例えば１０ｎｍ程度とされる。第２ＡｌＧａＮ層１２は、第１ＡｌＧａＮ層１１よりも薄いことが望ましい。第２ＡｌＧａＮ層１２を第１ＡｌＧａＮ層１１よりも薄く形成することにより、電子走行層２ｃが第２ＡｌＧａＮ層１２と比較的厚い第１ＡｌＧａＮ層１１で隔てられることとなる。これにより、電子走行層２ｃの第２ＡｌＧａＮ層１２との格子不整合性が緩和され、高いＡｌ組成であることにより高密度欠陥を含有する第２ＡｌＧａＮ層１２の２ＤＥＧに与える影響が抑制される。
本実施形態では、電子供給層２ｄは、面内方向及び膜厚方向に対してＡｌＧａＮのＡｌ組成の分布が形成されており、第１ＡｌＧａＮ層１１により低Ａｌ組成の第１領域、第２ＡｌＧａＮ層１２により高Ａｌ組成の第２領域が構成されている。第２領域は、底部（下面）が第１領域に覆われており、ソース電極の形成予定部位を包含している。電子走行層２ｃの電子供給層２ｄとの界面近傍に発生する２ＤＥＧは、第１領域の下方に位置整合する部分では低濃度となり、第２領域の下方に位置整合する部分では第１領域の下方よりも高濃度となる。図中、２ＤＥＧのうち前者の部分を「低濃度２ＤＥＧ」、後者の部分を「高濃度２ＤＥＧ」と示す。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ＧａＮ等を、Ｆｅをドーピングしながら成長する際には、フェロセン（Ｃｐ2Ｆ）を用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃程度〜１２００℃程度とする。全ての原料は、マスフローコントローラ（ＭＦＣ）により流量制御されたキャリアガスによりＭＯＶＰＥの反応炉へ供給される。
続いて、図２（ｂ）に示すように、素子分離構造３を形成する。なお、図２（ｃ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
続いて、図２（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌ（Ｔｉが下層、Ａｌが上層）を、例えば蒸着法により、形成予定部位を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃程度〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電子供給層２ｄ上にソース電極４及びドレイン電極５が形成される。
本実施形態では、電子供給層２ｄの上面において、第２領域である第２ＡｌＧａＮ層１２上にソース電極４が、第１領域である第１ＡｌＧａＮ層１１上にドレイン電極５がそれぞれ配置される。Ａｌ組成の高い第２ＡｌＧａＮ層１２上にソース電極４が設けられるため、ソース電極４のコンタクト抵抗が低減する。
続いて、図３に示すように、ゲート電極６を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。レジストを化合物半導体積層構造２上に塗布し、フォトリソグラフィーにより加工して、電子供給層２ｄの形成予定部位を露出させる開口を形成する。この形成予定部位は、電子供給層２ｄの上面において、第１領域である第１ＡｌＧａＮ層１１上に位置する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕ（Ｎｉが下層、Ａｕが上層）を、例えば蒸着法により、形成予定部位を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電子供給層２ｄの上面において、第１領域である第１ＡｌＧａＮ層１１上にゲート電極６が形成される。
ここで、第２ＡｌＧａＮ層１２では、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部からゲート電極６に向かって延在している。この構成により、アクセス抵抗が低減されるため、高出力化に有利となる。
なお、第２ＡｌＧａＮ層１２は、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部と一致するように形成されても良い。
しかる後、例えば層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴで得られる２ＤＥＧの濃度について、比較例との比較に基づいて説明する。図４は、本実施形態及び比較例によるＧａＮ−ＨＥＭＴにおける深さ方向の位置（電子供給層の上面を０とする）ポテンシャルとの関係を示す特性図である。比較例１のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、ＡｌＧａＮの電子供給層が本実施形態の第１ＡｌＧａＮ層１１と同様のＡｌ組成の単一層とされたものであり、他の構成については本実施形態と同様である。
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子供給層がＡｌ組成の高い、即ちバンドギャップの大きい第２領域を上部に有することから、バンドオフセット効果によって比較例よりも高い２ＤＥＧの濃度が得られる。具体的に、比較例では、２ＤＥＧのシート濃度が２．１×１０12／ｃｍ2程度であるのに対して、本実施形態では、２ＤＥＧのシート濃度が５．８×１０12／ｃｍ2程度であり、比較例の３倍高い２ＤＥＧ濃度が得られる。
本実施形態では、電子走行層２ｃ上に形成された電子供給層２ｄが、第１化合物半導体層１１からなる第１領域と、底部（下面）が第１領域に覆われており、第１領域よりもＡｌ組成が高い第２化合物半導体層１２からなる第２領域とを有している。ゲート電極６は第１領域上に、ソース電極４は第２領域上にそれぞれ配置される。この構成を採ることにより、高出力化とソース・ドレイン耐圧の向上の双方を得ることができる。電子走行層２ｃと高Ａｌ組成の第２領域とは、低Ａｌ組成の第１領域により隔てられており、電子走行層２ｃと電子供給層２ｄとの間の格子不整合性が緩和され、高密度欠陥を含有する第２領域の２ＤＥＧに与える影響が抑制されて電子コラプスが低減する。
−変形例−
以下、第１の実施形態の諸変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同じ構成部材等については、同符号を付して詳しい説明を省略する。
（変形例１）
変形例１では、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電子供給層において、ドレイン電極下に、第２領域と同様に高Ａｌ組成の第３領域が形成されている点で第１の実施形態と相違する。図５〜図６は、第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。
先ず、第１の実施形態と同様に、図１（ａ）〜（ｂ）の諸工程を行い、電子走行層２ｃ上に低Ａｌ組成の第１ＡｌＧａＮ層１１を形成する。このときの様子を図５（ａ）に示す。
引き続き、図５（ｂ）に示すように、第１ＡｌＧａＮ層１１上に高Ａｌ組成の第２ＡｌＧａＮ層１２及び第３ＡｌＧａＮ層１５を形成する。
詳細には、ＣＶＤ法等により、第１ＡｌＧａＮ層１１の全面に絶縁物、例えばＳｉＮを堆積し、これをエッチングして、第２ＡｌＧａＮ層及び第３ＡｌＧａＮ層の形成予定部位を露出させる開口１４ａ，１４ｂを有するマスク１４を形成する。マスク１４を用いて、第１ＡｌＧａＮ層１１の上面の開口１４ａ，１４ｂから露出する部分上にＡｌＧａＮを再成長し、第２ＡｌＧａＮ層１２及び第３ＡｌＧａＮ層１５を形成する。第１ＡｌＧａＮ層１１、第２ＡｌＧａＮ層１２、及び第３ＡｌＧａＮ層１５から電子供給層１０が構成される。第２及び第３ＡｌＧａＮ層１２，１５のＡｌ組成は、第１ＡｌＧａＮ層１１のＡｌ組成よりも高値、例えば１０％よりも高く１００％以下とする。例えば８０％であり、第２及び第３ＡｌＧａＮ層１２，１５はＡｌ0.8Ｇａ0.1Ｎとなる。マスク１４は、例えばＨＦ系の酸を用いたウェット処理により除去される。
第２及び第３ＡｌＧａＮ層１２，１５の厚みは、十分な２ＤＥＧ濃度の向上が見込まれる２ｎｍ程度以上から、一般にＧａＮの電子走行層上の電子供給層としてのＡｌＧａＮの膜厚上限とされる３０ｎｍ程度までの範囲とされ、例えば１０ｎｍ程度とされる。第２及び第３ＡｌＧａＮ層１２，１５は、第１ＡｌＧａＮ層１１よりも薄いことが望ましい。第２及び第３ＡｌＧａＮ層１２，１５を第１ＡｌＧａＮ層１１よりも薄く形成することにより、電子走行層２ｃが第２ＡｌＧａＮ層１２と比較的厚い第１ＡｌＧａＮ層１１で隔てられることとなる。これにより、電子走行層２ｃの第２及び第３ＡｌＧａＮ層１２，１５との格子不整合性が緩和され、高いＡｌ組成であることにより高密度欠陥を含有する第２及び第３領域の２ＤＥＧに与える影響が抑制されて電子コラプスが低減する。
本実施形態では、電子供給層１０は、面内方向及び膜厚方向に対してＡｌＧａＮのＡｌ組成の分布が形成されている。第１ＡｌＧａＮ層１１により低Ａｌ組成の第１領域、第２ＡｌＧａＮ層１２により高Ａｌ組成の第２領域、第３ＡｌＧａＮ層１５により高Ａｌ組成の第３領域が構成されている。第２領域は、底部（下面）が第１領域に覆われており、ソース電極の形成予定部位を包含している。第３領域は、底部（下面）が第１領域に覆われており、ドレイン電極の形成予定部位を包含している。電子走行層２ｃの電子供給層１０との界面近傍に発生する２ＤＥＧは、第１領域の下方に位置整合する部分では低濃度となり、第２領域及び第３領域の下方に位置整合する部分では第１領域の下方よりも高濃度となる。図中、２ＤＥＧのうち前者の部分を「低濃度２ＤＥＧ」、後者の部分を「高濃度２ＤＥＧ」と示す。
続いて、図２（ｂ）と同様に素子分離構造３を形成した後、図５（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
変形例１では、電子供給層１０の上面において、第２領域である第２ＡｌＧａＮ層１２上にソース電極４が、第３領域である第３ＡｌＧａＮ層１５上にドレイン電極５がそれぞれ配置される。Ａｌ組成の高い第２ＡｌＧａＮ層１２上にソース電極４が、Ａｌ組成の高い第３ＡｌＧａＮ層１５上にドレイン電極５が設けられるため、ソース電極４及びドレイン電極５のコンタクト抵抗が低減する。
続いて、図３と同様、図５に示すように、ゲート電極６を第１領域である第１ＡｌＧａＮ層１１上に形成する。
第２ＡｌＧａＮ層１２では、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部からゲート電極６に向かって延在している。同様に、第３ＡｌＧａＮ層１５では、平面視において、ゲート電極６との間における端部が、ドレイン電極５のゲート電極６側の端部からゲート電極６に向かって延在している。これらの構成により、アクセス抵抗が低減されるため、高出力化に有利となる。
なお、第２ＡｌＧａＮ層１２は、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部と一致するように形成されても良い。同様に、第３ＡｌＧａＮ層１５は、平面視において、ゲート電極６との間における端部が、ドレイン電極５のゲート電極６側の端部と一致するように形成されても良い。
しかる後、例えば層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、変形例１によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
変形例１では、電子走行層２ｃ上に形成された電子供給層２ｄが、第１化合物半導体層１１からなる第１領域と、底部（下面）が第１領域に覆われ、第１領域よりもＡｌ組成が高い第２及び第３化合物半導体層１２，１５からなる第２及び第３領域とを有している。ゲート電極６は第１領域上に、ソース電極４は第２領域上に、ドレイン電極５は第２領域上にそれぞれ配置される。この構成を採ることにより、高出力化とソース・ドレイン耐圧の向上の双方を得ることができる。電子走行層２ｃと高Ａｌ組成の第２及び第３領域とは、低Ａｌ組成の第１領域により隔てられており、電子走行層２ｃと電子供給層２ｄとの間の格子不整合性が緩和され、高密度欠陥を含有する第２及び第３ＡｌＧａＮ層１２，１５の２ＤＥＧに与える影響が抑制されて電子コラプスが低減する。
（変形例２）
変形例２では、変形例１の構成を備えたＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。図７は、第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。
先ず、変形例１と同様に、図１（ａ）〜（ｂ）の諸工程を行った後、図５（ｂ）と同様に第２ＡｌＧａＮ層１２及び第３ＡｌＧａＮ層１５を形成し、電子供給層１０が構成される。このときの様子を図７（ａ）に示す。
続いて、図２（ｂ）と同様に素子分離構造３を形成した後、図７（ｂ）に示すように、ソース電極４及びドレイン電極５を形成する。
変形例１では、電子供給層１０の上面において、第２領域である第２ＡｌＧａＮ層１２上にソース電極４が、第３領域である第３ＡｌＧａＮ層１５上にドレイン電極５がそれぞれ配置される。Ａｌ組成の高い第２ＡｌＧａＮ層１２上にソース電極４が、Ａｌ組成の高い第３ＡｌＧａＮ層１５上にドレイン電極５が設けられるため、ソース電極４及びドレイン電極５のコンタクト抵抗が低減する。
続いて、図７（ｃ）に示すように、ゲート電極６を形成する。
変形例２では、電子供給層１０上のマスク１４を除去することなく、これを残存させた状態でゲート絶縁膜として利用する。以下、マスク１４をゲート絶縁膜１６と称する。第１の実施形態と同様の手法により、ゲート電極６をゲート絶縁膜１６上に形成する。
しかる後、例えば層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
変形例２では、変形例１で説明した作用効果に加えて、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとすることにより、ゲートリークが低減し、確実なノーマリオフを実現することができる。
［第２の実施形態］
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、電子供給層の形成方法及び構造が若干異なる点で第１の実施形態と相違する。図８〜図９は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同じ構成部材等については、同符号を付して詳しい説明を省略する。
先ず、第１の実施形態と同様に、図１（ａ）〜（ｂ）の諸工程を行い、電子走行層２ｃ上に低Ａｌ組成の第１ＡｌＧａＮ層１１を形成する。このときの様子を図８（ａ）に示す。
続いて、図８（ｂ）に示すように、第１ＡｌＧａＮ層１１上にマスク１３を形成する。
詳細には、ＣＶＤ法等により、第１ＡｌＧａＮ層１１の全面に絶縁物、例えばＳｉＮを堆積し、これをエッチングして、第２ＡｌＧａＮ層の形成予定部位を露出させる開口１３ａを有するマスク１３を形成する。
続いて、図８（ｃ）に示すように、第２ＡｌＧａＮ層２１を形成する。
詳細には、Ｓｉ基板１を例えばＭＯＣＶＤ炉内に搬送し、雰囲気ガスを例えばＨ2及びＮＨ3として、第１ＡｌＧａＮ層１１の成長温度に近い温度、例えば１０００℃程度で加熱処理を行う。これにより、第１ＡｌＧａＮ層１１のマスク１３の開口１３ａから露出する部分の最表面近傍からＧａが脱離する。第１ＡｌＧａＮ層１１の当該部分の最表面近傍では、Ｇａの脱離によりＡｌ組成が相対的に高くなり、第１ＡｌＧａＮ層１１よりも高Ａｌ組成の第２ＡｌＧａＮ層２１が形成される。第１ＡｌＧａＮ層１１と、底部及び側部（下面及び側面）が第１ＡｌＧａＮ層１１で覆われた第２ＡｌＧａＮ層２１とから電子供給層２０が構成される。
第２ＡｌＧａＮ層２１のＡｌ組成は、第１ＡｌＧａＮ層１１のＡｌ組成よりも高値、例えば１０％よりも高く１００％以下とする。例えば８０％であり、第２ＡｌＧａＮ層２１はＡｌ0.8Ｇａ0.1Ｎとなる。マスク１３は、例えばＨＦ系の酸を用いたウェット処理により除去される。
第２ＡｌＧａＮ層２１の厚みは、十分な２ＤＥＧ濃度の向上が見込まれる２ｎｍ程度以上とし、第１ＡｌＧａＮ層１１が所期の厚みに残存する程度、例えば４ｎｍ程度とされる。第２ＡｌＧａＮ層２１は、その下部の第１ＡｌＧａＮ層１１よりも薄いことが望ましい。第２ＡｌＧａＮ層２１をその下部の第１ＡｌＧａＮ層１１よりも薄く形成することにより、電子走行層２ｃが第２ＡｌＧａＮ層２１と比較的厚い第１ＡｌＧａＮ層１１で隔てられることとなる。これにより、電子走行層２ｃの第２ＡｌＧａＮ層２１との格子不整合性が緩和され、高いＡｌ組成であることにより高密度欠陥を含有する第２ＡｌＧａＮ層２１の２ＤＥＧに与える影響が抑制されて電子コラプスが低減する。
本実施形態では、電子供給層２ｄは、面内方向及び膜厚方向に対してＡｌＧａＮのＡｌ組成の分布が形成されており、第１ＡｌＧａＮ層１１により低Ａｌ組成の第１領域、第２ＡｌＧａＮ層２１により高Ａｌ組成の第２領域が構成されている。第２領域は、底部（下面）が第１領域に覆われており、ソース電極の形成予定部位を包含している。電子走行層２ｃの電子供給層２０との界面近傍に発生する２ＤＥＧは、第１領域の下方に位置整合する部分では低濃度となり、第２領域の下方に位置整合する部分では第１領域の下方よりも高濃度となる。図中、２ＤＥＧのうち前者の部分を「低濃度２ＤＥＧ」、後者の部分を「高濃度２ＤＥＧ」と示す。
続いて、図２（ｂ）と同様に素子分離構造３を形成した後、図９（ａ）に示すように、ソース電極４及びドレイン電極５を形成する。
本実施形態では、電子供給層２０の上面において、第２領域である第２ＡｌＧａＮ層２１上にソース電極４が、第１領域である第１ＡｌＧａＮ層１１上にドレイン電極５がそれぞれ配置される。Ａｌ組成の高い第２ＡｌＧａＮ層２１上にソース電極４が設けられるため、ソース電極４のコンタクト抵抗が低減する。
続いて、図３と同様、図９（ｂ）に示すように、ゲート電極６を第１領域である第１ＡｌＧａＮ層１１上に形成する。
第２ＡｌＧａＮ層１２では、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部からゲート電極６に向かって延在している。この構成により、アクセス抵抗が低減されるため、高出力化に有利となる。
なお、第２ＡｌＧａＮ層２１は、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部と一致するように形成されても良い。
しかる後、例えば層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、電子走行層２ｃ上に形成された電子供給層２０が、第１化合物半導体層１１からなる第１領域と、底部及び側部（下面及び側面）が第１領域に覆われており、第１領域よりもＡｌ組成が高い第２化合物半導体層２１からなる第２領域とを有している。ゲート電極６は第１領域上に、ソース電極４は第２領域上にそれぞれ配置される。この構成を採ることにより、高出力化とソース・ドレイン耐圧の向上の双方を得ることができる。電子走行層２ｃと高Ａｌ組成の第２領域とは、低Ａｌ組成の第１領域により隔てられており、電子走行層２ｃと電子供給層２０との間の格子不整合性が緩和され、高密度欠陥を含有する第２領域の２ＤＥＧに与える影響が抑制されて電子コラプスが低減する。
［第３の実施形態］
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、電子供給層の形成方法及び構造が若干異なる点で第１の実施形態と相違する。図１０〜図１１は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法について、主要工程を示す概略断面図である。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同じ構成部材等については、同符号を付して詳しい説明を省略する。
先ず、第１の実施形態と同様に、図１（ａ）〜（ｂ）の諸工程を行い、電子走行層２ｃ上に低Ａｌ組成の第１ＡｌＧａＮ層１１を形成する。このときの様子を図１０（ａ）に示す。
続いて、図１０（ｂ）に示すように、第１ＡｌＧａＮ層１１上にマスク１３を形成する。
詳細には、ＣＶＤ法等により、第１ＡｌＧａＮ層１１の全面に絶縁物、例えばＳｉＮを堆積し、これをエッチングして、第２ＡｌＧａＮ層の形成予定部位を露出させる開口１３ａを有するマスク１３を形成する。
続いて、図１０（ｃ）に示すように、高Ａｌ組成の第２ＡｌＧａＮ層１２及び第２ＡｌＧａＮ層１２の少なくとも上方部分にｎドープ層２２を形成する。
詳細には、マスク１３を用いて、第１ＡｌＧａＮ層１１の上面の開口１３ａから露出する部分上にＡｌＧａＮを再成長する。このとき、ＡｌＧａＮにｎ型不純物、例えばＳｉ又はＧｅをドーピングする。具体的には、ＡｌＧａＮの原料ガスであるＴＭＡガス、ＴＭＧガス及びＮＨ3ガスの混合ガスに、Ｓｉのドーパントとしてモノシラン（ＳｉＨ4）を、又はＧｅのドーパントとしてモノゲルマン（ＧｅＨ4）を添加する。
第２ＡｌＧａＮ層１２の成長時におけるｎ型不純物のドーピング分布には、以下の３種の態様がある。図１２は、第２ＡｌＧａＮ層の成長時におけるｎ型不純物のドーピング分布の諸態様を示す特性図である。
第１態様では、図１２（ａ）に示すように、第２ＡｌＧａＮ層１２の成長開始から成長終了までの間と一致するように、ｎ型不純物のドーパントを一定流量で添加する。これにより、第２ＡｌＧａＮ層１２の全体に亘ってｎ型不純物濃度が一定のｎドープ層２２が形成される。
第２態様では、図１２（ｂ）に示すように、第２ＡｌＧａＮ層１２の成長開始から所定時間経過した時から成長終了までの間に、ｎ型不純物のドーパントを一定流量で添加する。これにより、第２ＡｌＧａＮ層１２の上方部分のみにｎ型不純物濃度が一定のｎドープ層２２が形成される。図１０（ｃ）では、この第２態様を例示している。
第３態様では、図１２（ｃ）に示すように、第２ＡｌＧａＮ層１２の成長開始から所定時間経過した時から成長終了までの間に、ｎ型不純物のドーパントを流量を徐々に増加させながら添加する。これにより、第２ＡｌＧａＮ層１２にｎ型不純物濃度が漸増するｎドープ層２２が形成される。
図１３は、図１２の各態様における２ＤＥＧ濃度と電流コラプス（結晶欠陥に起因したキャリアトラップによる電気特性劣化）との関係を示す模式図である。
第１態様では、各態様のうちで相対的に最も高い２ＤＥＧ濃度を得ることができる。その一方で、ｎ型不純物のドーピングにより導入される結晶欠陥を含むｎドープ層２２が２ＤＥＧに最も近くなるため、コラプス特性は各態様のうちで相対的に劣る。
第３態様では、第１態様と逆の結果となる。即ち第３態様では、ｎ型不純物のドーピングにより導入される結晶欠陥を含むｎドープ層２２が２ＤＥＧに最も遠くなるため、各態様のうちで相対的に最も優れたコラプス特性を得ることができる。その一方で、２ＤＥＧ濃度は各態様のうちで相対的に低い。
第２態様では、２ＤＥＧ濃度及び電流コラプス特性の双方について、第１態様と第３態様との中間的な効果が得られる。本実施形態では、ｎ型不純物のドーピング分布の形成方法を適宜選択することにより、所望の特性を得ることが可能である。
以上のようにして、第１ＡｌＧａＮ層１１と、底部（下面）が第１ＡｌＧａＮ層１１で覆われた第２ＡｌＧａＮ層２１と、第２ＡｌＧａＮ層２１に形成されたｎドープ層２２と備えた電子供給層３０が構成される。
続いて、図２（ｂ）と同様に素子分離構造３を形成した後、図１１（ａ）に示すように、ソース電極４及びドレイン電極５を形成する。
本実施形態では、電子供給層３０の上面において、第２領域である第２ＡｌＧａＮ層２１上（厳格には、第２ＡｌＧａＮ層２１を介したｎドープ層２２上）にソース電極４が、第１領域である第１ＡｌＧａＮ層１１上にドレイン電極５がそれぞれ配置される。Ａｌ組成の高い第２ＡｌＧａＮ層２１上にソース電極４が設けられるため、ソース電極４のコンタクト抵抗が低減する。
続いて、図３と同様、図１１（ｂ）に示すように、ゲート電極６を第１領域である第１ＡｌＧａＮ層１１上に形成する。
第２ＡｌＧａＮ層１２では、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部からゲート電極６に向かって延在している。この構成により、アクセス抵抗が低減されるため、高出力化に有利となる。
なお、第２ＡｌＧａＮ層１２は、平面視において、ゲート電極６との間における端部が、ソース電極４のゲート電極６側の端部と一致するように形成されても良い。
しかる後、例えば層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極６と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
本実施形態では、電子走行層２ｃ上に形成された電子供給層３０が、第１化合物半導体層１１からなる第１領域と、底部及び側部（下面及び側面）が第１領域に覆われており、第１領域よりもＡｌ組成が高い第２化合物半導体層１２からなる第２領域とを有している。ゲート電極６は第１領域上に、ソース電極４は第２領域上にそれぞれ配置される。この構成を採ることにより、高出力化とソース・ドレイン耐圧の向上の双方を得ることができる。電子走行層２ｃと高Ａｌ組成の第２領域とは、低Ａｌ組成の第１領域により隔てられており、電子走行層２ｃと電子供給層３０との間の格子不整合性が緩和され、高密度欠陥を含有する第２領域の２ＤＥＧに与える影響が抑制されて電子コラプスが低減する。
更には、第２化合物半導体層１２の少なくとも上方部分に、ｎ型不純物がドーピングされたｎドープ層２２が形成されている。このｎドープ層２２により、２ＤＥＧ濃度の更なる向上が実現する。
以上、第１〜第３の実施形態及び諸変形例について説明したが、これらの態様に限定されるものではない。以下、いくつかの別態様を例示する。
例えば、第１の実施形態の変形例２において、第１の実施形態と同様に電子供給層２ｄを形成し、ソース電極４及びドレイン電極５を形成した後、全面に絶縁膜を形成し、これをパターニングしてゲート絶縁膜を形成するようにしても良い。この場合、ゲート絶縁膜はＳｉＮに限定されることなく、種々の絶縁物を用いることができる。例えば、Ｓｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
また、第２の実施形態において、加熱処理により第１ＡｌＧａＮ層１１の一部でＧａを脱離させて第２ＡｌＧａＮ層２１を形成する際に、第３の実施形態により第２ＡｌＧａＮ層２１の少なくとも上方部分にｎドープ層を形成するようにしても良い。この場合、ＭＯＣＶＤ炉内に導入する雰囲気ガス（Ｈ2，ＮＨ3）に、ｎ型不純物のドーパントを混入する。ｎドープ層は、例えば図１２の第１〜第３態様のようなｎ型不純物のドーピング分布に形成される。
また、第１の実施形態の変形例１において、電子供給層１０について、ソース電極側の高Ａｌ組成の第２領域と共にドレイン電極側に高Ａｌ組成の第３領域を形成する際にも、第３の実施形態を適用することができる。この場合、第２ＡｌＧａＮ層１２及び第３ＡｌＧａＮ層１５の少なくとも上方部分にｎドープ層が形成される。
（第４の実施形態）
本実施形態では、第１〜第３の実施形態及び諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第４の実施形態による電源装置の概略構成を示す結線図である。
本実施形態による電源装置は、高圧の一次側回路４１及び低圧の二次側回路４２と、一次側回路４１と二次側回路４２との間に配設されるトランス４３とを備えて構成される。
一次側回路４１は、交流電源４４と、いわゆるブリッジ整流回路４５と、複数（ここでは４つ）のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄとを備えて構成される。また、ブリッジ整流回路４５は、スイッチング素子４６ｅを有している。
二次側回路４２は、複数（ここでは３つ）のスイッチング素子４７ａ，４７ｂ，４７ｃを備えて構成される。
本実施形態では、一次側回路４１のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅが、第１〜第３の実施形態及び諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子４７ａ，４７ｂ，４７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
本実施形態では、電子走行層と電子供給層との間の格子不整合性を緩和させると共に、高出力化及び耐圧向上の双方を十分に達成することができる信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
（第５の実施形態）
本実施形態では、第１〜第３の実施形態及び諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路５１と、ミキサー５２ａ，５２ｂと、パワーアンプ５３とを備えて構成される。
ディジタル・プレディストーション回路５１は、入力信号の非線形歪みを補償するものである。ミキサー５２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ５３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態及び諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー５２ｂで交流信号とミキシングしてディジタル・プレディストーション回路５１に送出できる構成とされている。
本実施形態では、電子走行層と電子供給層との間の格子不整合性を緩和させると共に、高出力化及び耐圧向上の双方を十分に達成することができる信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
（他の実施形態）
第１〜第５の実施形態及び諸変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、例えば以下のようなＧａＮ−ＨＥＭＴに適用できる。
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第５の実施形態及び諸変形例では、電子走行層がｉ−ＧａＮ、電子供給層がＩｎＡｌＮで形成される。電子供給層は、電子走行層の上方に設けられており、第１領域と、少なくとも底部が第１領域に覆われており、第１領域よりもＡｌ組成が高い第２領域とを有している。ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、ピエゾ分極が殆ど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、電子走行層と電子供給層との間の格子不整合性を緩和させると共に、高出力化及び耐圧向上の双方を十分に達成することができる信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第５の実施形態及び諸変形例では、電子走行層がｉ−ＧａＮ、電子供給層がＩｎＡｌＧａＮで形成される。電子供給層は、電子走行層の上方に設けられており、第１領域と、少なくとも底部が第１領域に覆われており、第１領域よりもＡｌ組成が高い第２領域とを有している。
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、電子走行層と電子供給層との間の格子不整合性を緩和させると共に、高出力化及び耐圧向上の双方を十分に達成することができる信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
（付記１）電子走行層と、
前記電子走行層の上方に設けられており、第１領域と、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層と、
前記第１領域の上方に設けられた第１電極と、
前記第２領域の上方に設けられた第２電極と
を備えたことを特徴とする化合物半導体装置。
（付記２）前記第２領域は、前記第１領域の前記第２領域下の部分よりも薄いことを特徴とする付記１に記載の化合物半導体装置。
（付記３）前記第２領域は、前記電子供給層の上面の一部を含むことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）前記第２領域は、平面視において、前記第１電極と前記第２電極との間における端部が前記第２電極の前記第１電極側の端部と一致していることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記５）前記第２領域は、平面視において、前記第１電極と前記第２電極との間における端部が前記第２電極の前記第１電極側の端部から前記第１電極側に延在していることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
（付記６）前記第２領域は、厚み方向の少なくとも上方部分にｎ型不純物を含有することを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
（付記７）前記第２領域は、厚み方向の全域にｎ型不純物を含有することを特徴とする付記６に記載の化合物半導体装置。
（付記８）前記第２領域は、厚み方向の上方部分のみにｎ型不純物を含有することを特徴とする付記６に記載の化合物半導体装置。
（付記９）前記第２領域は、厚み方向で上面に向かうほど高濃度となるようにｎ型不純物を含有することを特徴とする付記６に記載の化合物半導体装置。
（付記１０）前記電子供給層は、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第３領域を有しており、
前記第３領域の上方に、前記第２領域と共に前記第１領域を挟むように設けられた第３電極を備えたことを特徴とする付記１〜９のいずれか１項に記載の化合物半導体装置。
（付記１１）電子走行層を形成し、
前記電子走行層の上方に、第１領域と、少なくとも底部が前記第１領域に覆われており、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層を形成し、
前記第１領域の上方に第１電極を、前記第２領域の上方に第２電極をそれぞれ形成することを特徴とする化合物半導体装置の製造方法。
（付記１２）前記第２領域は、前記第１領域の前記第２領域下の部分よりも薄いことを特徴とする付記１１に記載の化合物半導体装置の製造方法。
（付記１３）前記第２領域は、前記電子供給層の上面の一部を含むことを特徴とする付記１１又は１２に記載の化合物半導体装置の製造方法。
（付記１４）前記電子走行層の上方に第１化合物半導体層を形成し、前記第１化合物半導体層の上面の一部上に、前記第１化合物半導体層よりもＡｌ組成が高い第２化合物半導体層を形成して、前記第１領域及び前記第２領域を有する前記電子供給層を形成することを特徴とする付記１１〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１５）前記電子走行層の上方に化合物半導体層を形成し、前記化合物半導体層を加熱処理し、前記化合物半導体層の上面の一部のみのＡｌ組成を高くして、前記第１領域及び前記第２領域を有する前記電子供給層を形成することを特徴とする付記１１〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１６）前記化合物半導体層上に前記第２領域となる部分を開口するマスクを形成し、前記加熱処理を行うことを特徴とする付記１５に記載の化合物半導体装置の製造方法。
（付記１７）前記化合物半導体層の全面を前記加熱処理し、前記化合物半導体層のＡｌ組成が高くなった部分を、前記第２領域となる部分のみを残して除去することを特徴とする付記１５に記載の化合物半導体装置の製造方法。
（付記１８）前記第２領域は、平面視において、前記第１電極と前記第２電極との間における端部が前記第２電極の前記第１電極側の端部と一致することを特徴とする付記１１〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１９）前記第２領域は、平面視において、前記第１電極と前記第２電極との間における端部が前記第２電極の前記第１電極側の端部から前記第１電極側に延在することを特徴とする付記１１〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２０）前記第２領域は、厚み方向の少なくとも上方部分にｎ型不純物を含有することを特徴とする付記１１〜１９のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２１）前記第２領域は、厚み方向の全域にｎ型不純物を含有することを特徴とする付記２０に記載の化合物半導体装置の製造方法。
（付記２２）
前記第２領域は、厚み方向の上方部分のみにｎ型不純物を含有することを特徴とする付記２０に記載の化合物半導体装置の製造方法。
（付記２３）前記第２領域は、厚み方向で上面に向かうほど高濃度となるようにｎ型不純物を含有することを特徴とする付記２０に記載の化合物半導体装置の製造方法。
（付記２４）前記電子供給層は、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第３領域を有しており、
前記第３領域の上方に、前記第２領域と共に前記第１領域を挟むように第３電極を形成することを特徴とする付記１１〜２３のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に設けられており、第１領域と、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層と、
前記第１領域の上方に設けられた第１電極と、
前記第２領域の上方に設けられた第２電極と
を備えたことを特徴とする電源回路。
（付記２６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
電子走行層と、
前記電子走行層の上方に設けられており、第１領域と、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層と、
前記第１領域の上方に設けられた第１電極と、
前記第２領域の上方に設けられた第２電極と
を備えたことを特徴とする高周波増幅器。
１ Ｓｉ基板
２ 化合物半導体積層構造
２ａ 初期層
２ｂ バッファ層
２ｃ 電子走行層
２ｄ，１０，２０，３０ 電子供給層
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６ ゲート電極
１１ 第１ＡｌＧａＮ層
１２，２１ 第２ＡｌＧａＮ層
１３，１４ マスク
１３ａ，１４ａ，１４ｂ 開口
１５ 第３ＡｌＧａＮ層
１６ ゲート絶縁膜
２２ ｎドープ層
４１ 一次側回路
４２ 二次側回路
４３ トランス
４４ 交流電源
４５ ブリッジ整流回路
４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅ，４７ａ，４７ｂ，４７ｃ スイッチング素子
５１ ディジタル・プレディストーション回路
５２ａ，５２ｂ ミキサー
５３ パワーアンプ

Claims (15)

  1. 電子走行層と、
    前記電子走行層の上方に設けられており、第１領域と、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層と、
    前記第１領域の上方に設けられた第１電極と、
    前記第２領域の上方に設けられた第２電極と
    を備えており、
    前記第２領域は、厚み方向について、ｎ型不純物を非含有の下層部分と、下面から上面に向かうにつれてｎ型不純物の濃度が漸増する上層部分とからなることを特徴とする化合物半導体装置。
  2. 前記第２領域は、前記第１領域の前記第２領域下の部分よりも薄いことを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第２領域は、前記電子供給層の上面の一部を含むことを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記第２領域は、平面視において、前記第１電極と前記第２電極との間における端部が前記第２電極の前記第１電極側の端部と一致していることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  5. 前記第２領域は、平面視において、前記第１電極と前記第２電極との間における端部が前記第２電極の前記第１電極側の端部から前記第１電極側に延在していることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
  6. 前記電子供給層は、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第３領域を有しており、
    前記第３領域の上方に、前記第２電極と共に前記第１電極を挟むように設けられた第３電極を備えたことを特徴とする請求項１〜５のいずれか１項に記載の化合物半導体装置。
  7. 電子走行層を形成し、
    前記電子走行層の上方に、第１領域と、少なくとも底部が前記第１領域に覆われており、前記第１領域よりもＡｌ組成が高い第２領域とを有する電子供給層を形成し、
    前記第１領域の上方に第１電極を、前記第２領域の上方に第２電極をそれぞれ形成し、
    前記第２領域は、厚み方向について、ｎ型不純物を非含有の下層部分と、下面から上面に向かうにつれてｎ型不純物の濃度が漸増する上層部分とからなることを特徴とする化合物半導体装置の製造方法。
  8. 前記第２領域は、前記第１領域の前記第２領域下の部分よりも薄いことを特徴とする請求項７に記載の化合物半導体装置の製造方法。
  9. 前記第２領域は、前記電子供給層の上面の一部を含むことを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。
  10. 前記電子走行層の上方に第１化合物半導体層を形成し、前記第１化合物半導体層の上面の一部上に、前記第１化合物半導体層よりもＡｌ組成が高い第２化合物半導体層を形成して、前記第１領域及び前記第２領域を有する前記電子供給層を形成することを特徴とする請求項７〜９のいずれか１項に記載の化合物半導体装置の製造方法。
  11. 前記電子走行層の上方に化合物半導体層を形成し、前記化合物半導体層を加熱処理し、前記化合物半導体層の上面の一部のみのＡｌ組成を高くして、前記第１領域及び前記第２領域を有する前記電子供給層を形成することを特徴とする請求項７〜９のいずれか１項に記載の化合物半導体装置の製造方法。
  12. 前記化合物半導体層上に前記第２領域となる部分を開口するマスクを形成し、前記加熱処理を行うことを特徴とする請求項１１に記載の化合物半導体装置の製造方法。
  13. 前記化合物半導体層の全面を前記加熱処理し、前記化合物半導体層のＡｌ組成が高くなった部分を、前記第２領域となる部分のみを残して除去することを特徴とする請求項１１に記載の化合物半導体装置の製造方法。
  14. 前記第２領域は、厚み方向の少なくとも上方部分にｎ型不純物を含有することを特徴とする請求項７〜１３のいずれか１項に記載の化合物半導体装置の製造方法。
  15. 前記電子供給層は、少なくとも底部が前記第１領域に覆われ、前記第１領域よりもＡｌ組成が高い第３領域を有しており、
    前記第３領域の上方に、前記第２電極と共に前記第１電極を挟むように第３電極を形成することを特徴とする請求項７〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
JP2017129145A 2017-06-30 2017-06-30 化合物半導体装置及びその製造方法 Active JP6880406B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017129145A JP6880406B2 (ja) 2017-06-30 2017-06-30 化合物半導体装置及びその製造方法
US16/014,548 US10847642B2 (en) 2017-06-30 2018-06-21 Compound semiconductor device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017129145A JP6880406B2 (ja) 2017-06-30 2017-06-30 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019012783A JP2019012783A (ja) 2019-01-24
JP6880406B2 true JP6880406B2 (ja) 2021-06-02

Family

ID=64739234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017129145A Active JP6880406B2 (ja) 2017-06-30 2017-06-30 化合物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10847642B2 (ja)
JP (1) JP6880406B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847508B2 (en) * 2018-12-27 2020-11-24 Micron Technology, Inc. Apparatus with a current-gain layout
JP7175804B2 (ja) * 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
CN114256343A (zh) * 2020-09-24 2022-03-29 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2024204537A1 (ja) * 2023-03-30 2024-10-03 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP2006261642A (ja) * 2005-02-17 2006-09-28 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP2014090033A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP5871785B2 (ja) 2012-12-03 2016-03-01 三菱電機株式会社 ヘテロ接合電界効果トランジスタ及びその製造方法
JP6269315B2 (ja) * 2014-05-19 2018-01-31 富士通株式会社 半導体装置
JP6458495B2 (ja) * 2014-12-26 2019-01-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6739918B2 (ja) * 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190006503A1 (en) 2019-01-03
JP2019012783A (ja) 2019-01-24
US10847642B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
US9595594B2 (en) Compound semiconductor device and method for manufacturing the same
CN103715249A (zh) 化合物半导体器件及其制造方法
TWI546957B (zh) 化合物半導體裝置及其製造方法
TW201413961A (zh) 化合物半導體裝置及其製造方法
JP6993562B2 (ja) 化合物半導体装置及びその製造方法
JP2012124438A (ja) 化合物半導体装置及びその製造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP6233476B2 (ja) 化合物半導体装置
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210412

R150 Certificate of patent or registration of utility model

Ref document number: 6880406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150