CN114256343A - 高电子迁移率晶体管及其制作方法 - Google Patents

高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN114256343A
CN114256343A CN202011015488.7A CN202011015488A CN114256343A CN 114256343 A CN114256343 A CN 114256343A CN 202011015488 A CN202011015488 A CN 202011015488A CN 114256343 A CN114256343 A CN 114256343A
Authority
CN
China
Prior art keywords
region
layer
gallium nitride
aluminum gallium
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011015488.7A
Other languages
English (en)
Inventor
陈彦兴
许祐铭
杨宗穆
王俞仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202011015488.7A priority Critical patent/CN114256343A/zh
Priority to US17/100,935 priority patent/US11557666B2/en
Publication of CN114256343A publication Critical patent/CN114256343A/zh
Priority to US17/949,241 priority patent/US11695067B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种高电子迁移率晶体管，包含一基底；一通道层，设于所述基底上；一氮化铝镓层，设于所述通道层上；以及一P型氮化镓栅，设于所述氮化铝镓层上，其中，所述氮化铝镓层包含一第一区域和一第二区域，又其中，所述第一区域的组成不同于所述第二区域的组成。

Description

高电子迁移率晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种氮化镓(GaN)高电子迁移率晶体管(high-electron mobility transistor，HEMT)及其制作方法。
背景技术
高电子迁移率晶体管常被应用于高频的高功率放大器元件，其具有高击穿电压、高饱和电子移动速度及高温操作的特性。
典型的HEMT中，在半导体异质接面处产生二维电子气(2DEG)。2DEG代表了非常薄的导电层，所述导电层具有高度可移动且高度集中的电荷载子，所述电荷载子可在所述导电层的两个维度上自由移动，但被垂直于所述导电层的第三维度上的移动所限制。氮化镓高电子迁移率晶体管(GaN HEMT)由于其高击穿场、高电子迁移率和高电子速度，因此特别适合应用在高速和高电压电路。
对于P型GaN增强模式(enhancement mode或E-mode)高电子迁移率晶体管而言，为了达到常关型(normally-off(临界电压Vth>0))元件，必须降低氮化铝镓阻障层中的铝的所占比例，然而，降低氮化铝镓阻障层中的铝的比例却会面临导通电组(Ron)升高的问题。
发明内容
本发明的主要目的在于提供一种改良的高电子迁移率晶体管，能克服现有技术中的缺点和不足。
本发明一方面提供了一种高电子迁移率晶体管，包含一基底；一通道层，设于所述基底上；一氮化铝镓层，设于所述通道层上；以及一P型氮化镓栅，设于所述氮化铝镓层上，其中，所述氮化铝镓层包含一第一区域和一第二区域，又其中，所述第一区域的组成不同于所述第二区域的组成。
根据本发明实施例，所述第一区域位于所述P型氮化镓栅下方。
根据本发明实施例，所述第一区域具有由AlxGa1-xN表示的分子式，其中x＝0.05～0.25，而所述第二区域具有由AlyGa1-yN表示的分子式，其中y＝0.15～1.0，其中，y>x。
根据本发明实施例，所述通道层包含氮化镓或氮化铝镓。
根据本发明实施例，所述高电子迁移率晶体管另包含一缓冲层，位于所述通道层和所述基底之间。
根据本发明实施例，所述高电子迁移率晶体管另包含一源极区域和一漏极区域，位于所述氮化铝镓层上；以及一源极电极和一漏极电极，分别位于所述源极区域和所述漏极区域内的所述氮化铝镓层上。
根据本发明实施例，所述高电子迁移率晶体管另包含一钝化层，位于所述氮化铝镓层上，其中所述钝化层覆盖所述第二区域。
根据本发明实施例，所述氮化铝镓层的厚度介于8至30纳米。
根据本发明实施例，所述P型氮化镓栅的厚度介于50至100纳米。
本发明另一方面提供一种高电子迁移率晶体管的制作方法，包含：提供一基底；于所述基底上形成一通道层；于所述通道层上形成一氮化铝镓层；于所述氮化铝镓层上形成一P型氮化镓栅；以及对所述氮化铝镓层进行一热处理，从而在所述氮化铝镓层中形成一第一区域和一第二区域，其中所述第一区域具有与所述第二区域不同的组成。
根据本发明实施例，所述热处理在一快速热处理腔室、一快速热退火腔室、一炉管或一金属有机化学气相沉积腔室中进行的。
根据本发明实施例，所述热处理包括以下条件：在H2、N2、NH3或其组合的气体环境中，以摄氏500到1200度之间的温度，加热时间约1分钟到2个小时。
根据本发明实施例，在对所述氮化铝镓层进行所述热处理后，所述方法另包含：于所述第二区域上形成一钝化层。
根据本发明实施例，所述第一区域位于所述P型氮化镓栅下方。
根据本发明实施例，所述第一区域具有由AlxGa1-xN表示的分子式，其中x＝0.05～0.25，而所述第二区域具有由AlyGa1-yN表示的分子式，其中y＝0.15～1.0，其中，y>x。
根据本发明实施例，所述通道层包含氮化镓或氮化铝镓。
根据本发明实施例，所述方法另包含：在形成所述通道层之前，在所述基底上形成一缓冲层。
附图说明
图1至图5为依据本发明实施例所绘示的一种高电子迁移率晶体管的制作方法的剖面示意图。
图6A至图6D例示完成热处理之后，氮化铝镓层在第二区域中由AlyGa1-yN表示的分子式中的y值，对氮化铝镓层在第二区域的深度的作图。
图7例示完成热处理之后，氮化铝镓层在第一区域中由AlxGa1-xN表示的分子式中的x值，对氮化铝镓层在第一区域的深度的作图。
图8为在对氮化铝镓层进行热处理前，氮化铝镓层在第一区域和第二区域中由AlxGa1-xN表示的分子式中的x值，对氮化铝镓层的深度的作图。
主要元件符号说明
1 高电子迁移率晶体管
100 基底
101 成核层
102 缓冲层
103 通道层
104 氮化铝镓层
104a 第一区域
104b 第二区域
106 P型氮化镓层
110 主动层
116 P型氮化镓栅
118 读取区域
200 热处理
302 钝化层
304 介电层
402 源极电极
404 漏极电极
406 栅极电极
2DEG 二维电子云
S 源极区域
D 漏极区域
D1 第一方向
D2 第二方向
具体实施方式
在下文中，将参照附图说明细节，该些附图中的内容亦构成说明书细节描述的一部分，并且以可实行该实施例之特例描述方式来绘示。下文实施例已描述足够的细节以使该领域的一般技术人士得以具以实施。
当然，也可采行其他的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述不应被视为是限制，反之，其中所包含的实施例将由随附的权利要求来加以界定。
请参阅图1至图5，其为依据本发明实施例所绘示的一种高电子迁移率晶体管的制作方法的剖面示意图。如图1所示，高电子迁移率晶体管1在一第一方向D1上依序包含一基底100、一缓冲层(buffer layer)102，设于基底100上、一主动层(active layer)110设于缓冲层102上，以及一P型氮化镓(P-GaN)层106，设于主动层110上。根据本发明一实施例，主动层110可以包含一通道层(channel layer)103，例如，氮化镓(GaN)层或氮化铝镓(AlGaN)，介于缓冲层102和P型氮化镓层106之间。根据本发明一实施例，主动层110可以包含一氮化铝镓层104，设于通道层103上，并且介于通道层103和P型氮化镓层106之间。
根据本发明实施例，氮化铝镓层104的厚度约介于8至30纳米，但不限于此。根据本发明实施例，P型氮化镓层106的厚度约介于50至100纳米，例如，较佳为80纳米，但不限于此。
根据本发明一实施例，缓冲层102、主动层110，以及P型氮化镓层106可以利用金属有机化学气相沉积(metal organic chemical vapor deposition，MOCVD)或分子束外延(molecular beam epitaxy，MBE)等方法在第一方向D1上依序形成在基底100上。
根据本发明一实施例，例如，缓冲层102可以包含氮化镓，但不限于此。根据本发明其它实施例，缓冲层102可以包含氮化铝镓、氮化铝、氮化铝/氮化镓超晶格(AlN/GaNsuperlattice)或梯度氮化铝镓(graded AlGaN)，但不限于此。根据本发明一实施例，例如，在基底100和缓冲层102之间，可选择形成一成核层(nucleation layer)101，例如，氮化铝，但不限于此。
根据本发明一实施例，例如，缓冲层102可以是单层或多层结构。例如，基底100可以是一导电基底。例如，基底100可以是一硅基底，但不限于此。根据本发明一实施例，在氮化铝镓层104与通道层103界面处，会在第二方向D2上形成二维电子云2DEG。
如图2所示，进行一光刻制作工艺及一蚀刻制作工艺，将P型氮化镓层106图案化，形成一P型氮化镓栅116，设于氮化铝镓层104上。根据本发明一实施例，在P型氮化镓栅116旁边则形成读取区域(access region)118。根据本发明一实施例，此时在读取区域118内的氮化铝镓层104是被显露出来的。根据其他实施例，上述P型氮化镓栅116可以是P型氮化铝铟镓栅。
如图3所示，对氮化铝镓层104进行一热处理200，从而在氮化铝镓层104中形成一第一区域104a和一第二区域104b，其中第一区域104a与第二区域104b互不重叠。根据本发明实施例，第一区域104a位于P型氮化镓栅116下方。根据本发明实施例，第一区域104a位于P型氮化镓栅116正下方。
根据本发明实施例，氮化铝镓层104中的第一区域104a与第二区域104b为不同比例的氮化铝镓所组成，这是因为经由上述热处理200，部分的镓原子会从氮化铝镓层104中第二区域104b逸散，而氮化铝镓层104中的镓原子在第一区域104a内因为P型氮化镓栅116阻挡的关系则不会逸散，因此相对地降低了第二区域104b的氮化铝镓层104中镓的比例，且相对提升了所述第二区域104b的氮化铝镓的铝的比例，第一区域104a的材料为AlxGa1-xN，第二区域104b的材料为AlyGa1-yN，故y>x，这样的好处是可以降低Ron，而可以维持Vth。
根据本发明实施例，上述热处理200可以在一快速热处理(rapid thermalprocess)腔室、一快速热退火(rapid thermal anneal)腔室、一炉管(furnace)或一金属有机化学气相沉积(MOCVD)腔室中进行的。根据本发明实施例，例如，上述热处理200包括以下条件：在H2、N2、NH3或其组合的气体环境中，以摄氏500到1200度之间的温度，加热时间约1分钟到2小时。
根据本发明实施例，例如，第一区域104a具有由AlxGa1-xN表示的分子式，其中x＝0.05～0.25，而第二区域104b具有由AlyGa1-yN表示的分子式，其中y＝0.15～1.0。根据本发明实施例，其中y>x。
例如，第一区域104a的分子式以AlxGa1-xN表示，其中x＝0.05～0.1，而第二区域104b的分子式以AlyGa1-yN表示，其中0.1<y≤1.0。
例如，第一区域104a的分子式以AlxGa1-xN表示，其中x＝0.1～0.15，而第二区域104b的分子式以AlyGa1-yN表示，其中0.15<y≤1.0。
例如，第一区域104a的分子式以AlxGa1-xN表示，其中x＝0.15～0.2，而第二区域104b的分子式以AlyGa1-yN表示，其中0.2<y≤1.0。
例如，第一区域104a的分子式以AlxGa1-xN表示，其中x＝0.2～0.25，而第二区域104b的分子式以AlyGa1-yN表示，其中0.25<y≤1.0。
请参阅图6A至6D和图7，其中图6A至图6D例示完成上述热处理200之后，氮化铝镓层104在第二区域104b中由AlyGa1-yN表示的分子式中的y值(例如y＝0.25～1.0)，对氮化铝镓层104在第二区域104b的深度的作图，其中，所述深度是从所述氮化铝镓层104的上表面开始量测而最深至氮化铝镓层104的全部厚度(约8～30nm)。图7例示完成上述热处理200之后，氮化铝镓层104在第一区域104a中由AlxGa1-xN表示的分子式中的x值(例如x＝0.1～0.25)对氮化铝镓层104在第一区域104a的深度的作图。
如图6A至图6D所示，根据本发明实施例，在对氮化铝镓层104进行热处理200后，氮化铝镓层104在第二区域104b中由AlyGa1-yN表示的分子式中的y值至少随部分深度增加而非线性降低。在图6A至图6D中，系透过不同的热处理条件(例如，不同加热时间)，使得在第二区域104b中由AlyGa1-yN表示的分子式中的y值有不同的梯度变化。例如，在图6A中，以例如摄氏1000度进行约3分钟的热处理后，可以使氮化铝镓层104在第二区域104b中AlyGa1-yN的y值会在2nm深度于第一方向D1往表面内快速增加。例如，在图6B中，以例如摄氏900度进行约30分钟的热处理后，从第二区域104b的底面往第一方向D1使氮化铝镓层104在第二区域104b中AlyGa1-yN的y值会较图6A缓慢的增加。例如，在图6C中，以例如摄氏800度进行约10分钟的热处理后，氮化铝镓层104在第二区域104b中AlyGa1-yN的y值会在约4nm深度开始往第一方向D1缓慢的增加。例如，在图6D中，以例如摄氏800度进行约20分钟的热处理后，氮化铝镓层104在第二区域104b中AlyGa1-yN的y值会从第二区域104b的底面开始往第一方向D1缓慢的增加。根据本发明一实施例，例如，进行热处理200后，氮化铝镓层104在第一区域104a内以分子式AlxGa1-xN表示，其中x＝0.05～0.15，而在第二区域104b以AlyGa1-yN表示，其中y＝0.16～1.0。
根据本发明另一实施例，例如，进行热处理200后，氮化铝镓层104在第一区域104a内以分子式AlxGa1-xN表示，其中x＝0.05～0.1，而在第二区域104b以AlyGa1-yN表示，其中y＝0.2～0.5。
根据本发明又另一实施例，例如，进行热处理200后，氮化铝镓层104在第一区域104a内以分子式AlxGa1-xN表示，其中x＝0.1～0.2，而在第二区域104b以AlyGa1-yN表示，其中y＝0.25～1.0。
相较之下，如图7所示，在对氮化铝镓层104进行热处理200后，氮化铝镓层104在第一区域104a中由AlxGa1-xN表示的分子式中的x值基本上维持固定，而未有明显变化。请同时参阅图8，其为在对氮化铝镓层104进行热处理200前，氮化铝镓层104在第一区域104a和第二区域104b中由AlxGa1-xN表示的分子式中的x值，对氮化铝镓层104的深度的作图。如图8所示，进行热处理200前，第一区域104a和第二区域104b有相同的组成，也就是以AlxGa1-xN表示的分子式。从图7和图8可看出在进行热处理200前，氮化铝镓层104在第一区域104a中组成基本上是相同的。
如图4所示，根据本发明实施例，在对氮化铝镓层104进行热处理200后，接着，在第二区域104b上形成一钝化层302。钝化层302可以设于氮化铝镓层104上，还可以延伸至P型氮化镓栅116上。例如，钝化层302可以包含氮化硅或氧化铝等，但不限于此。例如，钝化层302的厚度约为2000埃左右，但不限于此。然后，可以于钝化层302上形成一介电层304，例如，硅氧层。后续，可以利用一平坦化制作工艺，去除部分的介电层304和钝化层302，显露出P型氮化镓栅116的上表面。
根据本发明实施例，如图5所示，高电子迁移率晶体管1另包含一源极区域S和一漏极区域D，位于氮化铝镓层104上。接着，分别于源极区域S和漏极区域D内的氮化铝镓层104上形成一源极电极402和一漏极电极404，再于P型氮化镓栅116上形成一栅极电极406。
本发明的主要优点在于：在形成P型氮化镓栅116之后，且在形成钝化层302之前，透过进行热处理200，在氮化铝镓层104中形成一第一区域104a和一第二区域104b，其中第一区域104a具有与第二区域104b不同的组成，使得高电子迁移率晶体管1能够具有维持Vth和降低Ron的优异性能。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (17)

1.一种高电子迁移率晶体管，其特征在于，包含：
基底；
通道层，设于所述基底上；
氮化铝镓层，设于所述通道层上；以及
P型氮化镓栅，设于所述氮化铝镓层上，其中，所述氮化铝镓层包含第一区域和第二区域，又其中，所述第一区域的组成不同于所述第二区域的组成。
2.如权利要求1所述的高电子迁移率晶体管，其中，所述第一区域位于所述P型氮化镓栅下方。
3.如权利要求1所述的高电子迁移率晶体管，其中，所述第一区域具有由AlxGa1-xN表示的分子式，其中x＝0.05～0.25，而所述第二区域具有由AlyGa1-yN表示的分子式，其中y＝0.15～1.0，其中，y>x。
4.如权利要求1所述的高电子迁移率晶体管，其中，所述通道层包含氮化镓或氮化铝镓。
5.如权利要求1所述的高电子迁移率晶体管，另包含：
缓冲层，位于所述通道层和所述基底之间。
6.如权利要求1所述的高电子迁移率晶体管，另包含：
源极区域和漏极区域，位于所述氮化铝镓层上；以及
源极电极和漏极电极，分别位于所述源极区域和所述漏极区域内的所述氮化铝镓层上。
7.如权利要求1所述的高电子迁移率晶体管，另包含：
钝化层，位于所述氮化铝镓层上，其中所述钝化层覆盖所述第二区域。
8.如权利要求1所述的高电子迁移率晶体管，其中，所述氮化铝镓层的厚度介于8至30纳米。
9.如权利要求1所述的高电子迁移率晶体管，其中，所述P型氮化镓栅的厚度介于50至100纳米。
10.一种高电子迁移率晶体管的制作方法，包含：
提供基底；
在所述基底上形成通道层；
在所述通道层上形成氮化铝镓层；
在所述氮化铝镓层上形成P型氮化镓栅；以及
对所述氮化铝镓层进行一热处理，从而在所述氮化铝镓层中形成第一区域和第二区域，其中所述第一区域具有与所述第二区域不同的组成。
11.如权利要求10所述的制作方法，其中，所述热处理是在快速热处理腔室、快速热退火腔室、炉管或金属有机化学气相沉积腔室中进行的。
12.如权利要求10所述的制作方法，其中，所述热处理包括以下条件：在H2、N2、NH3或其组合的气体环境中，以摄氏500到1200度之间的温度，加热时间约1分钟到2小时。
13.如权利要求10所述的制作方法，其中，在对所述氮化铝镓层进行所述热处理后，所述方法另包含：
在所述第二区域上形成钝化层。
14.如权利要求10所述的制作方法，其中，所述第一区域位于所述P型氮化镓栅下方。
15.如权利要求10所述的制作方法，其中，所述第一区域具有由AlxGa1-xN表示的分子式，其中x＝0.05～0.25，而所述第二区域具有由AlyGa1-yN表示的分子式，其中y＝0.15～1.0，其中，y>x。
16.如权利要求10所述的制作方法，其中，所述通道层包含氮化镓或氮化铝镓。
17.如权利要求10所述的制作方法，另包含：
在形成所述通道层之前，在所述基底上形成缓冲层。
CN202011015488.7A 2020-09-24 2020-09-24 高电子迁移率晶体管及其制作方法 Pending CN114256343A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011015488.7A CN114256343A (zh) 2020-09-24 2020-09-24 高电子迁移率晶体管及其制作方法
US17/100,935 US11557666B2 (en) 2020-09-24 2020-11-22 High electron mobility transistor and fabrication method thereof
US17/949,241 US11695067B2 (en) 2020-09-24 2022-09-21 High electron mobility transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011015488.7A CN114256343A (zh) 2020-09-24 2020-09-24 高电子迁移率晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN114256343A true CN114256343A (zh) 2022-03-29

Family

ID=80740919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011015488.7A Pending CN114256343A (zh) 2020-09-24 2020-09-24 高电子迁移率晶体管及其制作方法

Country Status (2)

Country Link
US (2) US11557666B2 (zh)
CN (1) CN114256343A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399911B2 (en) 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
WO2008151138A1 (en) 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
JP2013074070A (ja) 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
CN103745992B (zh) * 2014-01-22 2016-05-25 西安电子科技大学 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
JP6234975B2 (ja) * 2015-10-02 2017-11-22 株式会社豊田中央研究所 半導体装置
JP6880406B2 (ja) * 2017-06-30 2021-06-02 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11695067B2 (en) 2023-07-04
US20220093778A1 (en) 2022-03-24
US20230020271A1 (en) 2023-01-19
US11557666B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
CN105938799B (zh) 半导体器件的制造方法和半导体器件
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
US10388779B2 (en) Semiconductor device and manufacturing method thereof
WO2007108404A1 (ja) 半導体電界効果トランジスタ及びその製造方法
JP2009231396A (ja) 半導体装置および半導体装置の製造方法
US20090001381A1 (en) Semiconductor device
US9431526B2 (en) Heterostructure with carrier concentration enhanced by single crystal REO induced strains
JP2011091397A (ja) 歪緩衝中間層を有するｉｉｉ−ｖ族半導体デバイス
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
KR101038836B1 (ko) 질화계 이종접합 전계효과 트랜지스터 제조방법
US11610989B2 (en) High electron mobility transistor
US11695067B2 (en) High electron mobility transistor and fabrication method thereof
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TW202105730A (zh) 增強型高電子遷移率電晶體元件及其製造方法
JP2005116858A (ja) 半導体電子デバイス及び半導体電子デバイスの製造方法
US11489048B2 (en) High electron mobility transistor and fabrication method thereof
TWI791364B (zh) 常關型氮化鎵元件的製造方法
TW201740567A (zh) 半導體結構及其製造方法
JP2023167538A (ja) 半導体装置
CN117096180A (zh) 具有线性度增强的氮化镓晶体管器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination