TWI546957B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI546957B
TWI546957B TW102128680A TW102128680A TWI546957B TW I546957 B TWI546957 B TW I546957B TW 102128680 A TW102128680 A TW 102128680A TW 102128680 A TW102128680 A TW 102128680A TW I546957 B TWI546957 B TW I546957B
Authority
TW
Taiwan
Prior art keywords
electrode
compound semiconductor
layer
source electrode
semiconductor device
Prior art date
Application number
TW102128680A
Other languages
English (en)
Other versions
TW201413953A (zh
Inventor
鎌田陽一
木內謙二
Original Assignee
創世舫電子日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世舫電子日本股份有限公司 filed Critical 創世舫電子日本股份有限公司
Publication of TW201413953A publication Critical patent/TW201413953A/zh
Application granted granted Critical
Publication of TWI546957B publication Critical patent/TWI546957B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

化合物半導體裝置及其製造方法 領域
在此說明之實施例係有關於一種化合物半導體裝置及其製造方法。
背景
利用例如一高飽和電子速度及一寬能帶間隙之氮化物半導體特性，將氮化物半導體應用於高耐受電壓及高功率半導體裝置已被考慮。例如，一氮化物半導體之GaN具有比Si之一能帶間隙(1.1eV)及GaAs之一能帶間隙(1.4eV)寬之3.4eV之一能帶間隙，且具有高擊穿電場強度。這使GaN非常有希望作為實現一高電壓下操作及一高功率之一電源供應用半導體裝置的一材料。
作為使用氮化物半導體之半導體裝置，已作成場效電晶體，特別是HEMT(高電子遷移率電晶體)之許多報告。例如，在以GaN為主之HEMT(GaN-HEMT)中，使用GaN作為一電子傳輸層及使用AlGaN作為一電子供應層之AlGaN/GaN HEMT已獲得注意。在該AlGaN/GaN HEMT中，由於在GaN與AlGaN之間晶格常數差產生之一扭曲發生 在AlGaN中。由於由該扭曲造成之AlGaN之壓電極化及自發極化，獲得一高濃度二維電子氣體(2DEG)。因此，預期該AlGaN/GaN HEMT可作為一高效率開關元件及一用於電動車輛等高耐受電壓電動裝置。
專利文獻1：日本公開專利第2011-210750號公報
近年來，為了可在使用一氮化物半導體之一半導體裝置中實施一較高電流操作，已有積極研究將多數離子植入在例如一汲極電極之一歐姆電極下方的一氮化物半導體層以減少該氮化物半導體層與該歐姆電極之一接觸電阻的一技術。亦已有研究藉由增加一氮化物半導體之一AlGaN層之一Al組成比率改善一操作電流的一技術。
但是，在兩技術中，電流密度集中在該歐姆電極之一電極端是無法避免的。這電流密度之集中與由於在未來需要之高電流操作時電流集中在該電極端，該歐姆電極會崩潰之問題有關。
概要
本實施例係考慮上述問題作成，且該等實施例之目的在於提供一種可藉由減少一電極之電流密度實施一高電流操作之高信賴性及高耐受電壓化合物半導體裝置，及其製造方法。
依據一形態之一種化合物半導體裝置包括：一化合物半導體層；一對電極，係形成在該化合物半導體層之一上側；及一高電阻層，係設置在該對電極中至少一電極 之一下部份中且電阻值比該等電極高。
依據一形態之一種製造化合物半導體裝置之方法包括：形成一化合物半導體層；及在該化合物半導體層之一上側形成一對電極，其中電阻值比該等電極高之一高電阻層係形成在該對電極中至少一電極之一下部份中。
1‧‧‧SiC基材
2‧‧‧化合物半導體堆疊結構
2a‧‧‧緩衝層
2b‧‧‧電子輸送層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧蓋層
3‧‧‧氮化矽膜
3a,3b‧‧‧電極凹部
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧Al-Si-N層
7‧‧‧保護絕緣膜
7a‧‧‧電極凹部
8‧‧‧閘極電極
11‧‧‧Al-Si-N層
12,12a,12b‧‧‧Al-Si層
13‧‧‧源極電極
14‧‧‧汲極電極
15‧‧‧保護絕緣膜
15a‧‧‧電極凹部
16‧‧‧閘極電極
17,17a,17b‧‧‧Al-N層
21‧‧‧一次側電路
22‧‧‧二次側電路
23‧‧‧變壓器
24‧‧‧AC電源
25‧‧‧橋式整流電路
26a,26b,26c,26d,26e‧‧‧開關元件
27a,27b,27c‧‧‧開關元件
31‧‧‧數位預失真電路
32a,32b‧‧‧混合器
33‧‧‧功率放大器
101‧‧‧保護絕緣膜
102‧‧‧源極電極
103‧‧‧汲極電極
104‧‧‧閘極電極
圖1A至圖1C係示意橫截面圖，依步驟之順序顯示製造依據一第一實施例之一AlGaN/GaN HEMT之一方法。
圖2A至圖2C係示意橫截面圖，在圖1A至圖1C後，依步驟之順序顯示製造依據第一實施例之AlGaN/GaN HEMT之方法。
圖3A至圖3C係示意橫截面圖，在圖2A至圖2C後，依步驟之順序顯示製造依據第一實施例之AlGaN/GaN HEMT之方法。
圖4A與圖4B係示意橫截面圖，顯示依據一比較例之一AlGaN/GaN HEMT。
圖5是一特性圖，顯示當關於該比較例之AlGaN/GaN HEMT，以一源極電極為例，研究電流密度之分布時之結果。
圖6A與圖6B是特性圖，顯示當關於第一實施例之AlGaN/GaN HEMT，依據與該比較例之比較，以一源極電極為例，研究一Al含量比率之分布及電流密度之分布時之結果。
圖7A至圖7C係示意橫截面圖，顯示製造依據一第二實 施例之一AlGaN/GaN HEMT之一方法。
圖8A至圖8C係示意橫截面圖，在圖7A至圖7C後，顯示製造依據第二實施例之AlGaN/GaN HEMT之方法的主要步驟。
圖9A與圖9B是特性圖，顯示當依據關於依據第二實施例之AlGaN/GaN HEMT，與該比較例之比較，以一源極電極為例，研究一Al含量比率之分布及電流密度之分布時之結果。
圖10A至圖10C係示意橫截面圖，顯示製造依據一第三實施例之一AlGaN/GaN HEMT之一方法。
圖11A至圖11C係示意橫截面圖，在圖10A至圖10C後，顯示製造依據第三實施例之AlGaN/GaN HEMT之方法的主要步驟。
圖12A至圖12C係示意橫截面圖，顯示製造依據一第四實施例之AlGaN/GaN HEMT之一方法的主要步驟。
圖13A至圖13C係示意橫截面圖，在圖12A至圖12C後，顯示製造依據第四實施例之AlGaN/GaN HEMT之方法的主要步驟。
圖14是一連接圖，顯示依據一第四實施例之一電源供應電路之一示意結構。
圖15是一連接圖，顯示依據一第五實施例之一高功率放大器之一示意結構。
實施例之說明
(第一實施例)
在這實施例中，揭露一氮化物半導體之一AlGaN/GaN HEMT作為一化合物半導體裝置。
圖1A至圖3C係示意橫截面圖，依步驟之順序顯示製造依據第一實施例之AlGaN/GaN HEMT之一方法。
首先，如圖1A所示，在，例如，作為一成長基材之一SiC基材1上，形成一化合物半導體堆疊結構2。可使用一Si基材、一藍寶石基材、一GaAs基材、一GaN基材等取代該SiC基材，作為該成長基材。該基材之導電性可為半絕緣或導電。
該化合物半導體堆疊結構2包括一緩衝層2a、一電子輸送層2b、一中間層2c、一電子供應層2d及一蓋層2e。
在該電子輸送層2b與該電子供應層2d(精確來說是該中間層2c)之界面附近產生一輸送電子之二維電子氣體(2DEG)。這2DEG係依據在該電子輸送層2b之一化合物半導體(在此為GaN)與該電子供應層2d之一化合物半導體(在此為AlGaN)之間之晶格常數差產生。
更詳而言之，在該SiC基材1上，藉由，例如，一MOVPE(金屬有機汽相磊晶)法成長以下化合物半導體。可使用一MBE(分子束磊晶)法等取代該MOVPE法。
在該SiC基材1上，依序成長具有一大約100nm厚度之AlN，具有一大約3μm厚度之i(刻意未摻雜)-GaN，具有一大約5nm厚度之i-AlGaN，具有一大約30nm厚度且其Al組成係，例如，大約20%之n-AlGaN，及具有一大約10nm 之厚度之n-GaN。因此，形成該緩衝層2a、該電子輸送層2b、該中間層2c、該電子供應層2d及該蓋層2e。可使用AlGaN層取代AlN或藉由低溫成長法成長GaN，作為該緩衝層2a。
作為AlN之成長條件，使用三甲基鋁(TMA)氣體 及氨(NH3)氣體之混合氣體作為源氣體。作為GaN之成長條件，使用三甲基鎵(TMG)氣體及NH3氣體之混合氣體作為源氣體。作為AlGaN之成長條件，使用TMA氣體、TMG氣體及NH3氣體之混合氣體作為源氣體。依據欲成長之該等化合物半導體層，適當地設定是否供應作為一Al源之TMA氣體及作為一Ga源之TMG氣體及其流速。作為一共用源之氨氣之一流速係設定為大約100ccm至大約10LM。此外，成長壓力係設定為大約50Torr至大約300Torr，且成長溫度係設定為大約1000℃至大約1200℃。
為了成長該電子供應層2d之n-AlGaN及該蓋層 2e之n-GaN，以一預定流速添加例如，含有Si作為一n型雜質之SiH4氣體至該源氣體，因此以Si摻雜AlGaN及GaN。Si之摻雜濃度係設定為大約1×1018/cm3至大約1×1020/cm3，例如，設定為大約5×1018/cm3。
接著，形成元件隔離結構。
更詳而言之，將例如，氬(Ar)注入在該化合物半導體堆疊結構2之元件隔離區域。因此，在該化合物半導體堆疊結構2之至少該電子輸送層2b中形成該等元件隔離結構。該等元件隔離結構在該化合物半導體堆疊結構2上劃分一作用區域。
此外，該元件隔離亦可使用，例如，一STI(淺槽隔離)法取代上述注入法。此時，使用，例如，以氯為主之蝕刻氣體乾式蝕刻該化合物半導體堆疊結構2。
接著，形成一氮化矽膜3，如圖1B所示。
更詳而言之，藉由一電漿CVD法、一濺鍍法等在該化合物半導體堆疊結構2上沈積具有一大約10nm至大約5000nm，例如，大約100nm之厚度的一氮化矽(SiN)。因此，形成氮化矽膜3。該氮化矽膜3係形成為使得其SiN組成之Si含量比Si3N4之Si含量高。因此，該氮化矽膜3之Si之擴散係藉由後述熱處理促進。具體而言，該氮化矽膜3係形成為Si3+xN4-x使得0≦x≦1之條件被滿足。為了以該富含Si狀態形成該氮化矽膜3，例如，使在形成膜時使用之源氣體之SiH4/NH3之比率等於或大於1作為一膜形成條件。
接著，如圖1C所示，在該氮化矽膜3中形成用於一源極電極及一汲極電極之電極凹部3a、3b。
更詳而言之，先在該氮化矽膜3之一表面上施加一抗蝕層。藉微影術處理該抗蝕層，藉此在該抗蝕層中形成多數開口，且該等開口暴露對應於在該氮化矽膜3之表面中，欲成該源極電極之一區域及欲形成該源極電極之一區域。因此，形成具有該等開口之一抗蝕遮罩。
使用這抗蝕遮罩，乾式蝕刻以移除該氮化矽膜3之該等預定電極形成位置直到暴露該蓋層2e之一表面為止。因此，在該氮化矽膜3中形成暴露欲在該蓋層2e之表面中形成該源極電極之區域的電極凹部3a及暴露欲在該蓋層 2e之表面中形成該汲極電極之區域的電極凹部3b。就該乾式蝕刻而言，例如，使用譬如SF6作為一以氟為主之蝕刻氣體。這乾式蝕刻必須對該電子供應層2d產生儘可能小之蝕刻破壞，且使用該以氟為主之蝕刻氣體只對該電子供應層2d產生一小破壞。
藉由使用氧電漿拋光或藉由使用一化學溶液濕潤移除該抗蝕遮罩。
接著，如圖2A所示，形成該源極電極4及該汲極電極5。
更詳而言之，在該氮化矽膜3之表面上施加一抗蝕層，且藉由微影術處理該抗蝕層且在該抗蝕層中形成暴露該等電極凹部3a、3b之開口。因此，形成一具有該等開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露該等電極凹部3a、3b之開口內側之該抗蝕遮罩上沈積一含Al之導電材料，例如，Ti/Al作為一電極材料。Ti之厚度係大約30nm且Al厚度係大約200nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ti/Al。因此，形成其電極材料填充該等電極凹部3a、3b之該源極電極4及該汲極電極5部份。在該源極電極4及該汲極電極5中，其互相相向之側表面的部份與該氮化矽膜3接觸。
接著，如圖2B所示，建立該源極電極4及該汲極電極5之一歐姆特性且形成多數Al-Si-N層6。
更詳而言之，在一大約400℃至900℃，例如大約 580℃之溫度，在一例如氮環境中熱處理該SiC基材1。因此該源極電極4及該汲極電極5之Ti/Al與該蓋層2e歐姆接觸，因此建立該歐姆特性。在此同時，該熱處理使該源極電極4與該汲極電極5之Al及該氮化矽膜3之Si與N在該源極電極4及該汲極電極5與該氮化矽膜3接觸的部份中互相擴散。因此，含有一Al-Si-N化合物之Al-Si-N層6係由該源極電極4及該汲極電極5之下部份向上形成到該氮化矽膜3之部份。
在該源極電極4及該汲極電極5之下部份中，各Al-Si-N層6之Al含量比率由等於或大於80%，在此為100%由其端部向與該氮化矽膜3之界面附近逐漸減少。該等Al-Si-N層6係電阻比該源極電極4及該汲極電極5高之高電阻層。包含在該等Al-Si-N層6中之Al-Si-N化合物，假設它是一Alx-Siy-Nz化合物，則係一滿足x+y+z=1及0<x<1且進一步滿足0<y<1及0<z<1之化合物。
接著，如圖2C所示，只在該源極電極4及該汲極電極5之下部份中留下該等Al-Si-N層6。
更詳而言之，在該氮化矽膜3之表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此形成一開口，且該開口暴露在該源極電極4與該汲極電極5之間的一區域。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由乾式蝕刻移除該氮化矽膜3及存在該源極電極4與該汲極電極5之間之區域上的該等Al-Si-N層6之部份直到暴露該蓋層2e之表面為止。該等Al-Si-N層6之這些部份係因為Al-Si-N橫越該源極電極4及 該汲極電極5之相向側表面產生而形成之不需要部份。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。由於這蝕刻，移除該氮化矽膜3且只在該源極電極4及該汲極電極5之下部份中留下該等Al-Si-N層6。該等剩餘Al-Si-N層6係各局部地設置在較靠近在相關下部份中之另一電極(就該源極電極4而言為該源極電極5，且就該汲極電極5而言為該源極電極4)的一電極端。
在各Al-Si-N層6與該化合物半導體堆疊結構2之間的一接觸面積係，例如，在該源極電極4(汲極電極5)與該化合物半導體堆疊結構2之間之一接觸面積的大約1/100。在該源極電極4及該汲極電極5與該化合物半導體堆疊結構2直接接觸之部份中，一接觸電阻(ρc)係大約10-6Ω．cm2且在該等Al-Si-N層6與這表面接觸之部份中，該接觸電阻係大約10-6Ω．cm2至大約10-1Ω．cm2。
此外，該Al-Si-N層可只留在該源極電極4及該汲極電極5中之一電極，例如，該汲極電極5之下部份中。在這情形下，例如，用於該源極電極4之電極凹部係形成為比在圖1C之步驟中之氮化矽膜3之電極凹部3b寬，且該源極電極4係形成為與在圖2A中之氮化矽膜3分開。在圖2B之後續步驟中，只在該汲極電極5側形成該Al-Si-N層6。
接著，如圖3A所示，在該源極電極4與該汲極電極5之間之區域上形成一保護絕緣膜7。
更詳而言之，在該化合物半導體堆疊結構2之表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此形成 在暴露該源極電極4與該汲極電極5之間之區域的一開口。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由一電漿CVD法、一濺鍍法等沈積具有一大約10nm至大約5000nm，例如，大約100nm之厚度的一氮化矽(SiN)。藉由一剝離法移除該抗蝕遮罩及沈積在其上之SiN。因此，在該化合物半導體堆疊結構2上在該源極電極4與該汲極電極5之間之區域上形成該保護絕緣膜7。
使用SiN作為一覆蓋該化合物半導體堆疊結構2之鈍化膜可減少一電流崩潰。
接著，如圖3B所示，在該保護絕緣膜7中形成用於一閘極電極之一電極凹部7a。
更詳而言之，先在該保護絕緣膜7之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一開口，且該開口暴露對應於欲在該保護絕緣膜7之表面中形成該閘極電極之一區域的一部份。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，乾式蝕刻以移除欲在該保護絕緣膜7中形成該閘極電極之區域直到暴露該蓋層2e之表面為止。因此，在該保護絕緣膜7中形成暴露欲在該蓋層2e之表面中形成該閘極電極之區域的該電極凹部7a。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。
藉由使用氧電漿拋光或藉由使用一化學溶液濕潤移除該抗蝕遮罩。
接著，形成該閘極電極8，如圖3C所示。
更詳而言之，先在該保護絕緣膜7之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一暴露該電極凹部7a之開口。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露該保護絕緣膜7之電極凹部7a之開口內側之該抗蝕遮罩上沈積，例如，Ni/Au作為一電極材料。Ni之厚度係大約30nm且Au厚度係大約400nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ni/Au。因此，形成在其下部中之電極材料填充該電極凹部7a內側之該閘極電極8部份。
然後，透過例如形成一層間絕緣膜，形成與該源極電極4、該汲極電極5及該閘極電極8連接之配線，形成一上保護膜，及形成一暴露於最上方表面之連接電極的各種程序，形成依據這實施例之AlGaN/GaN HEMT。
在此，將說明這實施例之一比較例。
該比較例之一AlGaN/GaN HEMT具有類似於如圖4A所示之實施例的一SiC基材1及一化合物半導體堆疊結構2。在該化合物半導體堆疊結構2上形成一源極電極102、一汲極電極103及一閘極電極104，且形成一覆蓋該化合物半導體堆疊結構2之SiN的保護絕緣膜101。
在該比較例之AlGaN/GaN HEMT中，2DEG之電子由該源極電極102向該汲極電極103移動至該電子輸送層2b。在這情形下，如圖4B所示，一電流由該汲極電極103 流向該源極電極102，且該源極電極102之一端部及該汲極電極103之一端部在電流密度集中之位置。
關於該比較例之AlGaN/GaN HEMT，以該源極電 極為例，研究電流密度之分布。結果顯示在圖5中。在圖5中，一X軸係界定成平行於在該源極電極102之一Al部份中之一水平表面，如圖4B中之箭號X所示，且顯示對應於一位置X之電流密度。該電流密度由該源極電極102之一左端向該源極電極102之一右端增加，且確認該源極電極102之右端係該電流密度集中之一位置。
關於依據這實施例之AlGaN/GaN HEMT，依據與 圖4A中之比較例之比較，以該源極電極為例，研究一Al含量比率之分布。結果顯示在圖6A中。在圖6A中，一X軸係界定成平行於在該源極電極之一Al部份中之一水平表面且如圖5地顯示對應於一位置X之一Al含量比率。在該比較例中，在整個源極電極中該Al含量比率係均一地大約100%。 另一方面，在這實施例中，在沒有該Al-Si-N層之該源極電極的一部份中，該Al含量比率係均一地大約100%。在該Al-Si-N層中，該Al含量比率由大約100%向與該氮化矽膜3之界面附近逐漸地減少。
關於依據這實施例之AlGaN/GaN HEMT，依據與 圖4A中之比較例之比較，以該源極電極為例，研究電流密度之分布。結果顯示在圖6B中。在圖6B中，一X軸係界定成平行於在該源極電極之Al部份中之水平表面且如圖5地顯示對應於該位置X之電流密度。在該比較例中，該電流密 度由該源極電極之左端向右端增加，且該源極電極之一端部係該電流密度集中之一位置。另一方面，在這實施例中，該電流密度由該源極電極之左端向右端增加，但是它在電阻比該源極電極高之Al-Si-N層之一位置大幅減少，且再增加。由於該電流密度在該Al-Si-N層之位置減少，故與該比較例比較，該電流密度在該源極電極之右端相當低。因此，在這實施例中，在該源極電極(及該汲極電極)之一端部之電流密度減少。
如上所述，依據這實施例，可實現一種可藉由減少該源極電極4及該汲極電極5之電流密度實施一高電流操作之高信賴性及高耐受電壓AlGaN/GaN HEMT。
(第二實施例)
在這實施例中，如在第一實施例中地揭露一AlGaN/GaN HEMT之一結構及一製造方法，但是一Al-Si-N層之形態與第一實施例者不同。請注意與第一實施例者相同之組成構件等將以相同符號表示且將省略其詳細說明。
圖7A至圖7C及圖8A至圖8C係示意橫截面圖，顯示製造依據第二實施例之AlGaN/GaN HEMT之方法的主要步驟。
在這實施例中，先如在第一實施例中地實施圖1A至圖2A之步驟。此時，形成一源極電極4及一汲極電極5使得它們互相面對之側表面之部份與一氮化矽膜3接觸。此時之一狀態係顯示在圖7A中。
接著，如圖7B所示，建立該源極電極4及該汲極 電極5之一歐姆特性且形成多數Al-Si-N層6。
更詳而言之，在比在第一實施例中用以形成該等 Al-Si-N層6之溫度高之一大約900℃至1200℃，例如大約900℃之溫度，在一例如氮環境中熱處理一SiC基材1。因此該源極電極4及該汲極電極5之Ti/Al與一電子供應層2d歐姆接觸，因此建立該歐姆特性。在此同時，該熱處理使該源極電極4與該汲極電極5之Al及該氮化矽膜3之Si與N在該源極電極4及該汲極電極5與該氮化矽膜3接觸的部份中互相擴散。因此，含有一Al-Si-N化合物之Al-Si-N層11係由該源極電極4及該汲極電極5之下部份向上形成到該氮化矽膜3之部份。在這實施例中，由於該熱處理之溫度比在第一實施例中之熱處理溫度高，故在該等Al-Si-N層11中之Al、Si、N之相互擴散之分布比在第一實施例之Al-Si-N層6中者寬。
在該源極電極4及該汲極電極5之下部份中，各 Al-Si-N層6之一Al含量比率由等於或大於80%，在此為100%由其端部向與該氮化矽膜3之界面附近逐漸減少。該等Al-Si-N層11係電阻比該源極電極4及該汲極電極5高之高電阻層。包含在該等Al-Si-N層11中之Al-Si-N化合物，假設它是一Alx-Siy-Nz化合物，則係一滿足x+y+z=1及0<x<1且進一步滿足0<y<1及0<z<1之化合物。
接著，如圖7C所示，只在該源極電極4及該汲極電極5之下部份中留下該等Al-Si-N層11。
更詳而言之，在該氮化矽膜3之表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此形成一開口，且該 開口暴露在該源極電極4與該汲極電極5之間的一區域。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由乾式蝕刻移除該氮化矽膜3及存在該源極電極4與該汲極電極5之間之區域上的該等Al-Si-N層11之部份直到暴露一蓋層2e之一表面為止。該等Al-Si-N層11之這些部份係因為Al-Si-N橫越該源極電極4及該汲極電極5之相向側表面產生而形成之不需要部份。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。由於這蝕刻，移除該氮化矽膜3且只在該源極電極4及該汲極電極5之下部份中留下該等Al-Si-N層11。該等剩餘Al-Si-N層11係各局部地設置在較靠近在相關下部份中之另一電極(就該源極電極4而言為該源極電極5，且就該汲極電極5而言為該源極電極4)的一電極端。
在各Al-Si-N層11與一化合物半導體堆疊結構2之間的一接觸面積係，例如，在該源極電極4(汲極電極5)與該化合物半導體堆疊結構2之間之一接觸面積的大約1/100。在該源極電極4及該汲極電極5與該化合物半導體堆疊結構2直接接觸之部份中，一接觸電阻(ρc)係大約10-6Ω．cm2且在該等Al-Si-N層11與這表面接觸之部份中，該接觸電阻係大約10-6Ω．cm2至大約10-1Ω．cm2。
此外，該Al-Si-N層可只留在該源極電極4及該汲極電極5中之一電極，例如，該汲極電極5之下部份中。在這情形下，例如，用於該源極電極4之電極凹部係形成為比在圖1C之步驟中之氮化矽膜3之電極凹部3b寬，且該源極電 極4係形成為與在圖2A中之氮化矽膜3分開。在圖7B之後續步驟中，只在該汲極電極5側形成該Al-Si-N層11。
接著，如圖8A所示，在該源極電極4與該汲極電極5之間之區域上形成一保護絕緣膜7。
更詳而言之，在該化合物半導體堆疊結構2之表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此形成在暴露該源極電極4與該汲極電極5之間之區域的一開口。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由一電漿CVD法、一濺鍍法等沈積具有一大約10nm至大約5000nm，例如，大約100nm之厚度的SiN。藉由一剝離法移除該抗蝕遮罩及沈積在其上之SiN。因此，在該化合物半導體堆疊結構2上在該源極電極4與該汲極電極5之間之區域上形成該保護絕緣膜7。
接著，如圖8B所示，在該保護絕緣膜7中形成用於一閘極電極之一電極凹部7a。
更詳而言之，先在該保護絕緣膜7之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一開口，且該開口暴露對應於欲在該保護絕緣膜7之表面中形成該閘極電極之一區域的一部份。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，乾式蝕刻以移除欲在該保護絕緣膜7中形成該閘極電極之區域直到暴露該蓋層2e之表面為止。因此，在該保護絕緣膜7中形成暴露欲在該蓋層 2e之表面中形成該閘極電極之區域的該電極凹部7a。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。
藉由使用氧電漿拋光或藉由使用一化學溶液濕潤移除該抗蝕遮罩。
接著，形成該閘極電極8，如圖8C所示。
更詳而言之，先在該保護絕緣膜7之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一暴露該電極凹部7a之開口。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露該保護絕緣膜7之電極凹部7a之開口內側之該抗蝕遮罩上沈積，例如，Ni/Au作為一電極材料。Ni之厚度係大約30nm且Au厚度係大約400nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ni/Au。因此，形成在其下部中之電極材料填充該電極凹部7a內側之該閘極電極8部份。
然後，透過例如形成一層間絕緣膜，形成與該源極電極4、該汲極電極5及該閘極電極8連接之配線，形成一上保護膜，及形成一暴露於最上方表面之連接電極的各種程序，形成依據這實施例之AlGaN/GaN HEMT。
關於依據這實施例之AlGaN/GaN HEMT，依據與圖4A中之比較例之比較，以該源極電極為例，研究一Al含量比率之分布。結果顯示在圖9A中。在圖9A中，一X軸係界定成平行於在該源極電極之一Al部份中之一水平表面且如圖5地顯示對應於一位置X之一Al含量比率。在該比較例 中，在整個源極電極中該Al含量比率係均一地大約100%。另一方面，在這實施例中，該Al含量比率由大約100%由該源極電極之一左端向與該源極電極之右端逐漸地減少。
關於依據這實施例之AlGaN/GaN HEMT，依據與圖4A中之比較例之比較，以該源極電極為例，研究電流密度之分布。結果顯示在圖9B中。在圖9B中，一X軸係界定成平行於在該源極電極之Al部份中之水平表面且如圖5地顯示對應於該位置X之電流密度。在該比較例中，該電流密度由該源極電極之左端向右端增加，且該源極電極之一端部係該電流密度集中之一位置。另一方面，在這實施例中，該電流密度由該源極電極之左端向右端增加，但是它在電阻比該源極電極高之Al-Si-N層之一位置大幅減少，且再增加。由於該電流密度在該Al-Si-N層之位置減少，故與該比較例比較，該電流密度在該源極電極之右端相當低。因此，在這實施例中，在該源極電極(及該汲極電極)之一端部之電流密度減少。
如上所述，依據這實施例，可實現一種可藉由減少該源極電極4及該汲極電極5之電流密度實施一高電流操作之高信賴性及高耐受電壓AlGaN/GaN HEMT。
(第三實施例)
在這實施例中，如在第一實施例中地揭露一AlGaN/GaN HEMT之一結構及一製造方法，但是一高電阻層之形態與第一實施例者不同。請注意與第一實施例者相同之組成構件等將以相同符號表示且將省略其詳細說明。
圖10A至圖10C及圖11A至圖11C係示意橫截面圖，顯示製造依據第三實施例之AlGaN/GaN HEMT之方法的主要步驟。
在這實施例中，先如在第一實施例中地實施圖1A之步驟。此時，在一SiC基材1上形成一化合物半導體堆疊結構2，且該化合物半導體堆疊結構2具有一緩衝層2a、一電子輸送層2b、一中間層2c、一電子供應層2d及一蓋層2e。此時之一狀態係顯示在圖10A中。
接著，形成一Al-Si層12，如圖10B所示。
更詳而言之，藉由一濺鍍法等在該化合物半導體堆疊結構2上沈積具有一大約1nm至大約100nm之厚度，例如，一大約2nm之厚度的矽化鋁(Al-Si)。因此，形成該Al-Si層12。
該Al-Si層12係電阻值比稍後將說明之一源極電極及一汲極電極高之一高電阻層。包含在該Al-Si層12中之一Al-Si化合物，假設它是一Alx-Siy-Nz化合物，則係一滿足x+y+z=1及0<x<1且進一步滿足0<y<1及z=0之化合物。
接著，處理該Al-Si層12，如圖10C所示。
更詳而言之，先在該Al-Si層12之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此形成一抗蝕遮罩，且該抗蝕遮罩覆蓋對應於欲形成該源極電極之一區域內側及欲形成該汲極電極之一區域內側的該Al-Si層12之多數部份。
藉由使用這抗蝕遮罩，除了在該等預定電極形成 區域中之部份以外，乾式蝕刻以移除之Al-Si層12直到暴露該蓋層2e之一表面為止。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。因此，該Al-Si層12留在該蓋層2e上欲形成該源極電極之區域及欲形成該源極電極之區域內。留在欲形成該源極電極之區域中之Al-Si層12稱為一Al-Si層12a，且留在欲形成該汲極電極之區域中之Al-Si層12稱為一Al-Si層12b。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩。
接著，形成該源極電極13及該汲極電極14，如圖11A所示。
更詳而言之，在該化合物半導體堆疊結構2之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此且在該抗蝕層中形成暴露包括該等Al-Si層12a、12b之區域的開口。因此，形成一具有該等開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露包括該等Al-Si層12a、12b之區域之開口內側的該抗蝕遮罩上沈積一含Al之導電材料，例如，Ti/Al作為一電極材料。Ti之厚度係大約30nm且Al厚度係大約200nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ti/Al。因此，在該化合物半導體堆疊結構2上形成在其下部份包括該Al-Si層12a之源極電極13及在其下部份包括該Al-Si層12b之汲極電極14。在該源極電極13及該汲極電極14中，該等Al-Si層12a、12b係局部地設置在各個電極端中使 得該等Al-Si層12a、12b由該源極電極13及該汲極電極14之互相相向之側表面暴露。該等Al-Si層12a、12b係電阻值比該源極電極13及該汲極電極14高之高電阻層。
接著，在一大約400℃至1000℃，例如大約550℃ 之溫度，在一例如氮環境中熱處理該SiC基材1。因此該源極電極13及該汲極電極14之Ti/Al與該蓋層2e歐姆接觸，因此建立一歐姆特性。
接著，如圖11B所示，在該源極電極13與該汲極電極14之間之一區域上形成一保護絕緣膜15。
更詳而言之，藉由一電漿CVD法、一濺鍍法等在該化合物半導體堆疊結構2上沈積具有一大約10nm至大約5000nm，例如，大約100nm之厚度的SiN。藉由微影術、乾式蝕刻等移除沈積在該源極電極13及該汲極電極14上之SiN。藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除用於該微影術之一抗蝕遮罩。因此，在該化合物半導體堆疊結構2上，在該源極電極13與該汲極電極14之間之區域上形成該保護絕緣膜15。
接著，形成該閘極電極16，如圖11C所示。
更詳而言之，先在該保護絕緣膜15之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一開口，且該開口暴露對應於欲形成該閘極電極之一區域的該保護絕緣膜15之表面的一部份。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，乾式蝕刻以移除欲在該保 護絕緣膜15中形成該閘極電極之區域直到暴露該蓋層2e之表面為止。因此，在該保護絕緣膜15中形成暴露欲在該蓋層2e之表面中形成該閘極電極之區域的一電極凹部15a。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩。
接著，在該保護絕緣膜15上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一暴露該電極凹部15a之開口。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露該保護絕緣膜15之電極凹部15a之開口內側之該抗蝕遮罩上沈積，例如，Ni/Au作為一電極材料。Ni之厚度係大約30nm且Au厚度係大約400nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ni/Au。因此，形成在其下部中之電極材料填充該電極凹部15a內側之該閘極電極16部份。
然後，透過例如形成一層間絕緣膜，形成與該源極電極13、該汲極電極14及該閘極電極16連接之配線，形成一上保護膜，及形成一暴露於最上方表面之連接電極的各種程序，形成依據這實施例之AlGaN/GaN HEMT。
如上所述，依據這實施例，可實現一種可藉由減少該源極電極13及該汲極電極14之電流密度實施一高電流操作之高信賴性及高耐受電壓AlGaN/GaN HEMT。
(第四實施例)
在這實施例中，如在第一實施例中地揭露一AlGaN/GaN HEMT之一結構及一製造方法，但是一高電阻層之形態與第一實施例者不同。請注意與第一實施例者相同之組成構件等將以相同符號表示且將省略其詳細說明。
圖12A至圖12C及圖13A至圖13C係示意橫截面圖，顯示製造依據第四實施例之AlGaN/GaN HEMT之方法的主要步驟。
在這實施例中，先如在第一實施例中地實施圖1A之步驟。此時，在一SiC基材1上形成一化合物半導體堆疊結構2，且該化合物半導體堆疊結構2具有一緩衝層2a、一電子輸送層2b、一中間層2c、一電子供應層2d及一蓋層2e。此時之一狀態係顯示在圖12A中。
接著，如圖12B所示，形成一Al-N層17。
更詳而言之，藉由一濺鍍法等在該化合物半導體堆疊結構2上沈積具有一大約1nm至大約100nm之厚度，例如，一大約3nm之厚度的氮化鋁(Al-N)。因此，形成該Al-N層17。
該Al-N層17係電阻值比稍後將說明之一源極電極及一汲極電極高之一高電阻層。包含在該Al-N層17中之一Al-N化合物，假設它是一Alx-Siy-Nz化合物，則係一滿足x+y+z=1及0<x<1且進一步滿足y=0及0<z<1之化合物。
接著，處理該Al-N層17，如圖12C所示。
更詳而言之，先在該Al-N層17之一表面上施加一 抗蝕層。藉由微影術處理該抗蝕層，藉此形成一抗蝕遮罩，且該抗蝕遮罩覆蓋對應於欲形成該源極電極之一區域內側及欲形成該汲極電極之一區域內側的該Al-N層17之多數部份。
藉由使用這抗蝕遮罩，除了在該等預定電極形成區域中之部份以外，乾式蝕刻以移除之Al-N層17直到暴露該蓋層2e之一表面為止。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。因此，該Al-N層17留在該蓋層2e上欲形成該源極電極之區域及欲形成該源極電極之區域內。留在欲形成該源極電極之區域中之Al-N層17稱為一Al-N層17a，且留在欲形成該汲極電極之區域中之Al-N層17稱為一Al-N層17b。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩。
接著，形成該源極電極13及該汲極電極14，如圖13A所示。
更詳而言之，在該化合物半導體堆疊結構2之一表面上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此且在該抗蝕層中形成暴露包括該等Al-N層17a、17b之區域的開口。因此，形成一具有該等開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露包括該等Al-N層17a、17b之區域之開口內側的該抗蝕遮罩上沈積一含Al之導電材料，例如，Ti/Al作為一電極材料。Ti之厚度係大約30nm且Al厚度係大約 200nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ti/Al。因此，在該化合物半導體堆疊結構2上形成在其下部份包括該Al-N層17a之源極電極13及在其下部份包括該Al-N層17b之汲極電極14。在該源極電極13及該汲極電極14中，該等Al-N層17a、17b係局部地設置在各個電極端中使得該等Al-N層17a、17b由該源極電極13及該汲極電極14之互相相向之側表面暴露。該等Al-N層17a、17b係電阻值比該源極電極13及該汲極電極14高之高電阻層。
接著，在一大約400℃至1000℃，例如大約550℃ 之溫度，在一例如氮環境中熱處理該SiC基材1。因此該源極電極13及該汲極電極14之Ti/Al與該蓋層2e歐姆接觸，因此建立一歐姆特性。
接著，如圖13B所示，在該源極電極13與該汲極電極14之間之一區域上形成一保護絕緣膜15。
更詳而言之，藉由一電漿CVD法、一濺鍍法等在該化合物半導體堆疊結構2上沈積具有一大約10nm至大約5000nm，例如，大約100nm之厚度的SiN。藉由微影術、乾式蝕刻等移除沈積在該源極電極13及該汲極電極14上之SiN。藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除用於該微影術之一抗蝕遮罩。因此，在該化合物半導體堆疊結構2上，在該源極電極13與該汲極電極14之間之區域上形成該保護絕緣膜15。
接著，形成該閘極電極16，如圖13C所示。
更詳而言之，先在該保護絕緣膜15之一表面上施 加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一開口，且該開口暴露對應於欲形成該閘極電極之一區域的該保護絕緣膜15之表面的一部份。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，乾式蝕刻以移除欲在該保護絕緣膜15中形成該閘極電極之區域直到暴露該蓋層2e之表面為止。因此，在該保護絕緣膜15中形成暴露欲在該蓋層2e之表面中形成該閘極電極之區域的一電極凹部15a。就該乾式蝕刻而言，例如，使用以氟為主之蝕刻氣體，譬如SF6。
藉由使用氧電漿拋光或藉由使用一預定化學溶液濕潤移除該抗蝕遮罩。
接著，在該保護絕緣膜15上施加一抗蝕層。藉由微影術處理該抗蝕層，藉此在該抗蝕層中形成一暴露該電極凹部15a之開口。因此，形成一具有該開口之抗蝕遮罩。
藉由使用這抗蝕遮罩，藉由，例如，一蒸氣沈積法在包括暴露該保護絕緣膜15之電極凹部15a之開口內側之該抗蝕遮罩上沈積，例如，Ni/Au作為一電極材料。Ni之厚度係大約30nm且Au厚度係大約400nm。藉由一剝離法，移除該抗蝕遮罩及沈積在其上之Ni/Au。因此，形成在其下部中之電極材料填充該電極凹部15a內側之該閘極電極16部份。
然後，透過例如形成一層間絕緣膜，形成與該源極電極13、該汲極電極14及該閘極電極16連接之配線，形 成一上保護膜，及形成一暴露於最上方表面之連接電極的各種程序，形成依據這實施例之AlGaN/GaN HEMT。
如上所述，依據這實施例，可實現一種可藉由減少該源極電極13及該汲極電極14之電流密度實施一高電流操作之高信賴性及高耐受電壓AlGaN/GaN HEMT。
(第五實施例)
這實施例揭露應用選自於第一至第四實施例之一種AlGaN/GaN HEMT之一電源供應電路。
圖14係一連接圖，顯示依據第五實施例之一電源供應電路之示意結構。
依據這實施例之電源供應裝置包括一高電壓一次側電路21，一低電壓二次側電路22，及一設置在該高電壓一次側電路21與該低電壓二次側電路22之間的變壓器23。
該一次側電路21包括一AC電源24，一所謂橋式整流電路25，及多數(在此為四個)開關元件26a、26b、26c與26d。此外，該橋式整流電路25具有一開關元件26e。
該二次側電路22包括多數(在此為三個)開關元件27a、27b、27c。
在這實施例中，該一次側電路21之各開關元件26a、26b、26c、26d、26e係選自於依據第一至第四實施例之各種AlGaN/GaN HEMT。另一方面，該二次側電路22中之各開關元件27a、27b與27c係一使用矽之一般MIS FET。
在這實施例中，一種可藉由減少一源極電極及 一汲極電極之電流密度實施一高電流操作之高信賴性及高耐受電壓AlGaN/GaN HEMT係應用於一電源供應電路。因此，可實現一高信賴性及高功率電源供應電路。
(第六實施例)
這實施例揭露應用選自於第一至第四實施例之一種AlGaN/GaN HEMT之一高頻放大器。
圖15係一連接圖，顯示依據高功率放大器之示意結構。
依據這實施例之高頻放大單元包括一數位預失真電路31，混合器32a、32b，及一功率放大器33。
該數位預失真電路31補償一輸入信號之非直線失真。該等混合器32a混合其非直線失真被補償之該輸入信號與一AC信號。該功率放大器33放大與該AC信號混合之該輸入信號，且具有選自於依據第一至第四實施例之一種AlGaN/GaN HEMT。在圖15中，藉由，例如，改變該等開關，一輸出側信號可藉由該混合器32b與該AC信號混合，且得到之混合信號可送出至該數位預失真電路31。
在這實施例中，一種可藉由減少一源極電極及一汲極電極之電流密度實施一高電流操作之高信賴性及高耐受電壓AlGaN/GaN HEMT係應用於該高功率放大器。因此，可實現一高信賴性及高耐受電壓高頻放大器。
(其他實施例)
在第一至第六實施例中，該AlGaN/GaN HEMT係作為該等化合物半導體裝置之例子。除了該AlGaN/GaN HEMT以外，亦可應用以下HEMT作為該化合物半導體裝置。
-其他HEMT之例1
在這例子中，揭露一InAlN/GaN HEMT作為該化合物半導體裝置。
InAlN及GaN係其晶格常數可藉由其組分作成互相接近之化合物半導體。在這情形下，在上述第一至第六實施例中，該電子輸送層係由i-GaN構成，該中間層係由i-InAlN構成，該電子供應層係由n-InAlN構成，且該蓋層係由n-GaN構成。此外，在這情形下，幾乎沒有發生壓電極化，且因此，二維電子氣體主要藉由InAlN之自發極化產生。
依據這例子，類似於上述AlGaN/GaN HEMT，實現一種可藉由減少一源極電極及一汲極電極之電流密度實施一高電流操作之高信賴性及高耐受電壓InAlN/GaN HEMT。
-其他HEMT之例2
在這例子中，揭露一InAlGaN/GaN HEMT作為該化合物半導體裝置。
GaN及InAlGaN係化合物半導體，且後者可具有一可藉由組成比前者之晶格常數小之晶格常數。在這情形下，在上述第一至第六實施例中，該電子輸送層係由i-GaN構成，該中間層係由i-InAlGaN構成，該電子供應層係由n-InAlGaN構成，且該蓋層係由n-GaN構成。
依據這例子，類似於上述AlGaN/GaN HEMT，實 現一種可藉由減少一源極電極及一汲極電極之電流密度實施一高電流操作之高信賴性及高耐受電壓InAlGaN/GaN HEMT。
依據上述各種實施例，可實現一種可藉由減少一源極電極及一汲極電極之電流密度實施一高電流操作之高信賴性及高耐受電壓化合物半導體裝置。
1‧‧‧SiC基材
2‧‧‧化合物半導體堆疊結構
2a‧‧‧緩衝層
2b‧‧‧電子輸送層
2c‧‧‧中間層
2d‧‧‧電子供應層
2e‧‧‧蓋層
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧Al-Si-N層
7‧‧‧保護絕緣膜
7a‧‧‧電極凹部
8‧‧‧閘極電極

Claims (21)

  1. 一種化合物半導體裝置，包含：一化合物半導體層；一第一電極和一第二電極，係形成在該化合物半導體層之一上側；及一高電阻層，係設置在該第一電極電極之一下部份中且電阻值比該第一電極之其他部份高，其中該高電阻層具有一含有等於或大於80%Al之部份。
  2. 如請求項1之化合物半導體裝置，其中該高電阻層包含一滿足x+y+z=1及0<x<1之Alx-Siy-Nz化合物。
  3. 如請求項1之化合物半導體裝置，其中該第一電極具有一第一電極端和一第二電極端，該第一電極端較該第二電極端靠近該第二電極，該高電阻層係局部地設置在該第一電極端中。
  4. 如請求項1之化合物半導體裝置，其中該化合物半導體層包含選自由AlN、AlGaN和GaN組成之群組之材料層。
  5. 一種化合物半導體裝置，包含：一化合物半導體層；一第一電極和一第二電極，係形成在該化合物半導體層之一上側；及一高電阻層，係設置在該第一電極之一下部份中且電阻值比該第一電極之其他部份高，其中在該高電阻層 中，一Al含量比率由一等於或高於80%之值由一遠離該第二電極之電極端向一靠近該第二電極之電極端逐漸減少。
  6. 如請求項5之化合物半導體裝置，其中該化合物半導體層包含選自由AlN、AlGaN和GaN組成之群組之材料層。
  7. 如請求項5之化合物半導體裝置，其中該高電阻層包含一滿足x+y+z=1及0<x<1之Alx-Siy-Nz化合物。
  8. 如請求項5之化合物半導體裝置，其中該第一電極具有一第一電極端和一第二電極端，該第一電極端較該第二電極端靠近該第二電極，該高電阻層係局部地設置在該第一電極端中。
  9. 一種製造化合物半導體裝置之方法，包含：形成一化合物半導體層；及在該化合物半導體層之一上側形成一第一電極和一第二電極，其中在該第一電極之一下部份中形成一電阻值比該第一電極之其他部份高之高電阻層，且該高電阻層具有一含有等於或大於80%Al之部份。
  10. 如請求項9之製造化合物半導體裝置之方法，其中該高電阻層包含一滿足x+y+z=1及0<x<1之Alx-Siy-Nz化合物。
  11. 如請求項9之製造化合物半導體裝置之方法，其中該第一電極具有一第一電極端和一第二電極端，該第一電 極端較該第二電極端靠近該第二電極，該高電阻層係局部地設置在該第一電極端中。
  12. 如請求項9之化合物半導體裝置，其中該化合物半導體層包含選自由AlN、AlGaN和GaN組成之群組之材料層。
  13. 一種製造化合物半導體裝置之方法，包含：形成一化合物半導體層；及在該化合物半導體層之一上側形成一第一電極和一第二電極；其中在該第一電極之一下部份中形成一電阻值比該第一電極之其他部份高之高電阻層，且在該高電阻層中，一Al含量比率由一等於或高於80%之值由一遠離該第二電極之電極端向一靠近該第二電極之電極端逐漸減少。
  14. 如請求項13之製造化合物半導體裝置之方法，其中該化合物半導體層包含選自由AlN、AlGaN和GaN組成之群組之材料層。
  15. 如請求項13之製造化合物半導體裝置之方法，其中該高電阻層包含一滿足x+y+z=1及0<x<1之Alx-Siy-Nz化合物。
  16. 如請求項13之製造化合物半導體裝置之方法，其中該第一電極具有一第一電極端和一第二電極端，該第一電極端較該第二電極端靠近該第二電極，該高電阻層係局部地設置在該第一電極端中。
  17. 一種電源供應電路，包含：一變壓器；及一高電壓電路和一低電壓電路，該變壓器設置在該高電壓電路與該低電壓電路之間，該高電壓電路包含一電晶體，該電晶體包含：一化合物半導體層；一第一電極和一第二電極，係形成在該化合物半導體層之一上側；及一高電阻層，係設置在該第一電極之一下部份中且電阻值比該第一電極之其他部份高，其中該高電阻層具有一含有等於或大於80%Al之部份。
  18. 如請求項17之電源供應電路，其中在該高電阻層中，一Al含量比率由一等於或高於80%之值由一遠離該第二電極之電極端向一靠近該第二電極之電極端逐漸減少。
  19. 如請求項18之電源供應電路，其中該化合物半導體層包含選自由AlN、AlGaN和GaN組成之群組之材料層。
  20. 如請求項18之電源供應電路，其中該高電阻層包含一滿足x+y+z=1及0<x<1之Alx-Siy-Nz化合物。
  21. 如請求項18之電源供應電路，其中該第一電極具有一第一電極端和一第二電極端，該第一電極端較該第二電極端靠近該第二電極，該高電阻層係局部地設置在該第一電極端中。
TW102128680A 2012-09-28 2013-08-09 化合物半導體裝置及其製造方法 TWI546957B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217621A JP6161887B2 (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201413953A TW201413953A (zh) 2014-04-01
TWI546957B true TWI546957B (zh) 2016-08-21

Family

ID=50385021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128680A TWI546957B (zh) 2012-09-28 2013-08-09 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (2) US8847283B2 (zh)
JP (1) JP6161887B2 (zh)
CN (1) CN103715247B (zh)
TW (1) TWI546957B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
US20170294848A1 (en) * 2016-04-07 2017-10-12 Visic Technologies Ltd. Method and device for ac fed switch mode power supply based on normally on transistors
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
JP7031282B2 (ja) * 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN110011549A (zh) * 2019-01-21 2019-07-12 关键禾芯科技股份有限公司 调压整流电路系统
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US20230299190A1 (en) 2020-08-05 2023-09-21 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56130919A (en) * 1980-03-17 1981-10-14 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH04357844A (ja) * 1991-06-04 1992-12-10 Nikko Kyodo Co Ltd 電界効果トランジスタ
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP2009081177A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP5391720B2 (ja) * 2009-02-19 2014-01-15 富士通株式会社 化合物半導体装置及びその製造方法
JP2010278333A (ja) * 2009-05-29 2010-12-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
US9991360B2 (en) * 2009-06-26 2018-06-05 Cornell University Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
JP2011210750A (ja) 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5768340B2 (ja) * 2010-07-14 2015-08-26 富士通株式会社 化合物半導体装置
JP5597581B2 (ja) * 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
JP5890991B2 (ja) * 2011-09-28 2016-03-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6161887B2 (ja) 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8847283B2 (en) 2014-09-30
TW201413953A (zh) 2014-04-01
US20140092635A1 (en) 2014-04-03
JP6161887B2 (ja) 2017-07-12
US9059136B2 (en) 2015-06-16
US20140369080A1 (en) 2014-12-18
CN103715247A (zh) 2014-04-09
CN103715247B (zh) 2016-08-10
JP2014072387A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
TWI546957B (zh) 化合物半導體裝置及其製造方法
TWI594431B (zh) 化合物半導體裝置及其製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP5786323B2 (ja) 化合物半導体装置の製造方法
US9496380B2 (en) Compound semiconductor device comprising compound semiconductor layered structure having buffer layer and method of manufacturing the same
TWI512974B (zh) 化合物半導體裝置及其製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
TW201413961A (zh) 化合物半導體裝置及其製造方法
US20140151748A1 (en) Compound semiconductor device and manufacturing method of the same
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
TW201303967A (zh) 化合物半導體裝置及其製造方法
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP7025622B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2015103622A (ja) 半導体装置及びその製造方法