JP5597581B2 - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5597581B2
JP5597581B2 JP2011064254A JP2011064254A JP5597581B2 JP 5597581 B2 JP5597581 B2 JP 5597581B2 JP 2011064254 A JP2011064254 A JP 2011064254A JP 2011064254 A JP2011064254 A JP 2011064254A JP 5597581 B2 JP5597581 B2 JP 5597581B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
insulating film
nitride semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011064254A
Other languages
English (en)
Other versions
JP2012204351A (ja
Inventor
啓 吉岡
泰伸 斉藤
英俊 藤本
哲也 大野
渉 齋藤
亨 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011064254A priority Critical patent/JP5597581B2/ja
Priority to CN201110255497.8A priority patent/CN102694019B/zh
Priority to US13/238,666 priority patent/US20120241751A1/en
Publication of JP2012204351A publication Critical patent/JP2012204351A/ja
Application granted granted Critical
Publication of JP5597581B2 publication Critical patent/JP5597581B2/ja
Priority to US14/593,703 priority patent/US9412857B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、窒化物半導体装置及びその製造方法に関する。
近年、炭化シリコン（ＳｉＣ）や窒化物半導体など、シリコンに代わる新しい材料を用いた素子の開発が行われている。
その一つとして、窒化物半導体である窒化ガリウム（ＧａＮ）と、窒化アルミニウムガリウム（ＡｌＧａＮ）と、を積層したヘテロ接合を形成すると、その界面に２次元電子ガス（２ＤＥＧ）が発生することが知られている。この２ＤＥＧをチャネルとして利用するヘテロ構造電界効果型トランジスタ（ＨＦＥＴ：Hetero-structure Field Effect Transistor）は、高耐圧、低オン抵抗の特性を有する。
ここで、ＧａＮ系ＨＦＥＴにおいてノーマリオフ化を実現する構造として、リセス構造を形成し、絶縁膜を介してゲート電極を形成するものがある。このような窒化物半導体装置において、低オン抵抗、高耐圧及び高信頼性を得るためには、さらなる改善が必要である。
特開２０１０−１５３８３７号公報
本発明の実施形態は、低オン抵抗、高耐圧及び高信頼性を達成できる窒化物半導体装置及びその製造方法を提供する。
実施形態に係る窒化物半導体装置は、第１半導体層と、第２半導体層と、第１電極と、第２電極と、第３電極と、第１絶縁膜と、第２絶縁膜と、を備える。
第１半導体層は、窒化物半導体を含む。
第２半導体層は、前記第１半導体層の上に設けられる。第２半導体層は、前記第１半導体層の禁制帯幅よりも広い禁制帯幅を有する窒化物半導体を含む。第２半導体層は、凹部の少なくとも一部を有する。
第１電極は、前記凹部内に設けられる。
第２電極は、前記第２半導体層の上に設けられ、前記第２半導体層と電気的に接続される。
第３電極は、前記第２半導体層の上において、前記第２電極とのあいだに前記第１電極をはさむように設けられ、前記第２半導体層と電気的に接続される。
第１絶縁膜は、酸素を含有する膜である。第１絶縁膜は、前記第１電極と前記凹部の内壁とのあいだにおいて前記第２半導体層に接して設けられ、及び前記第１電極と前記第２電極とのあいだにおいて前記第２半導体層に接して設けられ、前記第３電極と離間して設けられ、前記第１電極によって前記第３電極側の端部が覆われる。
第２絶縁膜は、窒素を含有する膜である。第２絶縁膜は、前記第１電極と前記第３電極とのあいだにおいて前記第２半導体層に接して設けられる。
また、他の実施形態に係る窒化物半導体装置の製造方法は、支持基板上に、窒化物半導体を含む第１半導体層を形成し、前記第１半導体層の上に、前記第１半導体層の禁制帯幅よりも広い禁制帯幅を有し、窒化物半導体を含む第２半導体層を形成する工程と、前記第２半導体層の上に、窒素を含有する第２絶縁膜を形成する工程と、前記第２絶縁膜の一部を除去し、前記第２絶縁膜が除去された部分の前記第２半導体層の一部を除去して凹部を形成する工程と、前記凹部の内壁、前記凹部からみた一方の側に設けられた前記第２絶縁膜及び前記凹部からみた他方の側の前記第２絶縁膜を覆い、前記第２半導体層に接するように、酸素を含有する第１絶縁膜を形成する工程と、前記凹部の前記他方の側に前記第２半導体層と電気的に接続した第２電極を形成し、前記凹部の前記一方の側に前記第２半導体層と電気的に接続した第３電極を形成する工程と、前記凹部内に前記第１絶縁膜を介して第１電極を形成し、前記第１絶縁膜の前記第３電極側の端部を覆う前記第１電極を形成する工程と、を備える。
第１実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。 第１実施形態に係る窒化物半導体装置の模式的平面図である。 第１実施形態に係る他の窒化物半導体装置の構成を例示する模式的断面図である。 第１実施形態に係るその他の窒化物半導体装置の構成を例示する模式的断面図である。 第１実施形態に係るさらなる他の窒化物半導体装置の構成を例示する模式的断面図である。 第２実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。 第３実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。 製造方法の一例を順に説明する模式的断面図である。 製造方法の一例を順に説明する模式的断面図である。 製造方法の一例を順に説明する模式的断面図である。 製造方法の一例を順に説明する模式的断面図である。 製造方法の一例を順に説明する模式的断面図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。
図２は、第１実施形態に係る窒化物半導体装置の模式的平面図である。
図１は、図２に示したＡ−Ａ’線矢視の模式的断面図である。
図１に表したように、第１実施形態に係る窒化物半導体装置１１０は、第１半導体層３と、第２半導体層４と、第１電極１０と、第２電極７と、第３電極８と、第１絶縁膜６と、第２絶縁膜５と、を備える。
窒化物半導体装置１１０では、支持基板１の上に形成されたバッファ層２を介して、第１半導体層３が形成されている。ここで、説明の便宜上、第１半導体層３から第２半導体層４に向かう方向を上（上側）、その反対を下（下側）ということにする。
第１半導体層３は、窒化物半導体を含む。第２半導体層４は、第１半導体層３の上に設けられる。この第２半導体層４は、第１半導体層３の禁制帯幅よりも広い禁制帯幅を有する窒化物半導体を含む。第２半導体層４は、孔部４ａを有する。図１に例示した孔部４ａは、第１半導体層３にまで達している。
ここで、本明細書において「窒化物半導体」とは、ＢαＩｎβＡｌγＧａ１−α−β−γＮ（０≦α≦１，０≦β≦１，０≦γ≦１，α＋β＋γ≦１）なる化学式において組成比α、β及びγをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
実施形態では、窒化物半導体として、ＧａＮ及びＡｌＧａＮのＩＩＩ−Ｖ族窒化物半導体を例とする。
窒化物半導体装置１１０は、ノーマリオフ型の電界効果トランジスタである。
第１半導体層３には、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）が用いられる。ここで、アンドープとは、意図的に不純物をドープしていない状態を言う。一例として、実施形態では、第１半導体層３は、ＧａＮである。第１半導体層３は、チャネル層として機能する。
第２半導体層４には、アンドープのＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ≦Ｙ）が用いられる。一例として、実施形態では、第２半導体層４は、Ａｌ組成が２５パーセント（％）のＡｌＧａＮである。アンドープのＡｌＧａＮである第２半導体層４の禁制帯幅は、アンドープのＧａＮである第１半導体層３の禁制帯幅よりも広い。
第１電極１０は、孔部４ａ内に設けられる。第１電極１０と、孔部４ａの内壁と、のあいだには、第１絶縁膜６が設けられている。すなわち、第１電極１０は、孔部４ａ内において第１絶縁膜６を介して埋め込まれた部分を有する。孔部４ａ内に第１絶縁膜６を介して第１電極１０が埋め込まれることで凹構造（リセス構造）９が構成される。実施形態において、第１電極１０はゲート電極である。本例において、ゲート電極は、ＭＩＳ（Metal Insulator Semiconductor）型ゲート電極である。
第２電極７、第２半導体層４の上に設けられ、第２半導体層４と電気的に接続される。すなわち、第２電極７は、第２半導体層４とオーミック接合している。実施形態において、第２電極７は、ソース電極である。
第３電極８は、第２半導体層４の上において、第２電極７とのあいだに第１電極１０をはさむように設けられる。第３電極８は、第２半導体層４と電極的に接続される。すなわち、第３電極８は、第２半導体層４とオーミック接合している。実施形態において、第３電極８は、ドレイン電極である。
第１絶縁膜６は、酸素を含有する膜である。第１絶縁膜６は、第１電極１０と孔部４ａの内壁とのあいだ、及び第１電極１０と第２電極７とのあいだに設けられる。第１絶縁膜６は、第３電極８と離間して設けられる。すなわち、第１絶縁膜６の第３電極８側の端部６ａと、第３電極８と、のあいだには、第１絶縁膜６が設けられていない領域がある。
第１絶縁膜６には、例えば酸化シリコン（ＳｉＯ２）が用いられる。
第２絶縁膜５は、窒素を含有する膜である。第２絶縁膜５は、第１電極１０と第３電極８とのあいだにおいて、第２半導体層４に接して設けられる。
第２絶縁膜５には、例えば窒化シリコン（ＳｉＮｘ）が用いられる。
図２に表したように、第１電極１０、第２電極７及び第３電極８は、それぞれ複数本設けられ、一方向に延在している。第２電極７及び第３電極８は、互いに交互に配置され、互いに反対側でそれぞれのパッドＰ２及びＰ３と接続されている。すなわち、第２電極７及び第３電極８は、それぞれのパッドＰ２及びＰ３から櫛歯状に延出し、互い違いに配置されている。また、隣り合う第２電極７及び第３電極８の間には、第１電極１０が配置されている。複数本の第１電極１０は、一方側でパッドＰ１と導通している。
図２に表した例では、平行に並ぶ４本の第２電極７と、平行に並ぶ３本の第３電極８とが、互いの隙間に配置されている。第１電極１０は、第２電極７と第３電極８との間で、第２電極７に寄った位置に配置されている。すなわち、第１電極１０と第３電極８との隙間は、第１電極１０と第２電極７との隙間よりも広い。
このような電極のレイアウトに対応して複数の素子（電界効果トランジスタ）が並列に接続された状態となる。複数の素子が構成された素子領域Ｓの周辺は、素子分離領域ＩＳとなる。
このような窒化物半導体装置１１０では、例えば、第２電極（ソース電極）７を接地して第３電極（ドレイン電極）８にプラス電圧を印加した状態で、第１電極（ゲート電極）１０に電圧を印加し、第３電極８と第２電極７との間を流れる電流を制御する。
図１に表したように、電流が流れるチャネルである第１半導体層（アンドープのＧａＮ）３と、第２半導体層（アンドープのＡｌＧａＮ）４と、の界面は、第３電極８と第２電極７との間に設けられた凹構造９により分断されている。したがって、第１電極１０に、第２７に対して正の電圧を印加し、第１半導体層３と第２絶縁膜５との界面に電子を発生させることにより、第３電極８から第２電極７へドレイン電流を流すことができる。すなわち、本実施形態に係る窒化物半導体装置１１０では、ノーマリオフの動作が実現される。
本実施形態に係る窒化物半導体装置１１０では、第１電極１０の下のチャネルとなる界面には、例えばＳｉＯ２である第１絶縁膜６と、例えばＧａＮである第１半導体層３との界面を用いている。ゲート絶縁膜となる第１絶縁膜６としてＳｉＯ２を用いることで、ゲート絶縁膜としてＳｉＮｘを用いる場合に比べて、低オン抵抗及び高信頼性を有する素子を提供することが可能になる。
すなわち、ＳｉＯ２のバンドギャップは大きく、ＧａＮに対する電子の絶縁膜として適している。また、ＳｉＯ２は、安定した非晶質であって、捕獲中心の少ない膜を得やすい。これらにより、トランジスタのゲート絶縁膜に関わる信頼性の向上と、トランジスタのオン状態における動作安定性を得ることが可能になる。
また、第１電極１０と第３電極８とのあいだにおいて、ＡｌＧａＮである第２半導体層４の表面には、ＳｉＮｘである第２絶縁膜５が第２半導体層４の上に接した状態で設けられている。これにより、第２絶縁膜５は、第２半導体層４の保護膜として機能する。第２半導体層４をＳｉＮｘである第２絶縁膜５で保護することで、窒化物半導体装置１１０の耐圧が向上する。
ここで、窒化物半導体である第２半導体層４の上に設けられる絶縁膜として、ＳｉＮｘとＳｉＯ２との積層構造になっている場合、ＳｉＯ２の酸素がＳｉＮｘの膜内に拡散する場合がある。
例えば、ゲート絶縁膜であるＳｉＯ２と第２半導体層４である窒化物半導体（ＧａＮまたはＡｌＧａＮ）との界面を安定化させるためには、例えば６００℃以上の熱処理を必要とする。この熱処理の際、ＳｉＯ２の酸素がＳｉＮｘの膜内に拡散することがある。
ＳｉＮｘの膜内に酸素が拡散すると、ＳｉＮｘの膜と接する窒化物半導体の表面が酸化する可能性がある。そこで、ＳｉＮｘの絶縁膜によって窒化物半導体を十分に保護するため、膜厚を厚くすることが考えられる。しかし、ＳｉＮｘの膜厚を厚くすると、これに積層されたＳｉＯ２の膜と熱膨張係数の差による応力によって、窒化物半導体の表面に劣化を及ぼし、信頼性の低下を招くことになる。
本実施形態では、凹構造９の第３電極８側において、ＳｉＯ ２ である第１絶縁膜６が、第３電極８と離間して設けられている。すなわち、この第１絶縁膜６と第３電極８との離間部分である領域Ｒ１においては、ＳｉＮｘの上にＳｉＯ２が重ねられていない。つまり、領域Ｒ１には、第２半導体層（窒化物半導体）４の表面の酸化の原因になるＳｉＯ２が設けられていないことから、ＳｉＯ２の酸素に起因する第２半導体層４の表面の酸化を抑制することができる。
ここで、電流コラプスの原因となる窒化物半導体表面での電子の捕獲は、凹構造９よりやや離れた領域、特にゲート電極である第１電極１０の端部よりもドレイン側（第３電極８側）で主に発生する。このため、第１電極１０と第３電極８とのあいだの第２絶縁膜（ＳｉＮｘ）５の上に第１絶縁膜（ＳｉＯ２）６を設けないようにして、第１絶縁膜６の端部をなるべく第１電極１０の端部に近づけるように設ける。これにより、電流コラプスによるオン抵抗増加を最小限に抑えることが可能になる。
このように、実施形態に係る窒化物半導体装置１１０では、（１）ゲート絶縁膜となる第１絶縁膜６としてＳｉＯ２を用いることで、オン抵抗の低下及び信頼性の向上を図り、（２）ＳｉＮｘである第２絶縁膜５によって第２半導体層４を保護するで、耐圧の向上を図り、（３）領域Ｒ１においてＳｉＮｘの上にＳｉＯ２を重ねないようにすることで、電流コラプスによるオン抵抗増加を最小限に抑えることが可能となる。
図３は、第１実施形態に係る他の窒化物半導体装置の構成を例示する模式的断面図である。
図３に表したように、この窒化物半導体装置１１１では、図１に表した窒化物半導体装置１１０に比べて、第１絶縁膜６１の第３電極８側の端部６１ａが相違する。
窒化物半導体装置１１１の第１絶縁膜６１では、第３電極８側の端部６１ａが第２絶縁膜５の上に設けられていない。第１絶縁膜６１は、孔部４ａの内壁に沿って形成され、第３電極８側においては、内壁を立ち上がった状態で第２絶縁膜５側に被せられることなく設けられている。
このような窒化物半導体装置１１１では、窒化物半導体装置１１０に比べて第１絶縁膜６と第３電極８とのあいだの隙間が大きく設けられている。すなわち、第１絶縁膜６と第３電極８との隙間である領域Ｒ２において、第２絶縁膜５の上には第１絶縁膜６が設けられていない。領域Ｒ２は領域Ｒ１よりも広い。したがって、窒化物半導体装置１１１では、窒化物半導体装置１１０に比べて、第１絶縁膜６であるＳｉＯ２の酸素に起因する第２半導体層（窒化物半導体）４の表面の酸化をより効果的に抑制することができる。
図４は、第１実施形態に係るその他の窒化物半導体装置の構成を例示する模式的断面図である。
図４に表したように、この窒化物半導体装置１１２では、図１に表した窒化物半導体装置１１０に比べて、第１電極１０の端部の形状が相違する。
すなわち、窒化物半導体装置１１２の第１電極１０の端部１０ａは、第３電極８側に延伸されており、第１絶縁膜６の端部６ａを覆うように設けられている。
このような第１電極１０の構造によって、第１絶縁膜６の端部６ａに対して電界のシールド効果を発揮できるようになる。
すなわち、ゲート電極である第１電極１０と、ドレイン電極である第３電極８との間に印加された電界は、第１電極１０の第３電極８側の端部１０ａに集中する。一方、第１絶縁膜６の第３電極８側の端部６ａは、第２絶縁膜５の上に被せられている。この第１絶縁膜６の端部６ａでは、ＳｉＯ２の酸素の影響が窒化物半導体である第２半導体層４に及ぶ可能性があり、ここに高電界がかかると電流コラプスの原因につながる。
そこで、この窒化物半導体装置１１２のように、第１電極１０の端部１０ａが第１絶縁膜６の端部６ａの外側を覆うように形成されていることで、ＳｉＯ２である第１絶縁膜６により酸化の影響を受けた第２半導体層４の表面が、第１電極１０によってシールドされ、高電界から保護される。これにより、電流コラプスの要因を抑制することが可能になる。
図５は、第１実施形態に係るさらなる他の窒化物半導体装置の構成を例示する模式的断面図である。
図５に表したように、この窒化物半導体装置１１３では、図１に表した窒化物半導体装置１１０に比べて、第４電極１１が追加されている点で相違する。
すなわち、第４電極１１は、第１絶縁膜６の端部６ａを覆うように設けられている。第４電極１１は、ゲート電極である第１電極１０と離間しているが、電気的に導通している。
このような第４電極１１を設けることで、ＳｉＯ２である第１絶縁膜６により酸化の影響を受けた第２半導体層４の表面が、第４電極１０によってシールドされ、高電界から保護される。これにより、電流コラプスの要因を抑制することが可能になる。
（第２実施形態）
図６は、第２実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。
図６に表したように、第２実施形態に係る窒化物半導体装置１２０は、第１半導体層３と、第２半導体層４と、第１電極１０と、第２電極７と、第３電極８と、第１絶縁膜６と、第２絶縁膜５と、を備える。
第２実施形態に係る窒化物半導体装置１２０では、第１絶縁膜６が、第１電極１０と第２電極７とのあいだにおいて、第２半導体層４に接して設けられている。
ゲート電極である第１電極１０と、ソース電極である第２電極１０と、のあいだに設けられた絶縁膜は、窒化物半導体装置１２０の動作特性に影響を及ぼす。例えば、ゲート電圧に対するドレイン電流のヒステリシスに影響が生じる。
本実施形態のように、第１電極１０と第２電極７とのあいだにおいて、第２半導体層４と接する絶縁膜を、ＳｉＯ２である第１絶縁膜６にすることで、ＳｉＮｘの場合に比べて上記ヒステリシスの影響を抑制することができる。
（第３実施形態）
図７は、第３実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。
図７に表したように、第３実施形態に係る窒化物半導体装置１３０では、図１に表した窒化物半導体装置１１０と比べて、第１電極１０と第２電極７とのあいだの絶縁膜が相違する。
すなわち、窒化物半導体装置１３０では、第１電極１０と第２電極７とのあいだに設けられた第１絶縁膜６が、第２半導体層４に接して設けられている。
このような窒化物半導体装置１３０では、ゲート絶縁膜となる第１絶縁膜６としてＳｉＯ２を用いていること、ＳｉＮｘである第２絶縁膜５によって第２半導体層４を保護すること、領域Ｒ１においてＳｉＮｘの上にＳｉＯ２を重ねないようにすること、により、窒化物半導体装置１１０と同様、上記（１）〜（３）の効果を得ることができる。
さらに、窒化物半導体装置１３０では、第１電極１０と第２電極７とのあいだに設けられた第１絶縁膜６が第２半導体層４に接して設けられていることから、窒化物半導体装置１２０と同様な効果、すなわち、窒化物半導体装置１３０の動作特性（ゲート電圧に対するドレイン電流）のヒステリシスの影響を抑制することができる。
（第４実施形態）
第４実施形態は、第１実施形態に係る窒化物半導体装置１１０、１１１、１１２及び１１３の製造方法である。なお、ここでは、一例として窒化物半導体装置１１２の製造方法について説明する。
図８〜図９は、窒化物半導体装置１１２の製造方法の一例を順に説明する模式的断面図である。
先ず、図８（ａ）に表したように、支持基板１の上に、バッファ層２を形成し、その上に第１半導体層３及び第２半導体層４を形成する。第１半導体層３は、例えばＧａＮである。第２半導体層４は、例えばＡｌＧａＮである。第１半導体層３及び第２半導体層４は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて順に積層される。
また、第２半導体層４の上に、第２絶縁膜５であるＳｉＮｘを形成する。第２絶縁膜５の厚さは、例えば１０ナノメートル（ｎｍ）〜２０ｎｍ程度である。
次に、図８（ｂ）に表したように、第２絶縁膜５の、第２電極７及び第３電極８を形成する位置に開口を形成する。開口は、第２絶縁膜５を例えばウェットエッチングすることで形成する。
次に、図８（ｃ）に表したように、第２絶縁膜５、第２半導体層４及び第１半導体層３の一部をエッチングして、孔部４ａを形成する。ＳｉＮｘによる第２絶縁膜５は例えばウェットエッチングによって除去され、ＡｌＧａＮである第２半導体層４及びＧａＮである第１半導体層３は例えばドライエッチングによって除去される。
次に、図８（ｄ）に表したように、支持基板１上の全面に第１絶縁膜６であるＳｉＯ２を形成する。第１絶縁膜６であるＳｉＯ２は、例えばＣＶＲ（Chemical Vapor Reaction）によって形成される。第１絶縁膜６は、孔部４ａの内壁及び第２絶縁膜５の上に形成される。
次に、図９（ａ）に表したように、第１絶縁膜６のエッチングを行う。このエッチングでは、第１絶縁膜６のうち第２電極７を形成する位置、第３電極８を形成する位置から孔部４ａの位置までを除去する。ＳｉＯ２である第１絶縁膜６は、例えばウェットエッチングによって除去される。第１絶縁膜６をエッチングした後は、ＰＤＡ（Post Deposition Annealing）処理を施す。ＰＤＡ処理としては、例えば９００℃、１０分程度の熱処理を施す。これにより、第１絶縁膜６であるＳｉＯ２と窒化物半導体（ＧａＮまたはＡｌＧａＮ）との界面を安定化させる。
次に、図９（ｂ）に表したように、第２半導体層４が露出した位置に、第２電極７及び第３電極８をそれぞれ形成する。第２電極７は、孔部４ａからみた一方の側、第３電極８は、孔部４ａからみた他方の側にそれぞれ形成される。第２電極７及び第３電極８は、例えば６５０℃、１５秒程度の熱処理によって第２半導体層４とオーミック接合される。第２電極７はソース電極、第３電極８はドレイン電極として機能する。
第２電極７及び第３電極８を形成した後は、素子領域の周辺に素子分離領域（図示せず）を形成する。
そして、図９（ｃ）に表したように、孔部４ａ内に第１電極１０を形成する。第１電極１０は、孔部４ａ内に第１絶縁膜６を介して形成される。これによって凹構造９が構成される。第１電極１０は、ゲート電極として機能する。これにより、凹構造９の第３電極８側において、ＳｉＯ ２ である第１絶縁膜６が、第３電極８と離間して設けられた窒化物半導体装置１１２が完成する。なお、窒化物半導体装置１１０、１１１及び１１３を製造するには、図９（ｃ）で表した第１電極１０のエッチングの形状を変更する以外は同様な工程で製造することができる。
（第５実施形態）
第５実施形態は、第２実施形態に係る窒化物半導体装置１２０の製造方法である。
図１０〜図１１は、窒化物半導体装置１２０の製造方法の一例を順に説明する模式的断面図である。
先ず、図１０（ａ）に表したように、支持基板１の上に、バッファ層２を形成し、その上に第１半導体層３及び第２半導体層４を形成する。第１半導体層３は、例えばＧａＮである。第２半導体層４は、例えばＡｌＧａＮである。また、第２半導体層４の上に、第２絶縁膜５であるＳｉＮｘを形成する。第２絶縁膜５の厚さは、例えば１０ｎｍ〜２０ｎｍ程度である。
次に、図１０（ｂ）に表したように、第２絶縁膜５の、第３電極８を形成する位置、及び孔部４ａを形成する位置から第２電極７を形成する位置に開口を形成する。開口は、第２絶縁膜５を例えばウェットエッチングすることで形成する。
次に、図１０（ｃ）に表したように、第２半導体層４の露出した部分の一部及び第１半導体層３の一部をエッチングして、孔部４ａを形成する。ＡｌＧａＮである第２半導体層４及びＧａＮである第１半導体層３は例えばドライエッチングによって除去される。
次に、図１０（ｄ）に表したように、支持基板１上の全面に第１絶縁膜６であるＳｉＯ２を形成する。第１絶縁膜６であるＳｉＯ２は、例えばＣＶＲによって形成される。第１絶縁膜６は、孔部４ａの内壁、孔部４ａの一方側の第２半導体層４の上及び孔部４ａの他方側の第２絶縁膜５の上に形成される。
次に、図１１（ａ）に表したように、第１絶縁膜６のエッチングを行う。このエッチングでは、第１絶縁膜６のうち第２電極７を形成する位置、第３電極８を形成する位置を除去する。ＳｉＯ２である第１絶縁膜６は、例えばウェットエッチングによって除去される。第１絶縁膜６をエッチングした後は、ＰＤＡ処理を施す。ＰＤＡ処理としては、例えば９００℃、１０分程度の熱処理を施す。これにより、第１絶縁膜６であるＳｉＯ２と窒化物半導体（ＧａＮまたはＡｌＧａＮ）との界面を安定化させる。
次に、図１１（ｂ）に表したように、第２半導体層４が露出した位置に、第２電極７及び第３電極８をそれぞれ形成する。第２電極７は、孔部４ａからみた一方の側、第３電極８は、孔部４ａからみた他方の側にそれぞれ形成される。第２電極７及び第３電極８は、例えば６５０℃、１５秒程度の熱処理によって第２半導体層４とオーミック接合される。第２電極７はソース電極、第３電極８はドレイン電極として機能する。
第２電極７及び第３電極８を形成した後は、素子領域の周辺に素子分離領域（図示せず）を形成する。
そして、図１１（ｃ）に表したように、孔部４ａ内に第１電極１０を形成する。第１電極１０は、孔部４ａ内に第１絶縁膜６を介して形成される。第１電極１０は、ゲート電極として機能する。これにより、第１電極１０と第２電極７とのあいだにおいて、第２半導体層４とＳｉＯ２である第１絶縁膜６とが接する窒化物半導体装置１２０が完成する。
（第６実施形態）
第６実施形態は、第３実施形態に係る窒化物半導体装置１３０の製造方法である。
図１２は、窒化物半導体装置１３０の製造方法の一例を順に説明する模式的断面図である。
第６実施形態に係る製造方法では、第５実施形態に係る製造方法のうち、図１０（ａ）〜（ｄ）に例示した工程は同様であるため、次の工程から説明を行う。
次に、図１２（ａ）に表したように、第１絶縁膜６のエッチングを行う。このエッチングでは、第１絶縁膜６のうち第２電極７を形成する位置、第３電極８を形成する位置から孔部４ａの位置までを除去する。ＳｉＯ２である第１絶縁膜６は、例えばウェットエッチングによって除去される。第１絶縁膜６をエッチングした後は、ＰＤＡ処理を施す。ＰＤＡ処理としては、例えば９００℃、１０分程度の熱処理を施す。これにより、第１絶縁膜６であるＳｉＯ２と窒化物半導体（ＧａＮまたはＡｌＧａＮ）との界面を安定化させる。
次に、図１２（ｂ）に表したように、第２半導体層４が露出した位置に、第２電極７及び第３電極８をそれぞれ形成する。第２電極７は、孔部４ａからみた一方の側、第３電極８は、孔部４ａからみた他方の側にそれぞれ形成される。第２電極７及び第３電極８は、例えば６５０℃、１５秒程度の熱処理によって第２半導体層４とオーミック接合される。第２電極７はソース電極、第３電極８はドレイン電極として機能する。
第２電極７及び第３電極８を形成した後は、素子領域の周辺に素子分離領域（図示せず）を形成する。
そして、図１２（ｃ）に表したように、孔部４ａ内に第１電極１０を形成する。第１電極１０は、孔部４ａ内に第１絶縁膜６を介して形成される。第１電極１０は、ゲート電極として機能する。これにより、窒化物半導体装置１３０が完成する。
上記のいずれの実施形態においても、支持基板１については、窒化物半導体をエピタキシャル成長することができる材料を用いればよい。支持基板１としては、例えば、ＧａＮ、ＳｉＣ、サファイア、Ｓｉが挙げられる。また、半導体層の導電形についても、ｎ形、ｐ形、半絶縁形のいずれでもよい。また、支持基板１と第１半導体層３とのあいだのバッファ層２についても、第１半導体層３を成長させる際の基体となればよく、例えば低温にて成長したＡｌＮ層や、ＡｌＧａＮ及びＧａＮを交互に積層した超格子構造でもよい。
また、上記いずれの実施形態においても、第１半導体層３の材料としてアンドープのＧａＮを用いているが、第１半導体層３は、第１半導体層３の第２半導体層４側の界面に２次元電子ガスを発生させ、発生した２次元電子ガスをチャネルとして機能させることが主たる目的であるため、アンドープに限定されず、ｎ形もしくはｐ形にドーピングされていてもよい。第１半導体層３は、ＧａＮのほか、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮなどの窒化物半導体でもよい。また、第１半導体層３は、単一の材料よりなる層である必要はなく、ＧａＮ及びＡｌＧａＮや、ＧａＮ及びｐ形ＧａＮなどの複層構造でもよい。
また、上記いずれの実施形態においても、第２半導体層４の材料としてアンドープのＡｌＧａＮを用いているが、第２半導体層４は、第１半導体層３の第２半導体層４側の界面に２次元電子ガスを発生させることが主たる機能であるため、アンドープに限定されず、ｎ形もしくはｐ形にドーピングされていてもよい。第２半導体層４は、ＡｌＧａＮのほか、ＩｎＡｌＮ、ＩｎＡｌＧａＮなどの窒化物半導体でもよく、第１半導体層３よりも禁制帯幅が広いという条件を満たせばよい。また、第２半導体層４は、単一の材料よりなる層である必要はなく、ＡｌＧａＮ、ＧａＮ及びＡｌＧａＮや、ＡｌＧａＮ及びＡｌＮのような複層構造でもよい。
さらに、上記の実施形態において、凹構造９として、第２半導体層４を貫通し、第１半導体層３を底部とするものを例示したが、第２半導体層４を底部とするものであってもよい。いずれの実施形態においても、ノーマリオフ素子として機能するのであれば、どちらの凹構造９を適用してもよい。
また、上記いずれの実施形態においても、第１絶縁膜６の例として、ＳｉＯ２を用いているが、ＡｌＯｘやＭｇＯ、ＨｆＯ２でも良く、Ｓｉデバイスで一般的なＳｉＯＮやＨｆＳｉＯＮなどの窒素を含有した酸化膜でもよい。また、第２絶縁膜５の例として、ＳｉＮｘを用いているが、ＡｌＮやＢＮなどの高抵抗窒化物半導体でもよい。
以上説明したように、実施形態に係る窒化物半導体装置及びその製造方法によれば、低オン抵抗、高耐圧及び高信頼性を達成することができる。
なお、上記に実施形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…支持基板、２…バッファ層、３…第１半導体層、４…第２半導体層、４ａ…孔部、５…第２絶縁膜、６…第１絶縁膜、６ａ…端部、７…第２電極、８…第３電極、９…凹構造、１０…第１電極、１０ａ…端部、１１…第４電極、１１０〜１１３，１２０，１３０…窒化物半導体装置

Claims (10)

  1. 窒化物半導体を含む第１半導体層と、
    前記第１半導体層の上に設けられ、前記第１半導体層の禁制帯幅よりも広い禁制帯幅を有する窒化物半導体を含み、凹部の少なくとも一部を有する第２半導体層と、
    前記凹部内に設けられた第１電極と、
    前記第２半導体層の上に設けられ、前記第２半導体層と電気的に接続された第２電極と、
    前記第２半導体層の上において、前記第２電極とのあいだに前記第１電極をはさむように設けられ、前記第２半導体層と電気的に接続された第３電極と、
    酸素を含有する膜であって、前記第１電極と前記凹部の内壁とのあいだにおいて前記第２半導体層に接して設けられ、及び前記第１電極と前記第２電極とのあいだにおいて前記第２半導体層に接して設けられ、前記第３電極と離間して設けられ、前記第１電極によって前記第３電極側の端部が覆われた第１絶縁膜と、
    窒素を含有する膜であって、前記第１電極と前記第３電極とのあいだにおいて前記第２半導体層に接して設けられた第２絶縁膜と、
    を備えたことを特徴とする窒化物半導体装置。
  2. 前記第１電極は、
    前記凹部内に設けられた第１部分と、
    前記第１部分に導通し、前記第１部分とは離間し、前記第１絶縁膜の前記第３電極側の前記端部を覆う第２部分と、
    を有する請求項１に記載の窒化物半導体装置。
  3. 前記第１電極、前記第２電極及び前記第３電極のそれぞれは複数設けられ、
    前記複数の第２電極と、前記複数の第３電極と、は互いに交互に配置され、
    前記複数の第１電極のそれぞれは、前記第２電極と前記第３電極とのあいだで前記第２電極側に寄った位置に配置される請求項１または２に記載の窒化物半導体装置。
  4. 前記複数の第１電極と導通する第１パッドと、
    前記複数の第２電極と導通する第２パッドと、
    前記複数の第３電極と導通する第３パッドと、
    をさらに備え、
    前記複数の第２電極は、前記第２パッドから第１方向に延出し、
    前記複数の第３電極は、前記第３パッドから前記第１方向とは反対の第２方向に延出する請求項３記載の窒化物半導体装置。
  5. 前記第１絶縁膜は、前記第１電極と前記第３電極とのあいだにわたって設けられている請求項１〜４のいずれか１つに記載の窒化物半導体装置。
  6. 前記第１絶縁膜は、酸化シリコンを含むことを特徴とする請求項１〜５のいずれか１つに記載の窒化物半導体装置。
  7. 前記第２絶縁膜は、窒化シリコンを含むことを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体装置。
  8. 前記第１半導体層は、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０≦Ｘ≦１）を含み、
    前記第２半導体層は、Ａｌ Ｙ Ｇａ １−Ｙ Ｎ（０≦Ｙ≦１、Ｘ≦Ｙ）を含むことを特徴とする請求項１〜７のいずれか１つに記載の窒化物半導体装置。
  9. 支持基板上に、窒化物半導体を含む第１半導体層を形成し、前記第１半導体層の上に、前記第１半導体層の禁制帯幅よりも広い禁制帯幅を有し、窒化物半導体を含む第２半導体層を形成する工程と、
    前記第２半導体層の上に、窒素を含有する第２絶縁膜を形成する工程と、
    前記第２絶縁膜の一部を除去し、前記第２絶縁膜が除去された部分の前記第２半導体層の一部を除去して凹部を形成する工程と、
    前記凹部の内壁、前記凹部からみた一方の側に設けられた前記第２絶縁膜及び前記凹部からみた他方の側の前記第２半導体層を覆い、前記第２半導体層に接するように、酸素を含有する第１絶縁膜を形成する工程と、
    前記凹部の前記他方の側に前記第２半導体層と電気的に接続した第２電極を形成し、前記凹部の前記一方の側に前記第２半導体層と電気的に接続した第３電極を形成する工程と、
    前記凹部内に前記第１絶縁膜を介して第１電極を形成し、前記第１絶縁膜の前記第３電極側の端部を覆う前記第１電極を形成する工程と、
    を備えたことを特徴とする窒化物半導体装置の製造方法。
  10. 前記第３電極を、前記第１絶縁膜と離間して形成する請求項９記載の窒化物半導体装置の製造方法。
JP2011064254A 2011-03-23 2011-03-23 窒化物半導体装置及びその製造方法 Active JP5597581B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011064254A JP5597581B2 (ja) 2011-03-23 2011-03-23 窒化物半導体装置及びその製造方法
CN201110255497.8A CN102694019B (zh) 2011-03-23 2011-08-31 氮化物半导体器件及其制造方法
US13/238,666 US20120241751A1 (en) 2011-03-23 2011-09-21 Nitride semiconductor device and method for manufacturing same
US14/593,703 US9412857B2 (en) 2011-03-23 2015-01-09 Nitride semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011064254A JP5597581B2 (ja) 2011-03-23 2011-03-23 窒化物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012204351A JP2012204351A (ja) 2012-10-22
JP5597581B2 true JP5597581B2 (ja) 2014-10-01

Family

ID=46859371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011064254A Active JP5597581B2 (ja) 2011-03-23 2011-03-23 窒化物半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US20120241751A1 (ja)
JP (1) JP5597581B2 (ja)
CN (1) CN102694019B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6161887B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015032744A (ja) 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
CN104517962B (zh) * 2013-09-30 2017-08-25 台达电子工业股份有限公司 半导体装置
JP6194769B2 (ja) * 2013-11-12 2017-09-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
US10062776B2 (en) * 2016-02-05 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6472839B2 (ja) * 2017-06-20 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
US11626513B2 (en) * 2018-12-13 2023-04-11 Intel Corporation Antenna gate field plate on 2DEG planar FET
JP7337618B2 (ja) * 2019-09-17 2023-09-04 株式会社東芝 半導体装置
FR3105580A1 (fr) * 2019-12-20 2021-06-25 Thales Transistor hemt ameliore
US11830913B2 (en) 2020-10-28 2023-11-28 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2553690B2 (ja) * 1989-02-13 1996-11-13 三菱電機株式会社 非対称構造ｆｅｔの製造方法
JP3555805B2 (ja) * 1996-05-16 2004-08-18 シャープ株式会社 化合物半導体装置
JP3214453B2 (ja) * 1998-08-04 2001-10-02 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
JP2006086354A (ja) 2004-09-16 2006-03-30 Toshiba Corp 窒化物系半導体装置
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
JP4761319B2 (ja) 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP2009267155A (ja) * 2008-04-25 2009-11-12 Sanken Electric Co Ltd 半導体装置
JP2010050347A (ja) 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5653607B2 (ja) 2008-11-26 2015-01-14 古河電気工業株式会社 ＧａＮ系電界効果トランジスタおよびその製造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP4794656B2 (ja) 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
US8304812B2 (en) * 2010-02-24 2012-11-06 Panasonic Corporation Terahertz wave radiating element

Also Published As

Publication number Publication date
US20120241751A1 (en) 2012-09-27
US20150123141A1 (en) 2015-05-07
CN102694019A (zh) 2012-09-26
JP2012204351A (ja) 2012-10-22
US9412857B2 (en) 2016-08-09
CN102694019B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
US9343542B2 (en) Method for fabricating enhancement mode transistor
JP5776217B2 (ja) 化合物半導体装置
JP4691060B2 (ja) ＧａＮ系半導体素子
JP6090764B2 (ja) 窒化物半導体装置およびその製造方法
US20150179741A1 (en) Semiconductor device
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP5654884B2 (ja) 窒化物半導体装置の製造方法
JP2010135640A (ja) 電界効果トランジスタ
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
US9082884B2 (en) Schottky diode
JP2008034438A (ja) 半導体装置
JP5468301B2 (ja) 窒化物半導体装置および窒化物半導体装置製造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
JP2012114320A (ja) 窒化物半導体電界効果トランジスタ
JP6244557B2 (ja) 窒化物半導体デバイス
JP2016167499A (ja) 半導体装置
JP5055737B2 (ja) ２次元キャリアガス層を有する電界効果トランジスタ
TW201838178A (zh) 半導體元件
JP2013065612A (ja) 窒化物半導体装置およびその製造方法
WO2016151704A1 (ja) 窒化物半導体素子及び電力変換装置
US20170069747A1 (en) Semiconductor device
JP2017055053A (ja) 半導体装置および半導体装置の製造方法
JP2011142182A (ja) 電界効果トランジスタ
JP2017085059A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R151 Written notification of patent or utility model registration

Ref document number: 5597581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250