JP2010219117A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010219117A
JP2010219117A JP2009061209A JP2009061209A JP2010219117A JP 2010219117 A JP2010219117 A JP 2010219117A JP 2009061209 A JP2009061209 A JP 2009061209A JP 2009061209 A JP2009061209 A JP 2009061209A JP 2010219117 A JP2010219117 A JP 2010219117A
Authority
JP
Japan
Prior art keywords
electrode
field plate
length
semiconductor layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009061209A
Other languages
English (en)
Inventor
Wataru Saito
藤 渉 齋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009061209A priority Critical patent/JP2010219117A/ja
Priority to US12/711,908 priority patent/US8237196B2/en
Publication of JP2010219117A publication Critical patent/JP2010219117A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】窒化物半導体を用いたＨＦＥＴまたはショットキーダイオードにおける信頼性を高める。
【解決手段】第１および第２の電極上に積層するように形成された第1および第２のフィールドプレート電極の少なくともいずれかにおいて、前記第１の電極から第２の電極へと向かう第１の方向における長さを、前記第１の方向に直交する第２の方向において周期的に変化させる。
【選択図】図１

Description

本発明は半導体装置に関する。
スイッチング素子やダイオードなどのパワー半導体素子は、スイッチング電源やインバータなどの回路に用いられ、その特性として高耐圧・低オン抵抗が求められる。
しかし、耐圧とオン抵抗との間には、素子材料で決まるトレードオフの関係がある。主な素子材料であるシリコンについては、これまでの技術開発の進歩により既にその限界近くまで低オン抵抗が実現されているため、オン抵抗を更に低減するには素子材料を変更する必要がある。
そこで、ＧａＮやＡｌＧａＮなどの窒化物半導体や炭化珪素（ＳｉＣ）などのワイドバンドギャップ半導体をスイッチング素子材料として用いることにより、素子材料で決まるトレードオフ関係を改善でき、飛躍的に低オン抵抗化が可能になった。
ここで、ＧａＮやＡｌＧａＮなどの窒化物半導体を用いた素子で、低オン抵抗が得られやすい素子として、例えばＡｌＧａＮ／ＧａＮへテロ構造を用いたヘテロ接合電界効果トランジスタ（Ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ以下、単に「ＨＦＥＴ」という）が挙げられる。このＨＦＥＴは、ヘテロ界面チャネルの高移動度とピエゾ分極により発生する高電子濃度とにより、低オン抵抗を実現するものである。
しかし、ＨＦＥＴは横型素子であるため、ゲート・ドレイン間に高電圧を印加した際にゲートの端部に電界が集中し、これに起因して高電界が発生すると、高電界により加速された電子がパッシベーション膜やＡｌＧａＮ層へ飛び込んで結晶欠陥を発生させる。その結果、特性が変動して素子の信頼性が劣化するという問題があった。
このような高電界に起因した信頼性劣化を抑制させるためには、電界集中を緩和することが有効である。電界緩和を実現する構造としてフィールドプレート構造がある（例えば特許文献１）。さらに、複数のフィールドプレート電極を形成し、各フィールドプレート電極下の絶縁膜厚がドレイン側に厚くなるように段階的に変化させることにより、電界が集中する箇所が増えて電界ピークを低下させることができる。
しかしながら、絶縁膜の堆積回数が増えると膜厚のばらつきによる特性ばらつきが増えるという欠点があり、さらに、絶縁膜が厚くなり過ぎると膜応力が増加することで絶縁膜中にクラックが入り、クラックに起因して信頼性が劣化するという問題もあった。
特開２００５−０９３８６４号公報
本発明の目的は、高い信頼性を有する半導体装置を提供することにある。
本発明の一態様によれば、ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）で形成される第１の半導体層と、前記第１の半導体層上に形成されたノンドープまたはｎ型のＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）で形成される第２の半導体層と、前記第２の半導体層上に形成された第１の電極と、前記第２の半導体層上で前記第１の電極から離隔するように形成され前記第２の半導体層に電気的に接続された第２の電極と、前記第２の半導体層上で前記第１および第２の電極を覆うように形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記第１の電極に電気的に接続された第１のフィールドプレート電極と、前記第１のフィールドプレート電極を覆うように形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された第２のフィールドプレート電極と、を備え、前記第１のフィールドプレート電極および前記第２のフィールドプレート電極の少なくともいずれかは、前記第１の電極から前記第２の電極へと向かう第１の方向における長さが、前記第１の方向に直交する第２の方向において周期的に変化していることを特徴とする半導体装置が提供される。
本発明によれば、高い信頼性を有する半導体装置が提供される。
本発明の第１の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図。 図１のＧａＮ―ＨＦＥＴの第１の変形例を示す図。 図１のＧａＮ―ＨＦＥＴの第２の変形例を示す図。 図１のＧａＮ―ＨＦＥＴの第３および第４の変形例を示す図。 本発明の第２の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図。 図５のＧａＮ―ＨＦＥＴの一変形例を示す図。 本発明の第３の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図。 本発明の第４の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図。 本発明の第５の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図。 図９に示すＧａＮ−ＨＦＥＴの一変形例を示す図。 本発明の第６の実施の形態によるＧａＮ−ＨＳＢＤの概略構造を示す図。
以下、本発明の実施の形態のいくつかについて、図面を参照しながら説明する。以下の各図において同一部分には同一の参照番号を付し、その重複説明は必要な場合に限り行う。
（１）第１の実施の形態
図１は、本発明の第１の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図である。
図１上部の略示断面図に示すように、本実施形態のＧａＮ―ＨＦＥＴ１は、チャネル層３１と、バリア層３２と、ソース電極ＳＥと、ドレイン電極ＤＥと、ゲート電極ＧＥ１と、絶縁膜６，８と、フィールドプレート電極ＦＦＰ１，ＳＦＰ１とを備える。
チャネル層３１はノンドープＧａＮ層で形成され、本実施形態において例えば第１の半導体層に対応する。バリア層３２はチャネル層３１の上にノンドープＡｌＧａＮ層で形成され、本実施形態において例えば第２の半導体層に対応する。ゲート電極ＧＥ１は、バリア層３２との間でショットキー接合をなすようにバリア層３２上に形成されている。ゲート電極ＧＥ１は、本実施形態において例えば制御電極に対応する。ソース電極ＳＥとドレイン電極ＤＥとはバリア層３２の上でゲート電極ＧＥ１を間に挟むように互いに離隔してバリア層３２に電気的に接続するように形成される。ここで、ソース電極ＳＥからドレイン電極ＤＥに向かう方向をＸ方向とし、平面図内でＸ方向に直交する方向をＹ方向とする。
そして、バリア層３２上にソース電極ＳＥ、ドレイン電極ＤＥおよびゲート電極ＧＥ１を覆うように絶縁膜６が形成され、絶縁膜６上にゲート電極ＧＥ１に電気的に接続されるようにフィールドプレート電極ＦＦＰ１が形成される。本実施形態において、絶縁膜６およびフィールドプレート電極ＦＦＰ１は、例えば第１の絶縁膜および第１のフィールドプレート電極にそれぞれ対応する。また、フィールドプレート電極ＦＦＰ１を覆うように絶縁膜８が形成され、さらに、絶縁膜８の上にフィールドプレート電極ＳＦＰ１がソース電極ＳＥに電気的に接続されるように形成される。本実施形態において、絶縁膜８およびフィールドプレート電極ＳＦＰ１は、例えば第２の絶縁膜および第２のフィールドプレート電極にそれぞれ対応する。
図１中央の平面図に示すように、フィールドプレート電極ＦＦＰ１とフィールドプレート電極ＳＦＰ１は、平面視においてそれぞれ櫛型の形状をなすように形成される。このため、ソース電極ＳＥからドレイン電極ＤＥへ向かうＸ方向におけるフィールドプレート電極の長さがＹ方向において周期的に変化している。本実施形態において、Ｘ方向およびＹ方向は例えば第１２および第２の方向にそれぞれ対応する。
このように、フィールドプレート電極ＦＦＰ１，ＳＦＰ１のＸ方向の長さをＹ方向において変化させることにより、電極の長い部分と短い部分との両方にそれぞれ端部ができる。電界は各端部で集中するので、図１下部の電界分布グラフに示すように、Ｘ方向の長さが変化していない従来の構造（点線部分）と比較して電界ピークを低減することが可能になる（実線部分）。
電界ピークが小さくなると、電界加速によって高エネルギーを有するチャネル電子がＡｌＧａＮのバリア層３２や絶縁膜６へ飛び込む確率が低下する。これにより、結晶欠陥や界面準位が発生し難くなって、リーク電流、耐圧およびオン抵抗などの特性の変動が起き難くなる。即ち、半導体装置の信頼性を高めることができる。
なお、図１中の平面図においては、説明を容易にするため、絶縁膜８のうちフィールドプレート電極ＳＦＰ１が積層された部分と、フィールドプレート電極ＳＦＰ１のうちフィールドプレート電極ＦＦＰ１の左端に対応する箇所から紙面左側の部分とを省略した。この点は、以下の図２、図３、図５乃至図８の各の平面図において同様である。
図１では、フィールドプレート電極ＦＦＰ１，ＳＦＰ１の双方でＸ方向の長さがＹ方向に変化している構造のＧａＮ―ＨＦＥＴ１を示したが、これに限ることなく、例えば図２のＧａＮ―ＨＦＥＴ２に示すように、フィールドプレート電極ＳＦＰ２の長さは変化せず、フィールドプレート電極ＦＦＰ１のみについてＸ方向の長さが変化するものも実施可能である。また、図３のＧａＮ―ＨＦＥＴ３に示すように、フィールドプレート電極ＦＦＰ２の長さは変化せず、フィールドプレート電極ＳＦＰ１のみＸ方向の長さが変化するものも実施可能である。
また、図１乃至図３では、櫛形の平面形状を有するフィールドプレート電極ＦＦＰ１，ＳＦＰ１を示したが、フィールドプレート電極の最もドレイン電極ＤＥに近い端部だけでなく、次にドレイン電極ＤＥに近い端部でも電界が集中するように、例えば図４（ａ）に示すように、電極が長い部分の幅ａは、短い部分の幅ｂよりも狭いことが望ましい（ａ＜ｂ）。同様に、長い部分と短い部分の長さの差ｃは、短い部分の幅ｂよりも小さいことが望ましい（ｃ＜ｂ）。
また、フィールドプレート電極の平面形状は、櫛形に限定されることはなく、例えば図４（ｂ）に示すような台形波状でも同様の効果を得ることができる。台形波状の場合でも、最もドレイン電極ＤＥに近い端部だけでなく、次にドレイン電極ＤＥに近い端部にも電界を集中させるため、図４（ｂ）に示すように、電極が長い部分の幅ａは、短い部分の幅ｂよりも狭いことが望ましい（ａ＜ｂ）。同様に、長い部分と短い部分の長さの差ｃも、短い部分の幅ｂよりも小さいことが望ましい（ｃ＜ｂ）。
さらに、図４（ｃ）に示すように、フィールドプレート電極の平面形状は、波型の形状でも実施可能である。本例においても、最もドレイン電極ＤＥに近い端部だけでなく、次にドレイン電極ＤＥに近い端部でも電界が集中するように、電極の長さが変化する周期ｄは、長い部分と短い部分の長さの差ｃよりも大きいことが望ましい（ｃ＜ｄ）。
（２）第２の実施形態
図５は、本発明の第２の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図である。以下の第２乃至第６の実施の形態では、第１の実施の形態と異なる部分についてのみ説明する。
図１との対比により明らかなように、本実施形態のＧａＮ−ＨＦＥＴ４の第１の特徴は、フィールドプレート電極ＦＦＰ１の長さの変化ｅよりもフィールドプレート電極ＳＦＰ４の長さの変化ｆの方が大きい点（ｅ＜ｆ）にある。このようにフィールドプレート電極ＦＦＰ１とＳＦＰ４との間でＸ方向の長さを大きく変化させることにより、より緩慢な電界分布を得ることができる。
また、ＧａＮ−ＨＦＥＴ４の第２の特徴は、フィールドプレート電極ＳＦＰ４下の絶縁膜６および絶縁膜８の厚さの合計ｈがフィールドプレート電極ＦＦＰ１下の絶縁膜６の厚さｇよりも厚い点（ｇ＜ｈ）にある。このようにフィールドプレート電極ＦＦＰ１とＳＦＰ４との間でＸ方向の長さに応じて直下の絶縁膜の厚さを変化させることにより、電界ピークをさらに低下させることができる。フィールドプレート電極ＦＦＰ１，ＳＦＰ４の長さの変化の比ｅ／ｆは、絶縁膜６の厚さｇと絶縁膜６および絶縁膜８の厚さの合計ｈの比（ｇ／ｈ）と等しくすることが望ましい。
さらに、図６に示す変形例５のように、フィールドプレート電極ＦＦＰ１の長さが変化する周期ｉよりもフィールドプレート電極ＳＦＰ５の長さが変化する周期ｊの方を大きくする（ｉ＜ｊ）ことによっても同様の効果を得ることができる。フィールドプレートの長さの周期ｉとｊの比は、絶縁膜厚ｇとｈの比と等しくすることが望ましい（ｉ／ｊ＝ｇ／ｈ）。
（３）第３の実施形態
図７は、本発明の第３の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図である。
図５との対比により明らかなように、本実施形態のＧａＮ−ＨＦＥＴ６の特徴は、フィールドプレート電極ＦＦＰ１とフィールドプレート電極ＳＦＰ６のＸ方向の長さが共通の周期で変化している一方、互いの位相がずれている点にある。このような構造により、電界集中する箇所が確実に分散されるので、電界ピークをさらに低下させることができる。図５では、半周期ずつずれるような構造を示したが、これに限ることなく例えば１／４周期でも位相がずれてさえいれば同様の効果を得ることができる。
（４）第４の実施形態
図８は、本発明の第４の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図である。
図５との対比により明らかなように、本実施形態のＧａＮ−ＨＦＥＴ７の特徴は、フィールドプレート電極のみならず、ゲート電極ＧＥ２においてもＸ方向の長さがＹ方向において周期的に変化している点にある。このような電極構造により、ドレイン電極ＤＥの側でゲート端が二つに分かれ、電界が集中する箇所が増える。これにより、ゲート端電界ピークを低下させることができる。
図８では、櫛型の平面形状を有するゲート電極ＧＥ２を示したが、これに限ることなく、例えば図４（ｂ）および（ｃ）に示したような他の形状でもフィールドプレート電極の形状と同様に実施可能である。ここで、ＡｌＧａＮバリア層３２は、絶縁膜６および絶縁膜８よりも薄いので、電界集中を均等に分散させるためには、ゲート電極ＧＥ２の長さの変化ｋは、フィールドプレート電極ＦＦＰ１，ＳＦＰ４の長さの変化ｅ、ｆよりも小さいことが望ましい（ｋ＜ｅ＜ｆ）。
（５）第５の実施形態
図９は、本発明の第５の実施の形態によるＧａＮ―ＨＦＥＴの概略構成を示す図である。同図の上部の断面図は同図下部の平面図のＡ−Ａ切断線に沿った図であり、また、同図の中央部の断面図は同図下部の平面図のＢ−Ｂ切断線に沿った図である。
図１との対比により明らかなように、本実施形態のＧａＮ−ＨＦＥＴ１１の特徴は、積層されるフィールドプレート電極が、ソース電極ＳＥに接続されたフィールドプレート電極ＦＦＰ１１ａ、ＳＦＰ１１ａと、ゲート電極ＧＥ１に接続されたフィールドプレート電極ＦＦＰ１１ｂ、ＳＦＰ１１ｂとで構成され、かつ、それぞれのＸ方向の長さが異なる点にある。このような構造により、電界集中する箇所がさらに分散されて、電界ピークをさらに低下させることができ、これまでに示してきた構造と同等の効果が得られる。
また、ソース電極ＳＥに接続されたフィールドプレート電極ＦＦＰ１１ａ、ＳＦＰ１１ａとゲート電極ＧＥ１に接続されたフィールドプレート電極ＦＦＰ１１ｂ、ＳＦＰ１１ｂとの間でＸ方向の長さを変化させることにより、ゲート・ソース間の容量、ゲート・ドレイン間の容量、ドレイン・ソース間の容量をそれぞれ変化させることができるという利点もある。なお、図９下部の平面図に示すように、フィールドプレート電極ＦＦＰ１１ａ、ＳＦＰ１１ａとフィールドプレート電極ＦＦＰ１１ｂ、ＳＦＰ１１ｂとの間は絶縁膜６，８の一部によって互いに絶縁されている。
図９に示したＧａＮ−ＨＦＥＴ１１では、ソース電極ＳＥに接続されたフィールドプレート電極ＦＦＰ１１ａ、ＳＦＰ１１ａと、ゲート電極ＧＥ１に接続されたフィールドプレート電極ＦＦＰ１１ｂ、ＳＦＰ１１ｂとの間で互いに接する面積が大きくなって、ゲート・ソース間容量が大きくなり、このため、ゲート電極ＧＥ１にノイズが入っても、誤動作し難くなる。また、ゲート・ソース間容量が大きくなることで、静電気破壊も起き難くなる。
図１０は、図９に示すＧａＮ−ＨＦＥＴ１１の一変形例を示す。図１０に示すＧａＮ−ＨＦＥＴ１２は、ゲート電極ＧＥ１のみに接続されて櫛形の平面形状を有するフィールドプレート電極ＦＦＰ１２並びに、ソース電極ＳＥに接続されたフィールドプレート電極ＳＦＰ１１ａおよびゲート電極ＧＥに接続されたフィールドプレート電極ＳＦＰ１１ｂを備える。本変形例のＧａＮ−ＨＦＥＴ１２は、このような構造にすることで、ゲート・ドレイン間容量を大きくすることができ、スイッチング時のｄＶ／ｄｔを抑制し、サージ電圧を小さくすることができる。
このように、それぞれのフィールドプレート電極の長さを任意に設定することにより、容量の大きさを変化させることできる。このため、図示された組み合わせに限定されることはなく、ソース電極ＳＥに接続されるフィールドプレート電極の長さとゲート電極ＧＥ１，ＧＥ２に接続されるフィールドプレート電極の長さを様々に変化させて実施することが可能である。
なお、図９および図１０中の各平面図においては、説明を容易にするため、フィールドプレート電極ＦＦＰ１１ａ，ＦＦＰ１１ｂ，ＦＦＰ１２、ＳＦＰ１１ａ，ＳＦＰ１１ｂのうちゲート電極ＧＥ１，ＧＥ２から紙面左側の部分を省略した。
（６）第６の実施形態
図１１は、本発明の第６の実施の形態による半導体装置の概略構造を示す図である。同図に示すＧａＮ−ＨＳＢＤ２１は、ヘテロ構造を用いたショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）であり、図１との対比により明らかなように、ＨＦＥＴ１のゲート・ドレイン間部分を抜き出してＨＳＢＤに適用したのと同様の構造を有する。
即ち、図１１上部の略示断面図に示すように、本実施形態のＧａＮ―ＨＳＢＤ２１は、図１のＨＦＥＴ１のゲート電極ＧＥ１の左端から左側部分を除去した上で、ＨＦＥＴ１のゲート電極ＧＥ１を、バリア層３２との間でショットキー接合をなすようにバリア層３２上に形成されたアノード電極ＡＥに置換し、また、ＨＦＥＴ１のドレイン電極ＤＥを、バリア層３２との間でオーミック接合をなすように形成されたカソード電極ＫＥに置換したものに相当する。ＨＳＢＤ２１のフィールドプレート電極ＦＦＰ２１，ＳＦＰ２１も、図１のＨＦＥＴ１のフィールドプレート電極ＦＦＰ１，ＳＦＰ１にそれぞれ対応し、フィールドプレート電極ＳＦＰ２１がアノード電極ＡＥに電気的に接続されている点だけを除けばフィールドプレート電極ＦＦＰ１，ＳＦＰ１と実質的に同一である。本実施形態において、アノード電極ＡＥおよびカソード電極ＫＥは例えば第１および第２の電極に対応する。
図１のＨＦＥＴ１と同様に、本実施形態のＧａＮ−ＨＳＢＤ２１においてもフィールドプレート電極ＦＦＰ２１，ＳＦＰ２１のＸ方向の長さをＹ方向において変化させることにより、電界の集中が分散され、半導体装置の信頼性を高めることができる。
図１１では、フィールドプレート電極ＦＦＰ２１，ＳＦＰ２１の双方でＸ方向の長さがＹ方向に変化している構造のＧａＮ―ＨＦＥＴ１を示したが、これに限ることなく、例えば図２および図３で示した変形例ＨＦＥＴ２，ＨＦＥＴ３のように、フィールドプレート電極のどちらか一方の長さが変化するものも実施可能である。
また、図１１では、櫛形の平面形状を有するフィールドプレート電極を示したが、これに限ることなく、例えば図４（ｂ）および（ｃ）に示したように電極の平面形状が異なるものでも勿論実施可能である。
（７）第７乃至第９の実施の形態
前述した第６の実施の形態と同様に、本発明の第７乃至第９の実施の形態は、ＧａＮ−ＨＳＢＤに関するものであり、図５乃至図８を参照して上述したＨＦＥＴ４乃至７について、ゲート電極ＧＥ１，ＧＥ２を、バリア層３２との間でショットキー接合をなすようにバリア層３２上に形成されたアノード電極に置換し、かつ、ドレイン電極ＤＥを、バリア層３２との間でオーミック接合をなすように形成されたカソード電極に置換したものに相当する。また、フィールドプレート電極の構造も、積層される２つのフィールドプレート電極が共にアノード電極に電気的に接続される点を除けば、ＨＦＥＴ４乃至７におけるフィールドプレート電極と実質的に同一である。第７乃至第９の実施の形態によれば、このような構造により、電界集中する箇所が確実に分散されるので、アノード端における電界ピークを低下させることができ、その結果、半導体装置の信頼性を高めることができる。
（８）その他
以上、本発明の実施の形態について説明したが、本発明は、上記第１乃至第９の実施の形態に限定されるものではなく、その技術的範囲内でいわゆる当業者が容易に考え得る変形はすべて適用可能である。
例えば、上記実施形態では、チャネル層３１が形成される基板を特に図示していないが、これはサファイア基板の他ＳｉＣ基板、Ｓｉ基板、ＧａＮ基板のいずれでも実施可能であり、特定の基板材料に限定されることはない。また、基板の絶縁性や導電性、さらにその導電型にも限定されるものではない。
また、上記実施形態では、バリア層３２およびチャネル層３１として、ＡｌＧａＮ／ＧａＮの組み合わせで説明を行ったが、これに限るものでは決してなく、ＧａＮ／ＩｎＧａＮやＡｌＮ／ＡｌＧａＮなどの組み合わせでも実施可能である。
また、ノンドープＡｌＧａＮバリア層とノンドープＧａＮチャネル層を用いて説明を行ったが、ｎ型ＡｌＧａＮ層、ｎ型ＧａＮ層、ｎ型ＡｌＮ層を用いても実施可能である。
さらに、ショットキーゲート構造を用いて説明したが、ゲート電極下にゲート絶縁膜を形成したＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲート構造や、ｐ型ＧａＮ層、ｐ型ＡｌＧａＮ層やリセス構造を形成することによりノーマリーオフ化させた構造など、ゲート構造を様々な態様に変化させても実施可能である。
１〜７，１１，１２：ＧａＮ―ＨＦＥＴ
２１：ＧａＮ―ＨＦＥＴ
３１：ＧａＮチャネル層
３２：ＡｌＧａＮバリア層
３６，３８：絶縁膜
ＳＥ：ソース電極
ＤＥ：ドレイン電極
ＧＥ１，ＧＥ２：ゲート電極
ＦＦＰ１，ＦＦＰ２，ＦＦＰ１１ａ，１１ｂ，ＦＦＰ１２，ＦＦＰ２１，ＳＦＰ１，ＳＦＰ４〜６，ＳＦＰ１１ａ，１１ｂ，ＳＦＰ２１：フィールドプレート電極、
ＡＥ：アノード電極、
ＫＥ：カソード電極
ｉ：第１のフィールドプレート電極の長さが変化する周期
ｊ：第２のフィールドプレート電極の長さが変化する周期

Claims (5)

  1. ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）で形成される第１の半導体層と、
    前記第１の半導体層上に形成されたノンドープまたはｎ型のＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）で形成される第２の半導体層と、
    前記第２の半導体層上に形成された第１の電極と、
    前記第２の半導体層上で前記第１の電極から離隔するように形成され前記第２の半導体層に電気的に接続された第２の電極と、
    前記第２の半導体層上で前記第１および第２の電極を覆うように形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成され、前記第１の電極に電気的に接続された第１のフィールドプレート電極と、
    前記第１のフィールドプレート電極を覆うように形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成された第２のフィールドプレート電極と、
    を備え、
    前記第１のフィールドプレート電極および前記第２のフィールドプレート電極の少なくともいずれかは、前記第１の電極から前記第２の電極へと向かう第１の方向における長さが、前記第１の方向に直交する第２の方向において周期的に変化していることを特徴とする半導体装置。
  2. 前記第１のフィールドプレート電極の長さの変化に対する位相と前記第２のフィールドプレート電極の長さの変化に対する位相が一致していないことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のフィールドプレート電極の前記第１の方向における長さが変化する周期よりも、前記第２のフィールドプレート電極の前記第１の方向における長さが変化する周期の方が大きいことを特徴とする請求項１に記載の半導体装置。
  4. 前記第２の半導体層上で前記第１の電極を間に挟むように前記第２の電極と反対側に形成され前記第２の半導体層に電気的に接続された第３の電極をさらに備え、
    前記第２のフィールドプレート電極は前記第３の電極に電気的に接続され、
    前記第１の電極は電界効果トランジスタの制御電極をなし、前記第２および第３の電極は前記電界効果トランジスタの主電極をなす、
    ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第１の電極は前記第２の半導体層との間でショットキー接合を形成するアノード電極であり、
    前記第２の電極は前記第２の半導体層との間でオーミック接合を形成するカソード電極であり、
    前記第２のフィールドプレート電極は前記アノード電極に電気的に接続される、
    ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
JP2009061209A 2009-03-13 2009-03-13 半導体装置 Withdrawn JP2010219117A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009061209A JP2010219117A (ja) 2009-03-13 2009-03-13 半導体装置
US12/711,908 US8237196B2 (en) 2009-03-13 2010-02-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061209A JP2010219117A (ja) 2009-03-13 2009-03-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2010219117A true JP2010219117A (ja) 2010-09-30

Family

ID=42729960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009061209A Withdrawn JP2010219117A (ja) 2009-03-13 2009-03-13 半導体装置

Country Status (2)

Country Link
US (1) US8237196B2 (ja)
JP (1) JP2010219117A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012028643A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012156320A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
JP2014078557A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 半導体装置
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
US9337267B2 (en) 2014-02-06 2016-05-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device
JP2016134551A (ja) * 2015-01-21 2016-07-25 三菱電機株式会社 ショットキーバリアダイオード
JP2017038047A (ja) * 2015-08-04 2017-02-16 パワー・インテグレーションズ・インコーポレーテッド 集積型高性能横方向ショットキーダイオード
JP2017054960A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
JP2017524247A (ja) * 2014-11-19 2017-08-24 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． ショットキーダイオード及びその製造方法
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204580B1 (ko) * 2010-12-09 2012-11-26 삼성전기주식회사 질화물계 반도체 소자
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5597581B2 (ja) 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
DE102013006624B3 (de) * 2013-04-18 2014-05-28 Forschungszentrum Jülich GmbH Hochfrequenzleiter mit verbesserter Leitfähigkeit und Verfahren seiner Herstellung
JP6211804B2 (ja) * 2013-05-30 2017-10-11 トランスフォーム・ジャパン株式会社 半導体装置
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
FR3050573B1 (fr) * 2016-04-22 2019-10-18 Exagan Dispositif avec plaques de champ segmentees
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
JP6874928B2 (ja) * 2017-10-24 2021-05-19 住友電工デバイス・イノベーション株式会社 半導体装置
US10103239B1 (en) * 2017-12-28 2018-10-16 Vanguard International Semiconductor Corporation High electron mobility transistor structure
US10483356B2 (en) * 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design
JP2019165063A (ja) * 2018-03-19 2019-09-26 株式会社東芝 半導体装置
CN110649096B (zh) * 2019-10-08 2021-06-04 电子科技大学 一种高压n沟道HEMT器件
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
CN111477690B (zh) * 2020-04-02 2021-05-07 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN111613670B (zh) * 2020-06-02 2022-10-18 华南师范大学 一种三明治弧形栅极结构的hemt器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012028643A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012156320A (ja) * 2011-01-26 2012-08-16 Toshiba Corp 半導体素子
JP2014078557A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 半導体装置
US10074736B2 (en) 2012-10-09 2018-09-11 Kabushiki Kaisha Toshiba Semiconductor device
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
US9337267B2 (en) 2014-02-06 2016-05-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device
JP2017524247A (ja) * 2014-11-19 2017-08-24 蘇州捷芯威半導体有限公司Ｇｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． ショットキーダイオード及びその製造方法
JP2016134551A (ja) * 2015-01-21 2016-07-25 三菱電機株式会社 ショットキーバリアダイオード
CN106449772A (zh) * 2015-08-04 2017-02-22 电力集成公司 用于制造横向肖特基二极管的方法以及该二极管
JP2017038047A (ja) * 2015-08-04 2017-02-16 パワー・インテグレーションズ・インコーポレーテッド 集積型高性能横方向ショットキーダイオード
JP2017054960A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US8237196B2 (en) 2012-08-07
US20100230717A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP2010219117A (ja) 半導体装置
US9461122B2 (en) Semiconductor device and manufacturing method for the same
JP4041075B2 (ja) 半導体装置
US9911843B2 (en) Semiconductor device
JP4002918B2 (ja) 窒化物含有半導体装置
JP5672756B2 (ja) 半導体装置
JP5653326B2 (ja) 窒化物半導体装置
JP5691267B2 (ja) 半導体装置
US8823061B2 (en) Semiconductor device
US20130248931A1 (en) Nitride semiconductor device
JP2006269586A (ja) 半導体素子
JP5534661B2 (ja) 半導体装置
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US20110133205A1 (en) Field-effect transistor
CN104051520A (zh) 高电子迁移率的半导体器件及其方法
JP2010103158A (ja) 双方向スイッチ
JP2007180143A (ja) 窒化物半導体素子
JP2007048866A (ja) 窒化物半導体素子
JP2007059589A (ja) 窒化物半導体素子
JP2010045364A (ja) トランジスタ
WO2019003746A1 (ja) 半導体装置
JP2018056506A (ja) 半導体装置
US20150263001A1 (en) Semiconductor device
JP5548906B2 (ja) 窒化物系半導体装置
WO2012144100A1 (ja) 窒化物系半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605