JP6874928B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6874928B2
JP6874928B2 JP2017205093A JP2017205093A JP6874928B2 JP 6874928 B2 JP6874928 B2 JP 6874928B2 JP 2017205093 A JP2017205093 A JP 2017205093A JP 2017205093 A JP2017205093 A JP 2017205093A JP 6874928 B2 JP6874928 B2 JP 6874928B2
Authority
JP
Japan
Prior art keywords
electrode
field plate
gate electrode
source
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017205093A
Other languages
English (en)
Other versions
JP2019079909A (ja
Inventor
文生 山田
文生 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2017205093A priority Critical patent/JP6874928B2/ja
Priority to CN201811242525.0A priority patent/CN109698236B/zh
Priority to US16/169,826 priority patent/US10546935B2/en
Priority to TW107137508A priority patent/TWI772545B/zh
Publication of JP2019079909A publication Critical patent/JP2019079909A/ja
Application granted granted Critical
Publication of JP6874928B2 publication Critical patent/JP6874928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明は、半導体装置に関する。
特許文献１には、フィールドプレート電極を有する電界効果トランジスタが記載されている。
特開２００８−２７７６０４号公報
窒化物半導体を主な構成材料とする電界効果トランジスタ等の半導体装置においては、ゲート端等に加わる電界を緩和するため、ゲート電極を覆う絶縁膜上にフィールドプレートが設けられることがある。フィールドプレートを設けることにより、電流コラプス現象によるドレイン電流の減少等が抑制される。また、フィールドプレートは、ドレイン電極とゲート電極との間のカップリングを遮蔽する効果も有する。
通常、フィールドプレートは、ソース電極と電気的に接続されてソース電極と同電位とされる。そのために、フィールドプレートは、窒化物半導体の活性領域上から不活性領域上まで延在して形成され、不活性領域上においてソース配線（ソース電極上から不活性領域上にわたって延びるめっき配線）に接触する（特許文献１を参照）。しかしながら、ソース配線との接触部分に至るまでの経路に存在するゲート電極の側面による段差によって、フィールドプレートに段切れが生じるおそれがある。この段切れにより、ゲート電極上に形成された部分とソース配線に接触する部分との間の導通が阻害されると、ゲート電極上のフィールドプレートがソース電極と同電位とならず、半導体装置の所望の特性が得られないおそれがある。
本発明は、このような問題点に鑑みてなされたものであり、フィールドプレートにおけるゲート電極上に形成された部分とソース配線に接触する部分との間の導通の信頼性を高めることができる半導体装置を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る半導体装置は、窒化物半導体層と、窒化物半導体層上に設けられ、第１方向に並ぶソース電極、ゲート電極、及びドレイン電極と、窒化物半導体層上に設けられ、ゲート電極を覆う第１部分を含む絶縁膜と、絶縁膜の第１部分上に設けられたフィールドプレートと、ソース電極の表面と接触し、ソース電極の表面上から第１方向と交差する第２方向に延びるソース配線と、を備える。ゲート電極は、第２方向におけるソース電極の端部外方へ延在する。フィールドプレートは、第１部分上からゲート電極上をソース電極の端部外方へ延在する部分を含み、該部分においてソース配線と接触する。
本発明による半導体装置によれば、フィールドプレートにおけるゲート電極上に形成された部分とソース配線に接触する部分との間の導通の信頼性を高めることができる。
図１は、本発明の一実施形態に係る半導体装置としてのトランジスタを示す平面図である。 図２の（ａ）は、図１に示されたトランジスタのIIａ−IIａ線に沿った断面図である。図２の（ｂ）は、図１に示されたトランジスタのIIｂ−IIｂ線に沿った断面図である。 図３の（ａ）は、トランジスタの製造工程を示す平面図である。図３の（ｂ）は、（ａ）のIII−III線に沿った断面図である。 図４の（ａ）は、トランジスタの製造工程を示す平面図である。図４の（ｂ）は、（ａ）のIV−IV線に沿った断面図である。 図５の（ａ）は、トランジスタの製造工程を示す平面図である。図５の（ｂ）は、（ａ）のＶ−Ｖ線に沿った断面図である。 図６の（ａ）は、トランジスタの製造工程を示す平面図である。図６の（ｂ）は、（ａ）のVI−VI線に沿った断面図である。 図７は、別のトランジスタの構成を示す平面図である。 図８の（ａ）は、図７に示されたトランジスタのVIIIａ−VIIIａ線に沿った断面図である。図８の（ｂ）は、図７に示されたトランジスタのVIIIｂ−VIIIｂ線に沿った断面図である。図８の（ｃ）は、図７に示されたトランジスタのVIIIｃ−VIIIｃ線に沿った断面図である。
［本発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。一実施形態に係る半導体装置は、窒化物半導体層と、窒化物半導体層上に設けられ、第１方向に並ぶソース電極、ゲート電極、及びドレイン電極と、窒化物半導体層上に設けられ、ゲート電極を覆う第１部分を含む絶縁膜と、絶縁膜の第１部分上に設けられたフィールドプレートと、ソース電極の表面と接触し、ソース電極の表面上から第１方向と交差する第２方向に延びるソース配線と、を備える。ゲート電極は、第２方向におけるソース電極の端部外方へ延在する。フィールドプレートは、第１部分上からゲート電極上をソース電極の端部外方へ延在する部分を含み、該部分においてソース配線と接触する。
この半導体装置では、ゲート電極がソース電極の端部外方へ延在しており、フィールドプレートの一部は、絶縁膜の第１部分上から、ゲート電極上をソース電極の端部外方へ延在する。この場合、ゲート電極上に形成されたフィールドプレートの部分とソース配線に接触するフィールドプレートの部分との間に、ゲート電極の側面による段差は存在しない。従って、フィールドプレートの段切れが抑制され、ゲート電極上に形成された部分とソース配線に接触する部分との導通の信頼性を高めることができる。
上記の半導体装置において、絶縁膜は、ゲート電極とドレイン電極との間に位置する第２部分を更に含み、フィールドプレートは、絶縁膜の第２部分上にも設けられており、第２部分上からゲート電極の側面に沿ってソース電極の端部外方へ延在する部分を更に含み、該部分においてもソース配線と接触してもよい。これにより、フィールドプレートにおける、ゲート電極とドレイン電極との間に位置する部分と、ソース配線に接触する部分との導通の信頼性を高めることができる。また、ゲート電極とドレイン電極との間に位置する部分をフィールドプレートが有することにより、電流コラプス現象の抑制、ドレイン電極とゲート電極との間のカップリングの遮蔽といったフィールドプレートによる効果を更に顕著に得ることができる。
上記の半導体装置において、フィールドプレートにおいてソース電極と接触する部分の第２方向における幅は、フィールドプレートにおいてソース電極とドレイン電極との間に位置する部分の第１方向における幅よりも広くてもよい。これにより、フィールドプレートとソース電極とをより確実に接触させて、フィールドプレートの動作の信頼性を高めることができる。
上記の半導体装置において、ソース電極の端部外方は、窒化物半導体層の不活性領域上であってもよい。これにより、ゲート電極がソース電極の端部外方まで延在することによる、半導体装置の通常の動作への影響を低減することができる。
［本発明の実施形態の詳細］
本発明の実施形態に係る半導体装置の製造方法および半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明の一実施形態に係る半導体装置としてのトランジスタ１Ａを示す平面図である。図２の（ａ）は、図１に示されたトランジスタ１ＡのIIａ−IIａ線に沿った断面図である。図２の（ｂ）は、図１に示されたトランジスタ１ＡのIIｂ−IIｂ線に沿った断面図である。なお、説明のため、図１においては絶縁膜２１〜２３の図示が省略されている。
図１及び図２の（ａ）に示されるように、本実施形態のトランジスタ１Ａは、基板１１と、基板１１上に設けられた窒化物半導体層１８と、窒化物半導体層１８上に設けられたドレイン電極３１、ソース電極３２、及びゲート電極３３とを備える。基板１１は、平坦な表面を有する結晶成長用の基板である。基板１１として、例えばＳｉ基板、ＳｉＣ基板、サファイア基板、又はダイヤモンド基板が挙げられる。基板１１の厚さは、例えば５００μｍである。
本実施形態のトランジスタ１Ａは、高電子移動度トランジスタ（ＨＥＭＴ）である。すなわち、窒化物半導体層１８は、チャネル層１２及び電子供給層１３を少なくとも有する。チャネル層１２と電子供給層１３との界面に２次元電子ガス（２ＤＥＧ）が生じることにより、チャネル領域が形成される。チャネル層１２は、基板１１の表面からエピタキシャル成長した層である。チャネル層１２における電子供給層１３との界面近傍の領域は、チャネル領域として機能する。チャネル層１２は、例えばＧａＮ層である。チャネル層１２の厚さは、例えば１μｍである。電子供給層１３は、チャネル層１２上にエピタキシャル成長した層である。電子供給層１３の厚さは、例えば２０ｎｍである。電子供給層１３は、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、又はＩｎＡｌＧａＮ層等である。一実施例では、電子供給層１３はＡｌ0.25Ｇａ0.75Ｎからなる。電子供給層１３は、ｎ型化していてもよい。なお、窒化物半導体層１８は、電子供給層１３上に、図示しないキャップ層を更に有してもよい。その場合、キャップ層の厚さは例えば５ｎｍである。キャップ層は例えばＧａＮ層であり、ｎ型化していてもよい。
図１に示されるように、窒化物半導体層１８は、活性領域Ａ１と不活性領域Ａ２とを有する。活性領域Ａ１は、トランジスタとして動作する領域である。不活性領域Ａ２は、窒化物半導体層１８に例えばアルゴン（Ａｒ）等のイオンが注入されることによって不活性化された領域である。不活性領域Ａ２は、互いに隣り合うトランジスタ１Ａ同士の電気的な分離、及びトランジスタ１Ａの動作領域の限定のために設けられる。
ドレイン電極３１及びソース電極３２は、窒化物半導体層１８の活性領域Ａ１上に設けられ、活性領域Ａ１と接触している。本実施形態では、１つのドレイン電極３１と、２つのソース電極３２とが、１つの活性領域Ａ１上に設けられる。一方のソース電極３２、ドレイン電極３１、及び他方のソース電極３２は、窒化物半導体層１８の表面に沿った方向Ｄ１（第１方向）においてこの順に並んでおり、方向Ｄ１と交差（例えば直交）する方向Ｄ２（第２方向）を長手方向とする長方形状といった平面形状をそれぞれ有する。ドレイン電極３１及びソース電極３２は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。Ａｌ層は、窒化物半導体層１８の厚さ方向において、Ｔｉ層によって挟まれていてもよい。この積層構造は、熱処理により合金化されている。Ｔｉ層の厚さは例えば１０ｎｍであり、Ａｌ層の厚さは例えば２００ｎｍである。
ドレイン電極３１及びソース電極３２は、電子供給層１３と接触してもよく、電子供給層１３上に設けられたキャップ層と接触してもよい。或いは、ドレイン電極３１及びソース電極３２は、電子供給層１３の一部が除去されることにより露出したチャネル層１２上に設けられ、電子供給層１３とチャネル層１２との界面付近と接触してもよい。ドレイン電極３１及びソース電極３２の厚さは、例えば３００ｎｍである。
窒化物半導体層１８の不活性領域Ａ２上には、複数のトランジスタ１Ａにわたって延びる共通ドレイン配線が配設されている。また、不活性領域Ａ２上には、複数のトランジスタ１Ａにわたって延びる共通ソース配線が配設されている。共通ドレイン配線は、方向Ｄ２における活性領域Ａ１の一方側に配設され、共通ソース配線は、方向Ｄ２における活性領域Ａ１の他方側に配設される。すなわち、活性領域Ａ１は、方向Ｄ２において共通ドレイン配線と共通ソース配線とに挟まれている。
ドレイン電極３１は、ドレイン電極３１上に設けられたドレイン配線４１を介して、共通ドレイン配線に接続されている。ドレイン配線４１は、ドレイン電極３１の長手方向（方向Ｄ２）に沿って延びており、ドレイン電極３１の表面（上面）と接触する。ドレイン配線４１は、その長手方向の一端において共通ドレイン配線と一体的に繋がっており、その長手方向の他端４１ａはドレイン電極３１上（活性領域Ａ１上）に位置する。
各ソース電極３２は、それぞれの上に設けられたソース配線４２を介して、共通ソース配線に接続されている。各ソース配線４２は、各ソース電極３２の長手方向（方向Ｄ２）に沿って延びており、各ソース電極３２の表面（上面）と接触する。各ソース配線４２の長手方向の一端は、共通ソース配線と一体的に繋がっている。各ソース配線４２の長手方向の他端４２ａは、各ソース電極３２の表面上から、方向Ｄ２に沿って、共通ソース配線とは反対側（共通ドレイン配線側）の各ソース電極３２の端部外方に延出している。各ソース配線４２の他端４２ａは、不活性領域Ａ２上に位置する。共通ドレイン配線及び共通ソース配線、並びにドレイン配線４１及びソース配線４２は、例えばＡｕめっきによって同時に形成され、これらの厚さは例えば５μｍである。
ゲート電極３３は、窒化物半導体層１８の活性領域Ａ１上から、共通ドレイン配線側の不活性領域Ａ２上にわたって設けられている。本実施形態では、２つのゲート電極３３が、窒化物半導体層１８上に設けられる。一方のゲート電極３３は、一方のソース電極３２とドレイン電極３１との間に位置する。他方のゲート電極３３は、他方のソース電極３２とドレイン電極３１との間に位置する。ゲート電極３３は、方向Ｄ２を長手方向として延びている。ゲート電極３３は、例えばニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、及び金（Ａｕ）層の積層構造を有する。Ｎｉ層の厚さは例えば１００ｎｍであり、Ｐｄ層の厚さは例えば５０ｎｍであり、Ａｕ層の厚さは例えば５００ｎｍである。Ｎｉ層は、窒化物半導体層１８とショットキ接触をなす。ゲート電極３３全体の厚さ（高さ）は、Ｎｉ層、Ｐｄ層、及びＡｕ層それぞれの膜厚均一性を考慮すると３００ｎｍ以上が好ましく、絶縁膜２２でゲート電極３３を十分に覆うことを考慮すると７００ｎｍ以下が好ましい。
２つのゲート電極３３は、これらのゲート電極３３の長手方向と交差する方向Ｄ１に沿って延びるゲート配線３６によって相互に接続されている。ゲート配線３６は、活性領域Ａ１に対して共通ソース配線側の不活性領域Ａ２上に設けられ、共通ソース配線と活性領域Ａ１との間に位置する。ゲート配線３６は、基板１１上に設けられる複数のトランジスタ１Ａにわたって配設され、複数のトランジスタ１Ａのゲート電極３３に接続されている。
また、各ゲート電極３３は、隣り合うソース電極３２の方向Ｄ２における端部外方へ延在している。具体的には、各ゲート電極３３のゲート配線３６とは反対側の一端は、活性領域Ａ１と不活性領域Ａ２との境界を越えて不活性領域Ａ２上に延びており、不活性領域Ａ２上において方向Ｄ１に沿って屈曲し、方向Ｄ２におけるソース電極３２の端部外方へ延在している。すなわち、各ゲート電極３３は、部分３３ａを含む。部分３３ａは、方向Ｄ１に沿って延在し、方向Ｄ２におけるソース電極３２の端部外方に位置する。図２の（ｂ）に示されるように、部分３３ａは、窒化物半導体層１８の不活性領域Ａ２とソース配線４２との間に挟まれている。
図２の（ａ）及び（ｂ）に示されるように、本実施形態のトランジスタ１Ａは、絶縁膜２１〜２３及びフィールドプレート３４を更に備える。絶縁膜２１〜２３は、窒化物半導体層１８、ドレイン電極３１、ソース電極３２、ゲート電極３３、及びフィールドプレート３４を保護する。
絶縁膜２１は、窒化物半導体層１８上に設けられ、窒化物半導体層１８と接しており、ドレイン電極３１、ソース電極３２、及びゲート電極３３から露出した窒化物半導体層１８の表面を少なくとも覆う。絶縁膜２１には窒化物半導体層１８を露出させる３つの開口（ドレイン開口、ソース開口、及びゲート開口）が設けられており、ドレイン開口内にはドレイン電極３１の一部が埋め込まれ、ソース開口内にはソース電極３２の一部が埋め込まれ、ゲート開口内にはゲート電極３３の一部が埋め込まれている。ドレイン電極３１、ソース電極３２、及びゲート電極３３は、これらの開口を介して窒化物半導体層１８と接触している。方向Ｄ１におけるゲート開口の長さ（ゲート長）は、例えば０．４μｍである。絶縁膜２１は、例えば絶縁性のＳｉ化合物膜であり、一例ではＳｉＮ膜である。絶縁膜２１の厚さは例えば５０ｎｍである。
絶縁膜２２は、絶縁膜２１上に設けられ、絶縁膜２１に接している。絶縁膜２２は、絶縁膜２１、ドレイン電極３１、ソース電極３２、及びゲート電極３３を覆う。絶縁膜２２は、ドレイン電極３１上に開口を有しており、該開口上にはドレイン配線４１が設けられている。ドレイン配線４１は、該開口を介してドレイン電極３１と導通している。また、絶縁膜２２は、ソース電極３２上にも開口を有しており、該開口上にはソース配線４２が設けられている。ソース配線４２は、該開口を介してソース電極３２と導通している。
また、絶縁膜２２は、ゲート電極３３を覆う部分２２ａ（第１部分）を含み、更に、ゲート電極３３とドレイン電極３１との間に位置する部分２２ｂ（第２部分）を含む。部分２２ａはゲート電極３３上に設けられ、部分２２ｂはゲート電極３３とドレイン電極３１との間に位置する活性領域Ａ１上に設けられる。部分２２ｂと部分２２ａとの間には、ゲート電極３３に起因する段差が存在している。
絶縁膜２２は、例えば絶縁性のＳｉ化合物膜であり、一例ではＳｉＮ膜である。絶縁膜２２の厚さ（特に、部分２２ａ及び２２ｂの厚さ）は、例えば１００ｎｍ〜１０００ｎｍの範囲内であり、一例では５００ｎｍである。
絶縁膜２３は、絶縁膜２２上に設けられ、絶縁膜２２上に接している。絶縁膜２３は、絶縁膜２２、ドレイン配線４１、及びソース配線４２を覆う。絶縁膜２３は、例えば絶縁性のＳｉ化合物膜であり、一例ではＳｉＮ膜である。絶縁膜２３の厚さは、例えば１００ｎｍである。絶縁膜２３によって、ドレイン配線４１及びソース配線４２の短絡及び酸化等が抑制される。
フィールドプレート３４は、例えば、基板１１側からＮｉ層とＡｕ層との積層構造、又は基板１１側からＴｉ層とＡｕ層との積層構造を有する金属膜である。本実施形態では、２つのフィールドプレート３４が設けられる。図１に示されるように、一方のフィールドプレート３４は、一方のゲート電極３３上から該ゲート電極３３と一方のドレイン電極３１との間にわたって配設される。他方のフィールドプレート３４は、他方のゲート電極３３上から該ゲート電極３３と他方のドレイン電極３１との間にわたって配設される。また、図２の（ａ）に示されるように、各フィールドプレート３４は、その一部がゲート電極３３に乗り上げた構造を有しており、絶縁膜２２の部分２２ａ上、及び部分２２ｂ上にわたって設けられる。絶縁膜２２の部分２２ａ上に設けられるフィールドプレート３４の方向Ｄ１における幅は、例えば２μｍより狭い。フィールドプレート３４は絶縁膜２３によって覆われており、これによりフィールドプレート３４の短絡及び酸化等が抑制される。
このフィールドプレート３４が設けられることによって、ゲート電極３３とドレイン電極３１との間のカップリングを遮蔽し、ゲート電極３３の端部における電界集中を緩和することができる。フィールドプレート３４は、ゲート電極３３よりも薄く形成される。フィールドプレート３４のＮｉ層（またはＴｉ層）の厚さは例えば２ｎｍ〜１００ｎｍの範囲内であり、一例では１０ｎｍである。フィールドプレート３４のＡｕ層の厚さは例えば５０ｎｍ〜５００ｎｍの範囲内であり、一例では２００ｎｍである。
各フィールドプレート３４のゲート配線３６とは反対側の一端は、活性領域Ａ１と不活性領域Ａ２との境界を越えて不活性領域Ａ２上に延びており、不活性領域Ａ２上において方向Ｄ１に沿って屈曲し、方向Ｄ２におけるソース電極３２の端部外方へ延在している。すなわち、フィールドプレート３４は、不活性領域Ａ２上に設けられた部分３４ａ及び３４ｂを含む。
部分３４ａは、絶縁膜２２の部分２２ａ上から、ゲート電極３３上を、方向Ｄ２におけるソース電極３２の端部外方へ延在している。図２の（ｂ）に示されるように、部分３４ａは、ゲート電極３３の部分３３ａ上の絶縁膜２２と、ソース配線４２との間に挟まれており、ソース配線４２と接触している。これにより、フィールドプレート３４のうちゲート電極３３上に設けられた部分とソース配線４２とが互いに導通し、フィールドプレート３４の当該部分がソース電極３２と同電位となる。
また、部分３４ｂは、絶縁膜２２の部分２２ｂ上から、ゲート電極３３の側面に沿ってソース電極３２の端部外方へ延在している。図２の（ｂ）に示されるように、部分３４ｂは、ゲート電極３３の側面近傍の絶縁膜２２と、ソース配線４２との間に挟まれており、ソース配線４２と接触している。これにより、フィールドプレート３４のうちゲート電極３３の側面に沿った部分（言い換えると、ゲート電極３３上に設けられない部分）と、ソース配線４２とが互いに導通し、フィールドプレート３４の当該部分がソース電極３２と同電位となる。
図１に示されるように、フィールドプレート３４においてソース電極３２と接触する部分３４ａ及び３４ｂの方向Ｄ２における幅Ｗ２は、フィールドプレート３４においてソース電極３２とドレイン電極３１との間に位置する部分の方向Ｄ１における幅Ｗ１よりも広い。幅Ｗ１は、例えば２００ｎｍ〜２０００ｎｍの範囲内であり、一例では１０００ｎｍである。幅Ｗ２は、例えば５００ｎｍ〜１００００ｎｍの範囲内であり、一例では３０００ｎｍである。
ここで、上述した本実施形態のトランジスタ１Ａを製造する方法について説明する。図３〜図６の（ａ）は、トランジスタ１Ａの製造工程を示す平面図である。図３〜図６の（ｂ）は、それぞれ図３〜図６の（ａ）のIII−III線、IV−IV線、Ｖ−Ｖ線、及びVI−VI線に沿った断面図である。
まず、図３の（ｂ）に示されるように、チャネル層１２及び電子供給層１３を基板１１上に順にエピタキシャル成長させることにより、窒化物半導体層１８を形成する。この成長は、例えば有機金属気相成長法（Organometallic Vapor Phase Epitaxy；ＯＭＶＰＥ）によって行われる。次に、活性領域Ａ１（図１を参照）となる窒化物半導体層１８の領域上にレジストマスクを形成し、該レジストマスクから露出した窒化物半導体層１８の領域にイオン（例えばＡｒイオン）を注入することにより、活性領域Ａ１の周囲に不活性領域Ａ２（図１を参照）を形成する。続いて、ドレイン電極３１及びソース電極３２を窒化物半導体層１８上に形成する。ドレイン電極３１及びソース電極３２の形成は、例えば真空蒸着法及び選択めっき法により行われる。
続いて、図４の（ａ）及び（ｂ）に示されるように、絶縁膜２１によって、ドレイン電極３１及びソース電極３２を除く窒化物半導体層１８上の全面を覆う。絶縁膜２１の形成は、例えば化学気相成長（Chemical Vapor Deposition；ＣＶＤ）法によって行われる。なお、先に絶縁膜２１を形成し、絶縁膜２１に一対の開口を形成したのち、該一対の開口を埋め込むようにドレイン電極３１及びソース電極３２を形成してもよい。そして、フォトリソグラフィ技術若しくは電子ビーム露光技術を用いて形成されたレジストマスクを介して絶縁膜２１をエッチングすることにより、絶縁膜２１にゲート開口２１ａを形成する。その後、ゲート開口２１ａを塞ぐゲート電極３３を絶縁膜２１上に形成する。ゲート電極３３の形成は、例えば真空蒸着法及び選択めっき法により行われる。このとき、ゲート電極３３が上述した部分３３ａを含むように、ゲート電極３３のパターンを形成する。
続いて、図５の（ａ）及び（ｂ）に示されるように、絶縁膜２２によって、ドレイン電極３１、ソース電極３２、及びゲート電極３３を含む窒化物半導体層１８上の全面を覆う。絶縁膜２２の形成は、例えばＣＶＤ法によって行われる。その後、フィールドプレート３４を形成する。フィールドプレート３４の形成は、例えば次のようにして行われる。まず、フィールドプレート３４に対応する開口パターンを有するレジストマスクを絶縁膜２２上に形成する。この開口パターンは、上述した部分３４ａ，３４ｂに対応するパターンを含む。次に、例えば真空蒸着法によって蒸着源である金属材料を蒸発させ、絶縁膜２２上の全面に金属材料を被着させる。これにより、絶縁膜２２上にフィールドプレート３４が形成される。このとき、金属材料はレジストマスク上にも堆積するが、レジストマスク上の金属材料は、レジストマスクと共に除去（リフトオフ）される。
続いて、図６の（ａ）及び（ｂ）に示されるように、絶縁膜２２の一部を除去することによってドレイン電極３１及びソース電極３２を露出させる。そして、ドレイン電極３１上にドレイン配線４１を形成し、ソース電極３２上にソース配線４２を形成する。ドレイン配線４１及びソース配線４２は、例えばＡｕめっきにより形成される。このとき、方向Ｄ２におけるソース配線４２の他端４２ａをソース電極３２の端部外方へ延出させることにより、ソース配線４２をフィールドプレート３４の部分３４ａ，３４ｂに接触させる。最後に、絶縁膜２３によって絶縁膜２２、ドレイン配線４１及びソース配線４２を覆う。絶縁膜２３の形成は、例えばＣＶＤ法によって行われる。以上の工程を経て、本実施形態のトランジスタ１Ａが作製される。
以上に説明した本実施形態によるトランジスタ１Ａ及びその製造方法によって得られる効果について説明する。図７は、別のトランジスタ１００の構成を示す平面図である。図８の（ａ）は、図７に示されたトランジスタ１００のVIIIａ−VIIIａ線に沿った断面図である。図８の（ｂ）は、図７に示されたトランジスタ１００のVIIIｂ−VIIIｂ線に沿った断面図である。図８の（ｃ）は、図７に示されたトランジスタ１００のVIIIｃ−VIIIｃ線に沿った断面図である。なお、説明のため、図７においては絶縁膜２１〜２３の図示が省略されている。
通常、フィールドプレート３４の形成には、例えば真空蒸着法といった異方性のプロセスが用いられる。そのため、フィールドプレート３４はゲート電極３３の側面には形成されにくく、ゲート電極３３の側面上のフィールドプレート３４は、他の部分と比較して薄くなる傾向がある。また、ゲート電極３３は抵抗を減らすために厚く形成されるが、フィールドプレート３４は電界に寄与するだけなので薄くてもよい。これらの理由から、ゲート電極３３の側面における段差によって、フィールドプレート３４に段切れが生じやすい。なお、このようなフィールドプレート３４に段切れは、トランジスタ１Ａの全ての箇所において発生するわけではない。実際には、ゲート電極３３の側面は図８の（ａ）及び（ｂ）に示されるよりもなだらかな形状であるからである。従って、フィールドプレート３４の段切れは、トランジスタ１Ａ内において不規則に発生する。
ここで、図７及び図８の（ａ）〜（ｃ）に示されるトランジスタ１００では、ゲート電極３３が部分３３ａを含んでいない。すなわち、ゲート電極３３がソース電極３２の端部外方まで延びていない。この場合、ソース配線４２との接触部分に至るまでの経路に存在するゲート電極３３の側面による絶縁膜２２の段差Ｂ２（図８の（ｂ）を参照）によって、フィールドプレート３４に段切れが生じるおそれがある。また、ゲート電極３３の長手方向（方向Ｄ２）に沿った側面による絶縁膜２２の段差Ｂ１（図８の（ａ）を参照）においても、フィールドプレート３４に段切れが生じるおそれがある。これらの段切れにより、フィールドプレート３４のゲート電極３３上に形成された部分とソース配線４２に接触する部分３４ｃとの間の導通が阻害されると、ゲート電極３３上のフィールドプレート３４がソース電極３２と同電位とならないので、フィールドプレート３４の電界緩和効果が弱まってしまう。また、ゲート・ソース間の寄生容量も変化するので、入力インピーダンスが変動し、マッチングをとることが困難となる。従って、トランジスタ１Ａの所望の特性が得られないおそれがある。
この問題に対し、本実施形態のトランジスタ１Ａでは、ゲート電極３３がソース電極３２の端部外方へ延在しており、フィールドプレート３４の一部（部分３４ａ）は、絶縁膜２２の部分２２ａ上から、ゲート電極３３上をソース電極３２の端部外方へ延在する。この場合、ゲート電極３３上に形成されたフィールドプレート３４の部分と、ソース配線４２に接触するフィールドプレート３４の部分との間に、ゲート電極３３の側面による段差は存在しない。従って、フィールドプレート３４の段切れが抑制され、ゲート電極３３上に形成されたフィールドプレート３４の部分とソース配線４２に接触する部分との導通の信頼性を高めることができる。故に、フィールドプレート３４の電位が安定し、トランジスタ１Ａの所望の特性を安定的に得ることができる。よって、トランジスタ１Ａの歩留まりを向上できる。
また、本実施形態のように、フィールドプレート３４は、絶縁膜２２の部分２２ｂ上からゲート電極３３の側面に沿ってソース電極３２の端部外方へ延在する部分３４ｂを更に含み、該部分３４ｂにおいてもソース配線４２と接触してもよい。これにより、フィールドプレート３４における、ゲート電極３３とドレイン電極３１との間に位置する部分と、ソース配線４２に接触する部分との導通の信頼性を高めることができる。また、ゲート電極３３とドレイン電極との間に位置する部分をフィールドプレート３４が有することにより、電流コラプス現象の抑制、ドレイン電極とゲート電極３３との間のカップリングの遮蔽といったフィールドプレート３４による効果を更に顕著に得ることができる。
また、本実施形態のように、フィールドプレート３４においてソース電極３２と接触する部分の方向Ｄ２における幅Ｗ２は、フィールドプレート３４においてソース電極３２とドレイン電極３１との間に位置する部分の方向Ｄ１における幅Ｗ１よりも広くてもよい。これにより、フィールドプレート３４とソース電極３２とをより確実に接触させて、フィールドプレート３４の動作の信頼性を高めることができる。
また、本実施形態のように、ゲート電極３３の部分３３ａが延在するソース電極３２の端部外方は、窒化物半導体層１８の不活性領域Ａ２上であってもよい。これにより、ゲート電極３３がソース電極３２の端部外方まで延在することによる、トランジスタ１Ａの通常の動作への影響を低減することができる。
本発明による半導体装置は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では半導体装置としてＧａＮ系ＨＥＭＴを例示したが、本発明は、フィールドプレートを有する横型デバイスであれば、ＧａＮ系ＨＥＭＴ以外の様々なデバイスに適用され得る。また、上述した実施形態ではゲート電極及びフィールドプレートの本数が２本である例を説明したが、ゲート電極及びフィールドプレートの本数は１本でもよく、或いは３本以上でもよい。
１Ａ…トランジスタ、２１，２２，２３…絶縁膜、１１…基板、１２…チャネル層、１３…電子供給層、１８…窒化物半導体層、３１…ドレイン電極、３２…ソース電極、３３…ゲート電極、３４…フィールドプレート、３６…ゲート配線、４１…ドレイン配線、４２…ソース配線、Ａ１…活性領域、Ａ２…不活性領域、Ｄ１，Ｄ２…方向。

Claims (4)

  1. 窒化物半導体層と、
    前記窒化物半導体層上に設けられ、第１方向に並ぶソース電極、ゲート電極、及びドレイン電極と、
    前記窒化物半導体層上に設けられ、前記ゲート電極を覆う第１部分を含む絶縁膜と、
    前記絶縁膜の前記第１部分上に設けられたフィールドプレートと、
    前記ソース電極の表面と接触し、前記ソース電極の前記表面上から前記第１方向と交差する第２方向に延びるソース配線と、
    を備え、
    前記ゲート電極は、前記第２方向における前記ソース電極の端部外方へ延在しており、
    前記フィールドプレートは、前記第１部分上から前記ゲート電極上を前記ソース電極の端部外方へ延在する部分を含み、該部分において前記ソース配線と接触する、半導体装置。
  2. 前記絶縁膜は、前記ゲート電極と前記ドレイン電極との間に位置する第２部分を更に含み、
    前記フィールドプレートは、前記絶縁膜の前記第２部分上にも設けられており、前記第２部分上から前記ゲート電極の側面に沿って前記ソース電極の端部外方へ延在する部分を更に含み、該部分においても前記ソース配線と接触する、請求項１に記載の半導体装置。
  3. 前記フィールドプレートにおいて前記ソース電極と接触する部分の前記第２方向における幅は、前記フィールドプレートにおいて前記ソース電極と前記ドレイン電極との間に位置する部分の前記第１方向における幅よりも広い、請求項１または２に記載の半導体装置。
  4. 前記ソース電極の端部外方は、前記窒化物半導体層の不活性領域上である、請求項１〜３の何れか１項に記載の半導体装置。
JP2017205093A 2017-10-24 2017-10-24 半導体装置 Active JP6874928B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017205093A JP6874928B2 (ja) 2017-10-24 2017-10-24 半導体装置
CN201811242525.0A CN109698236B (zh) 2017-10-24 2018-10-24 半导体装置
US16/169,826 US10546935B2 (en) 2017-10-24 2018-10-24 Semiconductor device
TW107137508A TWI772545B (zh) 2017-10-24 2018-10-24 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017205093A JP6874928B2 (ja) 2017-10-24 2017-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2019079909A JP2019079909A (ja) 2019-05-23
JP6874928B2 true JP6874928B2 (ja) 2021-05-19

Family

ID=66170680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017205093A Active JP6874928B2 (ja) 2017-10-24 2017-10-24 半導体装置

Country Status (4)

Country Link
US (1) US10546935B2 (ja)
JP (1) JP6874928B2 (ja)
CN (1) CN109698236B (ja)
TW (1) TWI772545B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113436975B (zh) * 2021-08-27 2021-12-14 深圳市时代速信科技有限公司 一种半导体器件及制备方法
CN113506821B (zh) * 2021-09-09 2021-12-14 深圳市时代速信科技有限公司 半导体器件
WO2024030127A1 (en) * 2022-08-03 2024-02-08 Vishay Siliconix Llc P-gan high electron mobility transistor field plating

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1111683A3 (en) * 1999-12-17 2005-02-02 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP2007273920A (ja) * 2006-03-31 2007-10-18 Eudyna Devices Inc 半導体装置およびその製造方法
JP2008277604A (ja) 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
WO2014050054A1 (ja) 2012-09-28 2014-04-03 パナソニック株式会社 半導体装置
US9745840B2 (en) * 2012-11-16 2017-08-29 Us Well Services Llc Electric powered pump down
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
JP2015122361A (ja) * 2013-12-20 2015-07-02 株式会社東芝 電界効果トランジスタ
JP6496149B2 (ja) * 2015-01-22 2019-04-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016171260A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置
US10541323B2 (en) * 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10263085B2 (en) * 2016-12-30 2019-04-16 Texas Instruments Incorporated Transistor with source field plates and non-overlapping gate runner layers

Also Published As

Publication number Publication date
TW201935688A (zh) 2019-09-01
CN109698236A (zh) 2019-04-30
CN109698236B (zh) 2023-09-01
US20190123152A1 (en) 2019-04-25
JP2019079909A (ja) 2019-05-23
TWI772545B (zh) 2022-08-01
US10546935B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
US9653592B2 (en) Method for fabricating semiconductor device and semiconductor device
US20130288401A1 (en) Method for fabricating semiconductor device
JP7095982B2 (ja) 半導体装置
JP5544713B2 (ja) 化合物半導体装置及びその製造方法
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
US11626323B2 (en) Semiconductor device
JP6874928B2 (ja) 半導体装置
US10903323B2 (en) Semiconductor device
US9281370B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11296193B2 (en) Nitride semiconductor device
US9640429B2 (en) Method of fabricating semiconductor device
US20230335614A1 (en) High electron mobility transistor and method for fabricating the same
JP6978151B2 (ja) 半導体装置の製造方法および半導体装置
JP6029060B2 (ja) 半導体装置
JP7215800B2 (ja) 半導体装置の製造方法および半導体装置
JP6776501B2 (ja) 半導体装置の製造方法
US20230053074A1 (en) Semiconductor device and manufacturing method thereof
JP6699867B2 (ja) 半導体装置
JP5664744B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20200622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210406

R150 Certificate of patent or registration of utility model

Ref document number: 6874928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250