JP2015122361A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2015122361A
JP2015122361A JP2013264257A JP2013264257A JP2015122361A JP 2015122361 A JP2015122361 A JP 2015122361A JP 2013264257 A JP2013264257 A JP 2013264257A JP 2013264257 A JP2013264257 A JP 2013264257A JP 2015122361 A JP2015122361 A JP 2015122361A
Authority
JP
Japan
Prior art keywords
finger
source
electrode
gate electrode
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013264257A
Other languages
English (en)
Inventor
拓嗣 山村
Takuji Yamamura
拓嗣 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013264257A priority Critical patent/JP2015122361A/ja
Priority to US14/453,951 priority patent/US20150179782A1/en
Priority to EP14180851.9A priority patent/EP2887400A1/en
Publication of JP2015122361A publication Critical patent/JP2015122361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】利得を保ちつつ、電力付加効率を改善可能な電界効果トランジスタを提供する。【解決手段】電界効果トランジスタは、積層体１１と、フィンガーソース電極１８と、フィンガードレイン電極２０と、フィンガーゲート電極２２と、絶縁層２４と、ソースフィールドプレート２８と、を有する。フィンガーゲート電極２２は、第１側面２２ａと第２側面２２ｂと上面２２ｃとを有する。絶縁層２４は、積層体の表面と、フィンガーゲート電極２２と、を覆う。ソースフィールドプレート２８は、絶縁層２４の上に設けられ、底部２８ａと、上部２８ｂと、フィンガーソース電極１８の一部に接続された接続部２８ｃと、を有する。ソースフィールドプレートの底部２８ａの第１側面は、フィンガーゲート電極の第２側面２２ｂとフィンガードレイン電極２０との間にある。フィンガーゲート電極２２に対する垂直断面において、上部２８ｂの長さが底部２２ａの長さよりも大きい。【選択図】図１

Description

本発明の実施形態は、電界効果トランジスタに関する。
ヘテロ接合を有する電界効果トランジスタは、マイクロ波帯以上で、高電圧かつ高温動作が容易であり、移動無線基地局やレーダー装置などに応用可能である。
電界効果トランジスタにおいて、フィンガーゲート電極とフィンガードレイン電極との間にソースフィールドプレートを設けると、電磁シールド効果によりゲート・ドレイン間容量が低減され最大安定利得を高めることができる。
しかしながら、ドレイン・ソース間容量が増加するため、動作周波数が高くなるに従い
ドレイン・ソース間容量に流れる高周波電流が増加し電力付加効率が低下する。
特表２００７−５３７５９３号公報
最大安定利得を保ちつつ、電力付加効率を改善可能な電界効果トランジスタを提供する。
実施形態の電界効果トランジスタは、積層体と、フィンガーソース電極と、フィンガードレイン電極と、フィンガーゲート電極と、絶縁層と、ソースフィールドプレートと、を有する。前記積層体は、２次元電子ガス層を生じるヘテロ接合を有し半導体からなる。前記フィンガーソース電極は、前記積層体の表面に設けられる。前記フィンガードレイン電極は、前記積層体の前記表面に前記フィンガーソース電極と平行に設けられる。前記フィンガーゲート電極は、前記フィンガーソース電極の側の第１側面と、前記フィンガードレイン電極の側の第２側面と、上面と、を有し、前記積層体の前記表面に前記フィンガーソース電極に平行に設けられる。前記絶縁層は、前記フィンガーゲート電極の前記第１側面と前記フィンガーソース電極との間の前記積層体の前記表面と、前記フィンガーゲート電極の前記第２側面と前記フィンガードレイン電極との間の前記積層体の前記表面と、前記フィンガーゲート電極と、を覆う。前記ソースフィールドプレートは、前記フィンガーゲート電極に平行となるように前記絶縁層の上に設けられ、第１側面と前記第１側面とは反対の側の第２側面とを有する底部と、前記底部の上に設けられた上部と、前記フィンガーソース電極の一部に接続された接続部と、を有する。ソースフィールドプレートの前記底部の前記第１側面は、前記フィンガーゲート電極の前記第２側面と前記フィンガードレイン電極との間にある。前記フィンガーゲート電極に対する垂直断面において、前記上部の長さが前記底部の長さよりも大きい。
図１（ａ）は第１の実施形態にかかる電界効果トランジスタの模式平面図、図１（ｂ）はその模式断面図、である。 図２（ａ）〜（ｅ）は、第１の実施形態にかかる電界効果トランジスタの製造方法を説明する模式断面図である。 図３（ａ）は比較例にかかる電界効果トランジスタの部分模式断面図、図３（ｂ）はその模式平面図、である。 図４（ａ）はソースフィールドプレート長に対するゲート・ソース間容量依存性、図４（ｂ）はソースフィールドプレート長に対するゲート・ドレイン間容量依存性、図４（ｃ）はソースフィールドプレート長に対するドレイン・ソース間容量依存性、を表すグラフ図である。 出力電力に対する電力付加特効率依存性を表すグラフ図、である。 図６（ａ）〜（ｄ）はソースフィールドプレートの変形例、図６（ｅ）はフィンガーゲート電極の変形例を表す模式断面図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１（ａ）は第１の実施形態にかかる電界効果トランジスタの模式平面図、図１（ｂ）はその模式断面図、である。
第１の実施形態において、電界効果トランジスタはＨＥＭＴ（High Electron Mobility Transisitor）とする。ただし、本発明はこれに限定されず、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect transistor)などであってもよい。
ＨＥＭＴは、基板１０と、基板１０の上に設けられ半導体からなる積層体１１と、フィンガーソース電極１８と、フィンガーゲート電極２２と、フィンガードレイン電極２０と、ソースフィールドプレート２８と、絶縁層２４と、を有している。
第１の実施形態では、積層体１１は、たとえば、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる組成式で表され、ドナーやアクセプタとなる元素を含んでいても良いものとする。なお、積層体１１は、ＡｌＧａＡｓなどであってもよい。
積層体１１は、ＧａＮなどからなるバッファ層１２と、バッファ層１２の上に設けられＧａＮなどからなるチャネル層１４、チャネル層１４とヘテロ接合を構成しＡｌ０．２Ｇａ０．８Ｎなどからなる電子供給層１６と、を含む。バッファ層１２の厚さは、たとえば、０．１〜１μｍなどの範囲とすることができる。チャネル層１４の厚さは、たとえば、３〜２０ｎｍなどの範囲とすることができる。電子供給層１６の厚さは、たとえば、５〜１００ｎｍなどとすることができる。また、チャネル層１４と、電子供給層１６とは、ノンドープとすることができる。
電子供給層１６からチャネル層１４へ移動した電子は、２次元電子ガス（２ＤＥＧ：two-dimensional electron gas）層１５を形成して、高移動度、かつ高密度の電子ガスとすることができる。
フィンガーソース電極１８およびフィンガードレイン電極２０は、積層体１１の表面１１ａを構成する電子供給層１６の表面に設けることができる。フィンガーゲート電極２２は、フィンガーソース電極１８と、フィンガードレイン電極２０と、の間の電子供給層１６の表面に設けることができる。フィンガーゲート電極２２がＮｉ／Ａｕからなるものとすると、Ｎｉと電子供給層１６とがショットキー障壁を構成する。フィンガーゲート電極２２に制御電圧を印加すると、ドレイン電流を制御できる。
たとえば、ゲート長Ｌｇは０．２〜１μｍ、ソースフィールドプレート２８とフィンガードレイン電極２０との間隔ＬＦＰＤは１〜５μｍなどとすることができる。
絶縁層２４は、積層体１１の表面１１ａのうちフィンガーゲート電極２２とフィンガーソース電極１８との間、およびフィンガーゲート電極２２とフィンガードレイン電極２０との間に設けられる。
絶縁層２４をＳｉＮやＳｉＯ２とすると、積層体１１の表面１１ａを保護することができる。
ソースフィールドプレート２８は、底部２８ａと、上部２８ｂと、接続部２８ｃと、を有する。底部２８ａは、絶縁層２４の表面に設けられ、かつフィンガーゲート電極２２に沿って延在する。底部２８ａは、フィンガーゲート電極２２とフィンガードレイン電極２０との間でありかつフィンガーゲート電極２２の近傍に設けられる。接続部２８ｃは、底部２８ａと上部２８ｂとからなるフィンガー部をフィンガーソース電極１８の一部に接続する。接続部２８ｃは、エアーブリッジなどでもよい。
上部２８ｂは、２ＤＥＧ層１５から離間し、かつフィンガーゲート電極２２よりも上方にあるので、長さＷ２を大きくしても、シールド効果に対する影響は小さい。
第１の実施形態において、ソースフィールドプレート２８の上部２８ｂの長さＷ２は、底部２８ａの長さＷ１よりも大きい。このため、底部２８ａと上部２８ｂとからなるフィンガー部の断面積が広くなりインダクタンスが低減される。インダクタンスが低減されたフィンガー部は、接続部２８ｃを介してフィンガーソース電極１８の一部に接続される。このため、高い周波数においても、ソースフィールドプレート２８の電位は、接地電位とされるフィンガーソース電極１８に近づけることができる。なお、ソースフィールドプレート２８は、Ａｕを含む金属からなるものとすることができる。
第２側面２２ｂの上方をソースフィールドプレート２８で覆うことにより、フィンガードレイン電極２０の側の第２側面２２ｂの近傍領域に生じる電界を低減できる。このため、降伏電圧を高くできるので、漏洩電流の低減や信頼性の改善が容易となる。また、大信号高周波電圧を印加することができるので、高出力化が容易となる。
図１（ａ）に表す模式平面図は、ＨＥＭＴチップの一部分を表す。ＨＥＭＴを構成するセルは、積層体１１の一領域と、その表面に設けられたフィンガーゲート電極２２と、フィンガーソース電極１８と、フィンガードレイン電極２０と、を含み、単位トランジスタとして動作する。図１（ｂ）に表すように、セルを並列に多数配置することにより、高出力を得ることができる。なお、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿った断面を表す。
図２（ａ）〜（ｅ）は、第１の実施形態にかかるＨＥＭＴの製造方法を説明する模式断面図である。
まず、基板（図示せず）の上に、バッファ層（図示せず）、チャネル層１４、電子供給層１６を含む積層体１１を、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition)法などを用いて形成する。続いて、フィンガーソース電極１８、フィンガードレイン電極２０を形成する。
続いて、図２（ｂ）に表すように、フォトレジスト５０のパターニングを行う。この場合、ＲＩＥ（Reactive Ion Etching）などのドライエッチング法を用いると、急峻な側面を形成することが容易となる。
続いて、図２（ｃ）に表すように、フォトレジスト５０の開口部５０ａに露出した積層体１１の表面１１ａのフィンガーゲート電極２２を形成する。
続いて、図２（ｄ）に表すように、フィンガーゲート電極２２の両側の側面２２ａ、２２ｂと第１絶縁層２４との間に、ＳｉＮなどからなる絶縁層２４を形成する。
続いて、図２（ｅ）のように、ソースフィールドプレート２８の底部２８ａを絶縁層２４の上面に選択的に形成する。さらに、底部２８ａの上に、上部２８ｂを形成する。ソースフィールドプレート２８の上部２８ｂは、非対称形状でもよい。フィンガーゲート電極２２の上面２２ｃを覆う絶縁体層２４の上面と、ソースフィールドプレート２８の上部２８ｂの下面との間を空隙とすると、ゲート・ソース容量Ｃｇｓを低減できる。また、フィンガーゲート電極２２のフィンガーゲート電極２０の側の両側面２２ａ、２２ｂを覆う絶縁層２４とソースフィールドプレート２８の底部２８ａとの間に空隙とすると、ゲート・ソース間容量Ｃｇｓを低減できる。
なお、こののち、フィンガードレイン電極２０に接続されるドレイン端子電極５０、フィンガーゲート電極２２に接続されるゲート端子電極５２、フィンガーソース電極１８をチップの裏面電極に接続するためのバイヤホール４８ｖを有するソース端子電極４８、などを設けることができる。このようにして、図１に表すＨＥＭＴが完成する。
図３（ａ）は比較例にかかるＨＥＭＴの部分模式断面図、図３（ｂ）はその模式平面図である。
比較例では、ＳｉＮからなる絶縁層１２６は、フィンガーソース電極１１８とフィンガーゲート電極１２２とにはさまれた領域と、フィンガードレイン電極１２０とフィンガーゲート電極１２２とにはさまれた領域と、フィンガーゲート電極１２２の上面と２つの側面１２２ａ、１２２ｂとを覆う。また、ソースフィールドプレート１２８は、フィンガーゲート電極１２２の上面の中心線からフィンガードレイン電極１２０に向かって、長さＬＦＰ張り出している。ソースフィールドプレート１２８は、フィンガーソース電極１１８と部分的に接続されているものとする。なお、図３（ａ）は、図３（ｂ）におけるＡ−Ａ線に沿った模式断面図である。
比較例では、ソースフィールドプレート１２８において、底部１２８ａの長さと下部１２８ｂの長さとは、略等しいものとする。また、ソースフィールドプレート１２８は、フィンガーゲート電極１２２の上面の中心線１２２ｃからフィンガードレイン電極１２０に向かって長さＬＦＰだけ張り出したフィンガー部と、フィンガーソース電極１１８と接続する接続部１２８ｂと、を有する。
図４（ａ）はソースフィールドプレート長に対する比較例のゲート・ソース間容量依存性、図４（ｂ）はソースフィールドプレート長に対する比較例のゲート・ドレイン間容量依存性、図４（ｃ）はソースフィールドプレート長に対する比較例のドレイン・ソース間容量依存性、を表すグラフ図である。
縦軸は相対値、横軸はソースフィールドプレート長、である。
図４（ａ）に表すように、ゲート・ソース間容量Ｃｇｓ（ｐＦ）は、ソースフィールドプレート１２８を設けると、ゲート・ソース間容量Ｃｇｓは、略３４％増加した。また、
ゲート・ソース間容量Ｃｇｓは，ソースフィールドプレート長ＬＦＰが０．５〜１．５μｍの範囲でその変動が２％以下と小さかった。なお、ゲート・ソース間容量Ｃｇｓが大きくなると、利得を含む高週波特性が低下するので好ましくない。
また、図４（ｂ）に表すように、ゲート・ドレイン間容量Ｃｇｄ（ｐＦ）を設けると、ゲート・ドレイン間容量Ｃｇｄは、略２９％低下した。また、ゲート・ドレイン間容量は、ソースフィールドプレート長ＬＦＰが０．５〜１．５μｍの範囲でその変動が１％以下と小さかった。このように、フィンガーソース電極１１８に接続されたソースフィールドプレート１２８を設けると、シールド効果によりゲート・ドレイン間容量Ｃｇｄを、略７１％に低減できた。このため、入力端子であるフィンガーゲート電極１２２と、出力端子であるフィンガードレイン電極１２０と、の間でＳ１２（Ｓパラメータの１つで入出力間のアイソレーションを表す）を低減できる。
増幅素子の安定化係数Ｋが１よりも小さい場合、ＨＥＭＴの最大安定利得ＭＳＧ（Maximum Stable Gain）は、４端子回路のＳパラメータ（逆方向伝達係数：Ｓ１２、順方向伝達係数：Ｓ２１）を用いて、式（１）で表される。

Figure 2015122361
逆方向伝達係数Ｓ１２を低減することにより、最大安定利得ＭＳＧを高めることができる。
また、図４（ｃ）に表すように、ソースフィールドプレート長ＬＦＰが０．５μｍのとき、ドレイン・ソース間容量Ｃｄｓ（ｐＦ）の相対値は０．１３、ソースフィールドプレート長ＬＦＰが１μｍのとき、ドレイン・ソース間容量Ｃｄｓ（ｐＦ）の相対値は０．２１となった。また、ソースフィールドプレート長ＬＦＰが１．５μｍのとき、ドレイン・ソース間容量Ｃｄｓ（ｐＦ）の相対値は０．２９となり、フィンガーソース電極１１８に接続されたソースフィールドプレートを設けないときの相対値０．０６の略５倍となった。すなわち、ドレイン・ソース間容量Ｃｄｓ（ｐＦ）は、ソースフィールドプレート長ＬＦＰに略比例して増大した。
図５は、出力電力に対する電力付加効率依存性を表すグラフ図である。
測定周波数は１０ＧＨｚ、ドレイン・ソース間電圧Ｖｄｓは２４Ｖであった。縦軸は電力付加効率（％）、横軸は出力電力（ｄＢｍ）、である。出力電力が３２．５ｄＢｍにおいて、ソースフィールドプレート長ＬＦＰが０．５μｍのとき、電力付加効率は６０％であった。これに対して、ソースフィールドプレート長ＬＦＰが１μｍのとき、電力付加効率は５１％となり、ソースフィールドプレート長ＬＦＰが０．５μｍにおけるよりも９％低下した。
すなわち、ソースフィールドプレート長ＬＦＰを小さくすると、ゲート・ドレイン間容量Ｃｇｄを低く保ちつつドレイン・ソース間容量Ｃｄｓを低減することができ、かつドレイン・ソース間容量Ｃｄｓに流れる高周波電流を低減できることが判明した。この結果、ドレイン抵抗で無駄に消費される電力が低減され、電力付加効率を高めることができる。
他方、高周波特性を高く保つためには、ゲート・ソース間容量Ｃｇｓも低く保つため、ソースフィールドプレート２８のフィンガー部とフィンガーソース電極１８とを部分的に接続する接続部２８ｃの面積を狭くすることが必要である。比較例においてはソースフィールドプレート２８もフィンガー部のインダクタンスＬが大きくなる。このため、高い周波数ｆにおいて、ソースフィールドプレート２８の先端部の電位は、フィンガーソース電極１８（接地電位）に２πｆＬなるインピーダンスが加算される。このため、シールド効果が低下し、低いドレイン・ソース容量Ｃｄｓを得ることが困難になる。
第１の実施形態では、ソースフィールドプレート２８の底部２８の上に、長さＷ２が大きい上部２８ｂを設けている。これにより、ソースフィールドプレート２８のフィンガー部の先端部からフィンガーソース電極１８までの間のインダクタンスＬが低減され、高い周波数においてもシールド効果が保たれ、ドレイン・ソース間容量Ｃｄｓが低く維持される。このため、電力付加効率の低下が抑制される。
図６（ａ）〜（ｄ）はソースフィールドプレートの変形例、図６（ｅ）はフィンガーゲート電極の変形例、を表す模式断面図である。
図６（ａ）は、ソースフィールドプレート２８の第１変形例を表す模式断面図である。底部２８ａの一方の側面は、フィンガーゲート電極２２の第２側面２２ｂの上の絶縁層２４と接する。また、上部２８ｂの下面は、フィンガーゲート電極２２の上面２２ｃに設けられた絶縁層２４と接する。
図６（ｂ）はソースフィールドプレート２８の第２変形例の模式断面図である。底部２８ａの一方の側面は、フィンガーゲート電極２２の第２側面２２ｂの上の絶縁層２４と接する。また、上部２８ｂの下面は、フィンガーゲート電極２２の上面２２ｃに設けられた絶縁層２４との間に空隙を有する。このようにすると、ゲート・ソース間容量を第１変形例のゲート・ソース間容量Ｃｇｓよりも低減することができる。
底部２８ａの一方の側面は、フィンガーゲート電極２２の第２側面２２ｂの上の絶縁層２４との間に空隙を有する。このようにすると、ゲート・ソース間容量Ｃｇｓを第１変形例のゲート・ソース間容量Ｃｇｓよりも低減することができる。また、上部２８ｂの下面は、フィンガーゲート電極２２の上面２２ｃに設けられた絶縁層２４と接する。
図６（ｃ）は、ソースフィールドプレート２８の第３変形例である。底部２８ａの側面は、フィンガーゲート電極２２の第２側面２２ｂに設けられた絶縁層２４との間に空隙を有している。また、上部２８ｂの下面は、フィンガーゲート電極２２の上面２２ｃに設けられた絶縁層２４の上面に接している。第３変形例のゲート・ソース間容量Ｃｇｓは、第１変形例のゲート・ソース間容量Ｃｇｓよりも低くできる。ただし、底部２８ａが、フィンガーゲート電極２２の第２側面２２ｂから離間するほどゲート・ドレイン間容量Ｃｇｄ低減効果は低下する。
図６（ｄ）は、ソースフィールドプレート２８の第４変形例である。ソースフィールドプレート２８は。Ｙ字形状を有している。または、ソースフィールドプレート２８は、Ｖ字形状でもよい。
図６（ｅ）は、フィンガーゲート電極２２の変形例の模式断面図である。フィンガーゲート電極２２が、フィンガードレイン電極２０に向かって張り出したゲートフィールドプレート部２２ｄを有していてもよい。ゲートフィールドプレート２２ｄにより、電界強度を低減し降伏電圧をさらに高めることができる。
本実施形態によれば、最大安定利得を保ちつつ、電力付加効率を改善可能な電界効果トランジスタが提供される。この電界効果トランジスタは、レーダー装置や移動無線基地局などに広く用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ 積層体、１５ 二次元電子ガス（２ＤＥＧ）層、１８ フィンガーソース電極、２０ フィンガードレイン電極、２２ フィンガーゲート電極、２２ａ 第１側面、２２ｂ 第２側面、２２ｃ 上面、２２ｄ ゲートフィールドプレート、２４ 絶縁層、２８ ソースフィールドプレート、２８ａ 底部、２８ｂ 上部、２８ｃ 接続部、ＬＦＰ ソースフィールドプレート長

Claims (5)

  1. ２次元電子ガス層を生じるヘテロ接合を有し半導体からなる積層体と、
    前記積層体の表面に設けられたフィンガーソース電極と、
    前記積層体の前記表面に前記フィンガーソース電極と平行に設けられたフィンガードレイン電極と、
    前記フィンガーソース電極の側の第１側面と、前記フィンガードレイン電極の側の第２側面と、上面と、を有し、前記積層体の前記表面に前記フィンガーソース電極に平行に設けられたフィンガーゲート電極と、
    前記フィンガーゲート電極の前記第１側面と前記フィンガーソース電極との間の前記積層体の前記表面と、前記フィンガーゲート電極の前記第２側面と前記フィンガードレイン電極との間の前記積層体の前記表面と、前記フィンガーゲート電極と、を覆う絶縁層と、
    前記フィンガーゲート電極に平行となるように前記絶縁層の上に設けられ、第１側面と前記第１側面とは反対の側の第２側面とを有する底部と、前記底部の上に設けられた上部と、前記フィンガーソース電極の一部に接続された接続部と、を有するソースフィールドプレートであって、前記底部の前記第１側面は、前記フィンガーゲート電極の前記第２側面と前記フィンガードレイン電極との間にあり、前記フィンガーゲート電極に対する垂直断面において、前記上部の長さが前記底部の長さよりも大きい、ソースフィールドプレートと、
    を備えた電界効果トランジスタ。
  2. 前記フィンガーゲート電極の前記第２側面と対向する前記底部の前記第２側面と、前記第２側面の上の前記絶縁層と、の間は、空隙である請求項１記載の電界効果トランジスタ。
  3. 前記絶縁層の上面と、前記上部の下面と、の間は、空隙である請求項１または２に記載の電界効果トランジスタ。
  4. 前記底部と前記上部との積層構造の前記垂直断面は、Ｙ字またはＶ字形状を有する請求項１〜３のいずれか１つに記載の電界効果トランジスタ。
  5. 前記フィンガーゲート電極は、前記フィンガードレイン電極に向かって張り出したゲートフィールドプレートを有する請求項１〜４のいずれか１つに記載の電界効果トランジスタ。
JP2013264257A 2013-12-20 2013-12-20 電界効果トランジスタ Pending JP2015122361A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013264257A JP2015122361A (ja) 2013-12-20 2013-12-20 電界効果トランジスタ
US14/453,951 US20150179782A1 (en) 2013-12-20 2014-08-07 Field effect transistor
EP14180851.9A EP2887400A1 (en) 2013-12-20 2014-08-13 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013264257A JP2015122361A (ja) 2013-12-20 2013-12-20 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2015122361A true JP2015122361A (ja) 2015-07-02

Family

ID=51301212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013264257A Pending JP2015122361A (ja) 2013-12-20 2013-12-20 電界効果トランジスタ

Country Status (3)

Country Link
US (1) US20150179782A1 (ja)
EP (1) EP2887400A1 (ja)
JP (1) JP2015122361A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152480B2 (en) 2019-06-28 2021-10-19 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
US9590053B2 (en) 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
JP6874928B2 (ja) * 2017-10-24 2021-05-19 住友電工デバイス・イノベーション株式会社 半導体装置
TWI719430B (zh) * 2018-03-21 2021-02-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI664727B (zh) * 2018-06-21 2019-07-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US11127847B2 (en) 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
CN113889531A (zh) * 2020-12-01 2022-01-04 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
EP4310899A1 (en) * 2022-07-22 2024-01-24 Infineon Technologies AG Group iii nitride-based semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249439A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 電界効果トランジスタ
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012028579A (ja) * 2010-07-23 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419982B (zh) * 2008-12-01 2010-09-08 西安电子科技大学 槽栅型源场板高电子迁移率器件及其制作方法
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249439A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 電界効果トランジスタ
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012028579A (ja) * 2010-07-23 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152480B2 (en) 2019-06-28 2021-10-19 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20150179782A1 (en) 2015-06-25
EP2887400A1 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
JP2015122361A (ja) 電界効果トランジスタ
US10439059B2 (en) High-linearity transistors
CN105283958B (zh) GaN HEMT的共源共栅结构
JP6228167B2 (ja) ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ
US7696535B2 (en) Gallium nitride high electron mobility transistor having inner field-plate for high power applications
JP5519930B2 (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US9082836B2 (en) Field effect transistor
JP6240898B2 (ja) 半導体装置
US8338871B2 (en) Field effect transistor with electric field and space-charge control contact
US9419121B1 (en) Semiconductor device with multiple carrier channels
US20080272443A1 (en) Field effect transistor having field plate electrodes
JP2012191224A (ja) トランジスタデバイスおよび高電子移動度トランジスタ（ｈｅｍｔ）
JP2010272689A (ja) 電界効果トランジスタ
JP2013183061A (ja) 半導体装置
CN102201442B (zh) 基于沟道阵列结构的异质结场效应晶体管
JP2013182992A (ja) 半導体装置
US20220130965A1 (en) Field effect transistor with source-connected field plate
US20220376105A1 (en) Field effect transistor with selective channel layer doping
CN104299999A (zh) 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
US10283598B2 (en) III-V heterojunction field effect transistor
JP2015192060A (ja) 電界効果トランジスタおよびその製造方法
JP6671043B2 (ja) 半導体装置
CN106373996B (zh) 半导体装置
Im et al. Performance improvement of normally off AlGaN/GaN FinFETs with fully gate-covered nanochannel
US20160079403A1 (en) Field effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160929