CN104409431B - 一种半导体器件 - Google Patents

一种半导体器件 Download PDF

Info

Publication number
CN104409431B
CN104409431B CN201410577484.6A CN201410577484A CN104409431B CN 104409431 B CN104409431 B CN 104409431B CN 201410577484 A CN201410577484 A CN 201410577484A CN 104409431 B CN104409431 B CN 104409431B
Authority
CN
China
Prior art keywords
layer
source electrode
semiconductor devices
electrode
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410577484.6A
Other languages
English (en)
Other versions
CN104409431A (zh
Inventor
裴轶
周梦杰
张乃千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201410577484.6A priority Critical patent/CN104409431B/zh
Publication of CN104409431A publication Critical patent/CN104409431A/zh
Priority to US14/922,017 priority patent/US9536965B2/en
Priority to JP2015208894A priority patent/JP6109905B2/ja
Application granted granted Critical
Publication of CN104409431B publication Critical patent/CN104409431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件，包括衬底，位于衬底上的多层半导体层，多层半导体层包括有源区和无源区，位于有源区的源极和漏极及无源区的源电极和漏电极，位于有源区上的栅极和无源区上的栅电极，所述源极、漏极和栅极和/或所述源电极、漏电极和栅电极设置有石墨烯散热层。由于石墨烯优良的散热特性，加快局部热源的热量沿横向传输，增加器件的散热途径，从而改善半导体器件的散热效果，降低半导体器件内部的温度，提高半导体器件可靠性。

Description

一种半导体器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件。
背景技术
GaN半导体器件具有禁带宽度大、电子迁移率高、击穿场强高、耐高温等显著优点，与第一代半导体硅和第二代半导体砷化镓相比，更适合制作高温、高压、高频和大功率的电子器件，具有广阔的应用前景。
由于GaN半导体器件在大功率和大电流的环境下工作，GaN半导体器件所产生的热量较高。GaN半导体器件中的一些结构受温度影响较大，例如：肖特基接触和载流子迁移率等，若肖特基接触处产生局部高温，会使肖特基接触退化，降低势垒高度，从而导致栅极泄漏电流增大，严重情况下会导致GaN半导体器件失效；即使肖特基势垒在高温下未发生变化，但是由于温度升高，GaN半导体器件中载流子的能量也随之增大，所述载流子更容易越过势垒层，从而也会引起栅极泄漏电流的增大。此外，随着温度的升高，沟道中的二维电子气(Two-Dimensional Electron Gas,2DEG)所受到的声子散射增大，因此2DEG的迁移率迅速降低，器件的输出电流也迅速降低，从而影响到功率器件的输出功率，进而引起器件射频、微波性能的退化。
现有技术中的GaN半导体器件主要通过以下途径进行散热：GaN半导体器件所产生的大部分热量通过衬底纵向传给导热性能良好的基座；热量经由GaN半导体器件内部的金属电极连线和半导体材料向有源区外部横向传递；通过GaN半导体器件的上表面的空气进行散热。但是，由于GaN半导体器件表面都存在着钝化层，封装管壳内空气流动性差，金属电极与GaN半导体器件的接触面积较小，从而使整个GaN半导体器件的散热性能受限。
发明内容
有鉴于此，本发明提出了一种半导体器件，通过引入石墨烯等高热导率材料，实现有源区向无源区或衬底的高效散热途径，以降低半导体器件的内部温度，半导体器件内部热场分布更加均匀，提高半导体器件的可靠性。
本发明实施例提供了一种半导体器件，所述半导体器件包括：
衬底；
位于所述衬底上的多层半导体层，所述多层半导体层包括有源区和无源区，所述有源区之外的区域为无源区；
位于所述多层半导体层上的源极和漏极，所述源极和漏极包括位于有源区内的源极和漏极以及位于无源区内的源电极和漏电极；
位于所述多层半导体层上的栅极，所述栅极在源极和漏极间呈叉指状分布，所述栅极包括位于有源区内的栅极和位于无源区内的栅电极；
位于所述有源区内的源极、漏极和栅极设置有散热层，和/或位于所述无源区内的源电极、漏电极和栅电极设置有散热层。
进一步地，所述源电极通过空气桥与所述有源区内的源极连接，所述漏电极通过漏极互联金属与所述有源区内的漏极连接。
进一步地，所述栅电极通过栅极互连线与所述有源区内的栅极连接，且所述空气桥跨在所述栅极互连线的上方。
进一步地，所述散热层的材料为单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、单壁碳纳米管或多壁碳纳米管中的任意一种或多种。
进一步地，所述多层半导体层包括：
位于所述衬底上的成核层；
位于所述成核层上的缓冲层；
位于所述缓冲层上的势垒层，所述势垒层和所述缓冲层形成异质结结构，在异质结界面处形成二维电子气。
进一步地，所述多层半导体层还包括：
位于所述势垒层上的帽层；
所述有源区内的源极、漏极和栅极及所述无源区内的源电极、漏电极和栅电极位于所述帽层之上。
进一步地，所述半导体器件还包括：
位于所述有源区内的源极与栅极之间和漏极与栅极之间的帽层上及位于所述无源区内的源电极与栅电极之间和漏电极与栅电极之间的帽层上的第一介质层。
进一步地，所述散热层包括第一散热层和第二散热层，其中，
所述第一散热层位于有源区内的栅极上；
所述第二散热层分别位于有源区内的源极和漏极上和/或位于无源区内的源电极、漏电极和栅电极上。
进一步地，所述空气桥和所述漏极互联金属上方设置有第二散热层。
进一步地，所述半导体器件还包括第二介质层和第三介质层，其中，
所述第二介质层位于所述有源区内的第一散热层以及源极与栅极之间和漏极与栅极之间的第一介质层上；
所述第三介质层位于所述第二散热层以及所述第二介质层上。
进一步地，所述半导体器件还包括热沉，所述热沉设置在所述无源区的边缘一周，所述第二散热层与所述热沉连接。
进一步地，对位于所述无源区内的第二散热层和第三介质层进行图形化形成窗口，通过所述窗口使得位于所述无源区内的源电极、漏电极和栅电极与其他元器件进行连接。
进一步地，所述散热层包括第三散热层和第四散热层，其中，
所述第三散热层位于有源区内的栅极上；
所述第四散热层位于有源区内的源极中间和漏极中间和/或位于无源区内的源电极中间、漏电极中间和栅电极中间。
进一步地，所述半导体器件还包括第四介质层，所述第四介质层位于所述第三散热层、所述有源区内的源极与栅极之间和漏极与栅极之间的第一介质层以及所述源电极与栅电极及漏电极与栅电极之间的第一介质层上。
进一步地，所述半导体器件还包括背面金属和通孔，其中，
所述背面金属位于所述衬底上且所述多层半导体层远离所述衬底的一面；
所述通孔内设置有第五散热层，所述通孔位于所述背面金属和所述有源区内的源极或无源区内的源电极之间，所述通孔贯穿所述衬底和所述多层半导体层直至所述有源区的源极或所述无源区的源电极，通过所述通孔使所述有源区内的源极或无源区内的源电极与所述背面金属连接。
本发明通过在半导体器件所述有源区内的源极、漏极和栅极和/或位于所述无源区内的源电极、漏电极和栅电极设置有散热层，所述散热层在平面方向的高导热率为半导体器件增加了导热途径，加速了热量从所述有源区内的源极、漏极和栅极和/或位于所述无源区内的源电极、漏电极和栅电极上方的传导，整体上改善半导体器件的散热效果，降低半导体器件内部的温度，提高半导体器件可靠性。
在阅读具体实施方式并且在查看附图之后，本领域的技术人员将认识到另外的特征和优点。
附图说明
现将参照附图解释示例。附图用于说明基本原理，使得仅图示了理解基本原理所必需的方面。附图并非依比例绘制。在附图中相同的附图标记表示相似的特征。
图1示出了本发明实施例一提供的半导体器件的剖面结构示意图；
图2示出了本发明实施例一提供的半导体器件的俯视结构示意图；
图3示出了本发明实施例二提供的半导体器件的俯视结构示意图；
图4示出了现有技术中半导体器件的剖面温度示意图；
图5示出了本发明实施例二提供的半导体器件的剖面温度示意图；
图6示出了本发明实施例三提供的半导体器件有源区的剖面结构示意图；
图7示出了本发明实施例四提供的半导体器件的通孔位于有源区的源极时的剖面结构示意图；
图8示出了现有技术中通孔中填充材料为金时半导体器件的剖面温度示意图；
图9示出了本发明实施例四的通孔中填充材料为石墨烯时半导体器件的剖面温度示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。诸如“下面”、“下方”、“在…下”、“低”、“上方”、“在…上”、“高”等的空间关系术语用于使描述方便，以解释一个元件相对于第二元件的定位，表示除了与图中示出的那些取向不同的取向以外，这些术语旨在涵盖器件的不同取向。另外，例如“一个元件在另一个元件上/下”可以表示两个元件直接接触，也可以表示两个元件之间还具有其他元件。此外，诸如“第一”、“第二”等的术语也用于描述各个元件、区、部分等，并且不应被当作限制。类似的术语在描述通篇中表示类似的元件。
实施例一
图1示出了本发明实施例一提供的半导体器件的剖面结构示意图，图2示出了本发明实施例一提供的半导体器件的俯视结构示意图，下面结合图1和图2对本发明的实施例一进行描述。
请参见图1和图2，所述半导体器件包括：衬底11、位于衬底11上的多层半导体层，所述多层半导体层包括有源区a和无源区，有源区a之外的区域为无源区，位于所述多层半导体层上的源极和漏极，所述源极和漏极包括位于有源区a内的源极13和漏极14以及位于所述无源区内的源电极13b和漏电极14b，位于所述多层半导体上的栅极，所述栅极在所述源极和漏极间呈叉指状分布，所述栅极包括位于有源区a内的栅极15和位于无源区内的栅电极15b，位于有源区a内栅极15上的第一散热层17，以及分别位于有源区a内的源极13和漏极14上和/或位于所述无源区内的源电极13b、漏电极14b和栅电极15b上的第二散热层16。
其中，所述衬底11的材料可以是蓝宝石(Sapphire)、SiC、GaN或Si等本领域的技术人员公知的任何适合生长氮化镓的材料，所述衬底11的沉积方法可以是化学气相沉积法(Chemical Vapor Deposition，简称CVD)、气相外延法(Vapour Phase Epitaxy，简称VPE)、金属有机化合物化学气相沉淀法(Metal-organic Chemical Vapor Deposition，简称MOCVD)、低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，简称LPCVD)、等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)、脉冲激光沉积法(Pulsed Laser Deposition，简称PLD)、原子层外延法、分子束外延法(Molecular Beam Epitaxy，简称MBE)、溅射法或蒸发法等方法。
所述多层半导体层的材料可以是III-V族化合物的半导体材料，具体地，所述多层半导体层可包括：
位于衬底11上的成核层21。
位于成核层21上的缓冲层22。
位于缓冲层22上的势垒层23，所述势垒层23和所述缓冲层22形成异质结结构，在异质结界面处形成2DEG(图1中虚线所示)，所述势垒层23的材料为能够与缓冲层22形成异质结的任何半导体材料，包括镓类化合物半导体材料或III族氮化物半导体材料，例如InxAlyGazN1-x-y-z(0≤x,y,z≤1)。
优选的，所述多层半导体层还可包括位于势垒层23上的帽层24。所述有源区内的源极13、漏极14和栅极15及所述无源区内的源电极13b、漏电极14b和栅电极15b位于帽层24之上。
优选的，所述半导体器件还包括：
位于所述有源区内的源极13与栅极15之间和漏极14与栅极15之间的帽层24上及位于所述无源区内的源电极13b与漏电极14b之间和漏电极14b与栅电极15b之间的帽层24上的第一介质层25，该第一介质层25能够钝化半导体器件表面，降低或消除氮化镓半导体器件的电流崩塌效应，例如：降低或消除氮化镓高电子迁移率晶体管的电流崩塌效应，并且保护半导体器件表面免受外界影响等，所述第一介质层25的材料一般为SiN，所述第一介质层25的形成方法可由多种方式形成，如MOCVD，PECVD，ALD，MBE及热生长以及电子束蒸发等中的任意一种。
位于所述多层半导体层上的源极和漏极，有源区a内的源极13和漏极14与位于其下的所述多层半导体层形成欧姆接触，有源区a内的源极13和漏极14的材料可以是一种金属材料，也可以是多种金属材料的复合材料，优选的，所述无源区内的源电极13b通过空气桥131与有源区a内的源极13连接，所述无源区内的漏电极14b通过漏极互联金属141与有源区a内的漏极14连接。
位于多层半导体层上的栅极，所述栅极在所述源极和漏极间呈叉指状分布，优选的，所述无源区内的栅电极15b通过栅极互连线151与有源区a内的栅极15连接，且所述空气桥131跨在所述栅极互连线151的上方，所述栅极15位于源极13和漏极14之间，有源区a内栅极15可以是单层金属栅极，也可以是双层金属的叠层或多层栅极结构，例如，所述多层栅极结构可以在栅极与所述多层半导体层之间设置一层绝缘介质(例如SiO2)的MIS结构。所述有源区a内栅极15的形状可以为T型栅极、矩形栅等GaN半导体器件中常用的栅极形状，图1中所示出的有源区a内栅极15的形状为T型栅极，所述T型栅极的栅帽位于所述多层半导体层上。
位于有源区a内的栅极15上的第一散热层17，以及位于有源区a内的源极13和漏极14上和/或位于无源区内的源电极13b、漏电极14b和栅电极15b上的第二散热层16，所述第一散热层17和第二散热层16的材料可以为单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、单壁碳纳米管或多壁碳纳米管中的任意一种或多种，优选为石墨烯，由于石墨烯是一种由新型的单原子层二维材料，由碳原子以sp2杂化轨道组成六角型呈蜂巢晶格的平面薄膜。单层石墨烯的厚度只有由于石墨烯独特的晶体结构，它具有优异的物理和化学特性，如高电导率、高电流承受密度、优良的热传导性和化学稳定性等。石墨烯具有非常好的导热性，导热系数高达5000W/(mk)，远高于Au(317W/(mk))、Cu(401W/(mk))和Al(237W/(mk))，甚至高于金刚石(2000W/(mk))及碳纳米管(3000W/(mk))等，可以说是目前存在的导热性最好的材料之一，且石墨烯具有高的电导率，并不会额外增大电路的电阻，因此石墨烯材料非常适合用于半导体器件中的散热层。
优选的，所述空气桥131和所述漏极互联金属141上方设置有第二散热层16，位于空气桥131和互联金属141上方的第二散热层可以与位于有源区a内的源极13和漏极14和/或位于位于无源区内的源电极13b、漏电极14b和栅电极15b上方的第二散热层在同一工艺步骤中形成。
通过将散热材料设置于有源区a内的源极13、漏极14和栅极15上和/或所述无源区内的源电极13b、漏电极14b和栅电极15b上，在平面方向的高导热率为半导体器件增加了导热途径，加速了热量从所述有源区和无源区内的金属上方的传导，整体上改善半导体器件的散热效果，降低半导体器件内部的温度，使半导体器件内部热场分布更加均匀，提高半导体器件可靠性。
由于所述栅极与源极和漏极在不同的工艺步骤中形成，因此，第一散热层17与第二散热层16在不同的工艺步骤中形成。
所述第一散热层17和第二散热层16的形成方法可以首先将生长在铜或者镍薄膜上的石墨烯转移到半导体器件表面，其中，所述将石墨烯生长在铜或者镍薄膜上的方法可以为CVD法，其次定义出石墨烯的图形，最后在不需要覆盖石墨烯的地方通过氧等离子体将石墨烯刻蚀干净。也可以通过将石墨烯溶于悬浮液中，采用旋涂的方式旋涂于有源区a内的栅极15、源极13和漏极14上，和/或无源区内的栅电极15b、源电极13b和漏电极14b上，采用氧等离子体将不需要石墨烯覆盖的地方刻蚀干净。
优选的，所述半导体器件还包括第二介质层18和第三介质层19，其中，所述第二介质层18位于有源区内a的第一散热层17以及源极13与漏极14之间的第一介质层25上，该第二介质层18能够在所述有源区内的栅极和漏极之间靠近栅极处，提高钝化效果，降低电流崩塌效应，从而提高半导体器件的特性。
由于第二介质层18位于有源区内的第一散热层17上，因此，第二介质层18的形成方法不能对位于其下的第一散热层17产生影响。因为第一散热层17的厚度非常薄，若形成第二介质层18的过程中，粒子能量过大则有可能会对第一散热层17造成刻蚀，第二介质层18的形成方法可以为ALD、电子束蒸发或MBE等方法中的任意一种。
所述第三介质层19位于有源区a和无源区内第二散热层16以及所述第二介质层18上，所述第三介质层19能够保护位于其下的第二散热层16，避免第二散热层16脱落至半导体器件中，引起可靠性问题，由于第三介质层19位于第二散热层16上，因此，第三介质层19的形成方法与第二介质层18的形成方法相同。
优选的，对位于所述无源区内的第二散热层16和第三介质层19进行图形化形成窗口20，通过所述窗口20使得位于无源区内的源电极13、漏电极14和栅电极15与其他元器件进行连接。
通过光刻以及氧等离子体刻蚀技术可以将位于无源区内的第二散热层16和第三介质层19图形化，留出一个窗口20便于后续引线时与无源区内的源电极13b、漏电极14b和栅电极15b相连。
同时单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、单壁碳纳米管或多壁碳纳米管具有高电导率、高电流密度承受力和抗电迁移效应，在引线和源电极13b、漏电极14b以及栅电极15b出现电迁移、空洞或者是断开等问题时，单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、单壁碳纳米管或多壁碳纳米管可代替金属导通电流，进一步提高半导体器件的可靠性。
本发明实施例提供的半导体器件，通过有源区内的栅极上设置第一散热层，在有源区a内的源极和漏极以及无源区内的源电极、漏电极和栅电极上设置第二散热层，在平面方向的高导热率为半导体器件增加了导热途径，加速了热量从有源区内的源极、漏极和栅极以及位于无源区内的源电极、漏电极和栅电极上方的传导，整体上改善半导体器件的散热效果，降低半导体器件内部的温度，提高半导体器件可靠性，进一步地，通过在第一散热层以及源极与栅极之间和漏极与栅极之间的第一介质层上设置第二介质层，能够降低电流崩塌效应，从而提高半导体器件的特性，通过在有源区和/或无源区内第二散热层以及所述第二介质层上设置第三介质层，避免第二散热层脱落至半导体器件中，从而提高器件的可靠性。
实施例二
图3示出了本发明实施例二提供的半导体器件的俯视结构示意图，图4示出了现有技术中半导体器件的剖面温度示意图，图5示出了本发明实施例二提供的半导体器件的剖面温度示意图，下面结合图3至图5来描述本发明的实施例二。
本发明实施例二提供的半导体器件以上述实施例一提供的半导体器件为基础，与实施例一中半导体器件相同的部分不再赘述。
本发明实施例二提供的半导体器件还包括热沉30，所述热沉设置在所述无源区的边缘一周，第二散热层16与热沉30连接。
在本实施例中，位于有源区最外侧的第二散热层16以及位于无源区的第二散热层16一直延伸到热沉30上方与热沉30连接，能够进一步降低半导体器件内部的温度。
为了避免电极之间的短路，所述热沉可以设为绝缘热沉，如陶瓷热沉。
图4和图5分别为采用Comsol软件模拟出来的现有技术中半导体器件和本发明实施例二提供的半导体器件的剖面温度示意图。
请参见图4，图4为现有技术中半导体器件的剖面温度示意图。请参见图5，图5为本发明实施例二提供的半导体器件的剖面温度示意图，本发明实施例二中的半导体器件在有源区a内的漏极14和无源区的漏电极14b上设置有石墨烯散热层，并将石墨烯散热层引入到无源区漏电极14b附近的绝缘热沉上来模拟，从图4和图5中可以看出，本发明实施例二提供的半导体器件最高温度相比现有技术中的半导体器件最高温度降低了18.84℃。
本发明实施例提供的半导体器件，通过在半导体器件无源区的边缘一周设置绝缘热沉，将第二散热层延伸到绝缘热沉上方，能够进一步降低半导体器件内部的温度。
实施例三
图6示出了本发明实施例三提供的半导体器件有源区的剖面结构示意图，请参见图6，所述半导体器件包括：衬底11、位于衬底11上的多层半导体层，多层半导体层包括有源区a和无源区(图6中未示出)，有源区a之外的区域为无源区，位于多层半导体层上的源极和漏极，所述源极和漏极包括位于有源区a内的源极13和漏极14以及位于无源区内的源电极13b(图6中未示出)和漏电极14b(图6中未示出)，位于多层半导体上的栅极，所述栅极在所述源极和漏极间呈叉指状分布，所述栅极包括位于有源区内的栅极15和位于无源区内的栅电极15b(图6中未示出)，分别位于有源区a内的栅极15上的第三散热层27，以及位于有源区a内的源极13中间和漏极14中间和/或位于无源区内的源电极13b中间、漏电极14b中间和栅电极15b中间的第四散热层26。
本发明实施例三提供的半导体器件中的衬底11和多层半导体层与上述实施例中半导体器件的衬底11和多层半导体层相同，在此不再赘述。
在本实施例中，位于无源区的源电极13b通过空气桥131(图6中未示出)与有源区a内的源极13连接，位于无源区的漏电极14b通过漏极互联金属141(图6中未示出)与有源区a内的漏极14连接，无源区内的栅电极15b通过栅极互连线151(图6中未示出)与有源区a内的栅极15连接，且空气桥131跨在所述栅极互连线151的上方。
本实施例提供的半导体器件中的第四散热层26位于有源区a内的源极13中间和漏极14中间和/或位于无源区内的源电极13b中间、漏电极14b中间和栅电极15b中间，第三散热层27位于有源区a内的栅极15上。
所述第四散热层26的形成方法与本发明实施例一中所述的第二散热层16的形成方法相同，在此不再赘述。
在本实施例中，当第四散热层26的材料选用石墨烯时，由于石墨烯具有高电导率，因此并不会额外增加源极和漏极的寄生电阻，在沿着石墨烯平铺方向，热量高效传导，加速器件的横向散热。此外，第四散热层26设置在有源区a内的源极13中间和漏极14中间和/或位于无源区内的源电极13b中间、漏电极14b中间和栅电极15b中间时，所述第四散热层26更靠近半导体器件表面，距离芯片温度最高的区域更近，因此石墨烯散热层对器件散热效果的影响更明显。
本实施例通过将散热材料设置于有源区内的源极13中间、漏极14中间和栅极15上，和/或位于位于无源区内的源电极13b中间、漏电极14b中间以及栅电极15b中间，在平面方向的高导热率为半导体器件增加了导热途径，加速了热量从有源区a和无源区内的金属上方的横向传导，整体上改善半导体器件的散热效果，降低半导体器件内部的温度，提高半导体器件可靠性。
优选的，所述半导体器件还包括第四介质层28，所述第四介质层28位于有源区内的第三散热层27、有源区a内的源极13与栅极15及漏极14与栅极15之间的第一介质层25上，以及位于源电极13b与栅电极15b及漏电极14b与栅电极15b之间的第一介质层25上。该第四介质层28能够在有源区内的栅极15和漏极14之间靠近栅极15处，提高钝化效果，降低电流崩塌效应，从而提高半导体器件的特性，此外，该第四介质层28能够保护位于其下的第三散热层27，避免第三散热层27脱落至半导体器件中，引起器件可靠性问题，由于第四介质层28位于第三散热层27上，因此，第四介质层28的形成方法与实施例一中所述的第三介质层18的形成方法相同。
本实施例与上述实施例相比，不需要设置第三介质层19，因此，简化了工艺步骤，且由于第四散热层26和第三散热层27的材料具有高电导率，因此不会额外增加有源区和无源区内源极、栅极和漏极的寄生电阻，在沿着第四散热层26和第三散热层27平铺方向，热量高效传导，加速器件的散热。并且第四散热层26设置得更靠近半导体器件表面，离芯片温度最高的区域更近，第四散热层26对半导体器件散热效果的影响更明显。
实施例四
图7示出了本发明实施例四提供的半导体器件的通孔位于有源区的源极13时的剖面结构示意图，图8示出了现有技术中通孔中填充材料为金时半导体器件的剖面温度示意图，图9示出了本发明实施例四的通孔中填充材料为石墨烯时半导体器件的剖面温度示意图，下面结合图7-图9来描述本发明的实施例四。
请参见图7，所述半导体器件包括：背面金属41、衬底11、位于衬底11上的多层半导体层，多层半导体层包括有源区a和无源区(图7中未示出)，有源区之外的区域为无源区，位于多层半导体层上的源极和漏极，所述源极和漏极包括位于有源区a内的源极13和漏极14以及位于无源区内的源电极13b(图7中未示出)和漏电极14b(图7中未示出)，其中，无源区内的源电极13b可通过空气桥131(图7中未示出)与有源区a内的源极13连接，无源区内的漏电极14b可通过漏极互联金属141(图7中未示出)与有源区a内的漏极14连接，位于多层半导体上的栅极，所述栅极在所述源极和漏极间呈叉指状分布，所述栅极包括位于有源区a内的栅极15和位于无源区内的栅电极15b(图7中未示出)，无源区内的栅电极15b可通过栅极互连线151(图7中未示出)与有源区a内的栅极15连接，且空气桥131跨在所述栅极互连线151的上方，位于所述背面金属41和有源区a内的源极13之间的通孔40，所述通孔40内设置有第五散热层29，所述通孔40贯穿衬底11和多层半导体层直至有源区a内的源极13，通过通孔40使有源区a内的源极13与所述背面金属41连接。
本实施例通过在有源区的源极13下方设置贯穿衬底11和多层半导体层直至有源区内的源极13的通孔40，使得有源区内的源极13与背面金属41通过通孔40连接，所述背面金属41的材料为金，在通孔40内设置第五散热层29，第五散热层29的材料可以为石墨烯或者碳纳米管等散热材料，由于石墨烯或者碳纳米管具有优良的导电率和导热性，在不额外增加寄生电阻的情况下，能够有效降低半导体器件的内部温度。
优选的，所述半导体器件还包括第五介质层30，所述第五介质层30位于有源区a内的栅极15上以及栅极15与源极13之间及栅极15与漏极14之间的第一介质层25上，以及位于无源区内的栅电极15b上及源电极13b与栅电极15b之间和漏电极14b与栅电极15b之间的第一介质层25上。该第五介质层30能够在栅极15和漏极14之间靠近栅极15以及在栅电极15b和漏电极14b之间靠近栅电极15b处，提高钝化效果，降低电流崩塌效应，从而提高半导体器件的特性。
在本实施例中，所述通孔40也可以位于所述背面金属41和无源区的源电极13b之间，所述通孔40内设置有散热层，所述通孔40贯穿所述衬底11和多层半导体层直至无源区的源电极13b，通过通孔40使无源区内的源电极13b与所述背面金属41连接。
在本实施例中，所述通孔的形状为规则形状或者不规则形状，例如：圆形或者椭圆形等，通过在无源区内的源电极13b下方设置通孔40，所述通孔40内设置有散热层，能够有效降低半导体器件的内部温度。
图8和图9分别为采用Comsol软件模拟出来的通孔中填充材料为金时半导体器件的剖面温度示意图和本发明实施例四提供的通孔中填充材料为石墨烯时半导体器件的剖面温度示意图。
从图8和图9可以发现，本发明实施例四提供的通孔中填充石墨烯的半导体器件最高温度比通孔40中填充金属金的半导体器件最高温度降低40℃。
本发明实施例提供的半导体器件，通过在有源区或无源区的源极下方设置通孔，在通孔内设置散热层，由于散热层的材料具有优良的导电率和导热性，在不额外增加寄生电阻的情况下，能够有效降低半导体器件的内部温度。
应该理解，本发明是从半导体器件结构设计的角度来改善半导体器件的散热效果。所述半导体器件包括但不限制于：工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管(High Electron Mobility Transistor，简称HEMT)、绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)结构的晶体管、砷化镓(GaAs)基的晶体管以及金属氧化层半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)、金属绝缘层半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称MISFET)、双异质结场效应晶体管(Double Heterojunction Field-Effect Transistor，简称DHFET)、结型场效应晶体管(Junction Field-EffectTransistor，简称JFET)，金属半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称MESFET)，金属绝缘层半导体异质结场效应晶体管(Metal-SemiconductorHeterojunction Field-Effect Transistor，简称MISHFET)或者其他场效应晶体管。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。本发明的各个实施例在不违反逻辑的基础上均可相互组合。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种半导体器件，其特征在于，所述半导体器件包括：
衬底；
位于所述衬底上的多层半导体层，所述多层半导体层包括有源区和无源区，所述有源区之外的区域为无源区；
位于所述多层半导体层上的源极和漏极，所述源极和漏极包括位于有源区内的源极和漏极以及位于无源区内的源电极和漏电极；
位于所述多层半导体层上的栅极，所述栅极在源极和漏极间呈叉指状分布，所述栅极包括位于有源区内的栅极和位于无源区内的栅电极；
位于所述有源区内的源极、漏极和栅极设置有散热层，和/或位于所述无源区内的源电极、漏电极和栅电极设置有散热层。
2.根据权利要求1所述的半导体器件，其特征在于，所述源电极通过空气桥与所述有源区内的源极连接，所述漏电极通过漏极互联金属与所述有源区内的漏极连接。
3.根据权利要求2所述的半导体器件，其特征在于，所述栅电极通过栅极互连线与所述有源区内的栅极连接，且所述空气桥跨在所述栅极互连线的上方。
4.根据权利要求1所述的半导体器件，其特征在于，所述散热层的材料为单层石墨烯、双层石墨烯、多层石墨烯、石墨烯纳米片、单壁碳纳米管或多壁碳纳米管中的任意一种或多种。
5.根据权利要求1所述的半导体器件，其特征在于，所述多层半导体层包括：
位于所述衬底上的成核层；
位于所述成核层上的缓冲层；
位于所述缓冲层上的势垒层，所述势垒层和所述缓冲层形成异质结结构，在异质结界面处形成二维电子气。
6.根据权利要求5所述的半导体器件，其特征在于，所述多层半导体层还包括：
位于所述势垒层上的帽层；
所述有源区内的源极、漏极和栅极及所述无源区内的源电极、漏电极和栅电极位于所述帽层之上。
7.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括：
位于所述有源区内的源极与栅极之间和漏极与栅极之间的帽层上及位于所述无源区内的源电极与栅电极之间和漏电极与栅电极之间的帽层上的第一介质层。
8.根据权利要求1-7任一项所述的半导体器件，其特征在于，所述散热层包括第一散热层和第二散热层，其中，
所述第一散热层位于有源区内的栅极上；
所述第二散热层分别位于有源区内的源极和漏极上和/或位于无源区内的源电极、漏电极和栅电极上。
9.根据权利要求2所述的半导体器件，其特征在于，所述空气桥和所述漏极互联金属上方设置有第二散热层。
10.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括第二介质层和第三介质层，其中，
所述第二介质层位于所述有源区内的第一散热层以及源极与栅极之间和漏极与栅极之间的第一介质层上；
所述第三介质层位于所述第二散热层以及所述第二介质层上。
11.根据权利要求8所述的半导体器件，其特征在于，所述半导体器件还包括热沉，所述热沉设置在所述无源区的边缘一周，所述第二散热层与所述热沉连接。
12.根据权利要求10所述的半导体器件，其特征在于，对位于所述无源区内的第二散热层和第三介质层进行图形化形成窗口，通过所述窗口使得位于所述无源区内的源电极、漏电极和栅电极与其他元器件进行连接。
13.根据权利要求1-7任一项所述的半导体器件，其特征在于，所述散热层包括第三散热层和第四散热层，其中，
所述第三散热层位于有源区内的栅极上；
所述第四散热层位于有源区内的源极中间和漏极中间和/或位于无源区内的源电极中间、漏电极中间和栅电极中间。
14.根据权利要求13所述的半导体器件，其特征在于，所述半导体器件还包括第四介质层，所述第四介质层位于所述第三散热层、所述有源区内的源极与栅极之间和漏极与栅极之间的第一介质层以及所述源电极与栅电极及漏电极与栅电极之间的第一介质层上。
15.根据权利要求1-7任一项所述的半导体器件，其特征在于，所述半导体器件还包括背面金属和通孔，其中，
所述背面金属位于所述衬底上且所述多层半导体层远离所述衬底的一面；
所述通孔内设置有第五散热层，所述通孔位于所述背面金属和所述有源区内的源极或无源区内的源电极之间，所述通孔贯穿所述衬底和所述多层半导体层直至所述有源区的源极或所述无源区的源电极，通过所述通孔使所述有源区内的源极或无源区内的源电极与所述背面金属连接。
CN201410577484.6A 2014-10-24 2014-10-24 一种半导体器件 Active CN104409431B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410577484.6A CN104409431B (zh) 2014-10-24 2014-10-24 一种半导体器件
US14/922,017 US9536965B2 (en) 2014-10-24 2015-10-23 Heat spreader on GaN semiconductor device
JP2015208894A JP6109905B2 (ja) 2014-10-24 2015-10-23 半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410577484.6A CN104409431B (zh) 2014-10-24 2014-10-24 一种半导体器件

Publications (2)

Publication Number Publication Date
CN104409431A CN104409431A (zh) 2015-03-11
CN104409431B true CN104409431B (zh) 2017-07-04

Family

ID=52647047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410577484.6A Active CN104409431B (zh) 2014-10-24 2014-10-24 一种半导体器件

Country Status (3)

Country Link
US (1) US9536965B2 (zh)
JP (1) JP6109905B2 (zh)
CN (1) CN104409431B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321993B (zh) * 2015-05-27 2019-03-29 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
CN106910725B (zh) * 2016-05-09 2019-11-05 苏州能讯高能半导体有限公司 一种半导体芯片的封装结构
CN108630677B (zh) * 2017-03-17 2022-03-08 智瑞佳（苏州）半导体科技有限公司 一种功率器件版图结构及制作方法
CN107170674A (zh) * 2017-06-16 2017-09-15 北京华进创威电子有限公司 一种GaN器件原位生长石墨烯掩埋电极结构及制备方法
CN107425051B (zh) * 2017-07-19 2020-10-02 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN108389903B (zh) * 2018-03-01 2021-08-31 中国科学院微电子研究所 具有石墨烯散热层的AlGaN/GaN高电子迁移率晶体管及制备方法
CN109192710B (zh) * 2018-05-22 2020-09-29 中国科学院微电子研究所 石墨烯降低GaN基HEMT热阻的散热结构及制备方法
CN111048990A (zh) * 2019-12-26 2020-04-21 常州纵慧芯光半导体科技有限公司 一种激光器芯片及其制备方法
CN111584629A (zh) * 2020-06-10 2020-08-25 无锡硅动力微电子股份有限公司 氮化镓功率器件结构及其制造方法
CN111883494B (zh) * 2020-07-21 2022-11-29 联合微电子中心有限责任公司 功率mosfet器件及其形成方法
KR102493039B1 (ko) * 2021-03-05 2023-01-27 경북대학교 산학협력단 3단자 시냅스 소자 및 그 제조 방법
CN114141736B (zh) * 2022-02-08 2022-05-06 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法
CN118281050A (zh) * 2022-12-30 2024-07-02 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856361A (zh) * 2011-06-29 2013-01-02 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
JP2007059613A (ja) * 2005-08-24 2007-03-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
US8866191B2 (en) * 2007-02-22 2014-10-21 Forschungsverbund Berlin E.V. HEMT semiconductor component with field plates
CN101299439B (zh) * 2008-06-24 2011-06-22 广州南科集成电子有限公司 耐高压恒流源器件及制造方法
TWI471977B (zh) * 2009-05-15 2015-02-01 Xintec Inc 功率金氧半場效電晶體封裝體
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
JP2014197565A (ja) * 2011-07-29 2014-10-16 パナソニック株式会社 半導体装置
JP5979530B2 (ja) * 2011-10-26 2016-08-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2013105898A (ja) * 2011-11-14 2013-05-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5870758B2 (ja) * 2012-02-28 2016-03-01 富士通株式会社 電子デバイス及びその製造方法
WO2013171842A1 (ja) * 2012-05-15 2013-11-21 株式会社安川電機 半導体装置および半導体装置の製造方法
EP2741324B1 (en) * 2012-12-10 2018-10-31 IMEC vzw III nitride transistor with source connected heat-spreading plate and method of making the same
JP6106908B2 (ja) * 2012-12-21 2017-04-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2015073073A (ja) * 2013-09-06 2015-04-16 三菱電機株式会社 半導体装置およびその製造方法
JP2015122361A (ja) * 2013-12-20 2015-07-02 株式会社東芝 電界効果トランジスタ
US9343544B2 (en) * 2014-03-24 2016-05-17 University Of South Carolina Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856361A (zh) * 2011-06-29 2013-01-02 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法

Also Published As

Publication number Publication date
JP2016086167A (ja) 2016-05-19
CN104409431A (zh) 2015-03-11
JP6109905B2 (ja) 2017-04-05
US9536965B2 (en) 2017-01-03
US20160118460A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
CN104409431B (zh) 一种半导体器件
JP6301527B2 (ja) 半導体デバイス
Yuan et al. Modeling and analysis for thermal management in gallium oxide field-effect transistors
JP6156015B2 (ja) 半導体装置及びその製造方法
US20090114948A1 (en) Semiconductor device
US20150318376A1 (en) Semiconductor device having improved heat dissipation
TW201946239A (zh) 具有最佳化場板設計的功率半導體裝置
CN105140281A (zh) 一种半导体器件及其制造方法
JP2016058466A (ja) 炭化珪素半導体装置
CN108807524A (zh) 半导体器件及其制造方法
JP6526205B2 (ja) 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法
JP5280611B2 (ja) 半導体デバイスの製造方法、および得られるデバイス
JP4327114B2 (ja) 窒化物半導体装置
JP5874889B2 (ja) 直列接続式の高電子移動度トランジスターデバイス及びその製造方法
Cheng et al. Thermal science and engineering of β-Ga2O3 materials and devices
JP7029778B2 (ja) 半導体素子及びその製造方法
JP2016072447A (ja) トランジスタ
JP5113375B2 (ja) 窒化物半導体装置
TWI662707B (zh) 半導體功率元件及其製造方法
KR102029807B1 (ko) 이종 접합 전계 효과 트랜지스터
JP2021034546A (ja) 半導体装置、半導体装置の製造方法及び電子装置
US11948927B2 (en) Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die
Ridzwan et al. Understanding the Role of Near-Junction Diamond Heat Spreaders in Packaged 20-Gate GaN HEMT Chips via Thermal Simulation
US20240120385A1 (en) Semiconductor device and manufacturing method thereof
CN112750903B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant