JP6301527B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP6301527B2
JP6301527B2 JP2017073771A JP2017073771A JP6301527B2 JP 6301527 B2 JP6301527 B2 JP 6301527B2 JP 2017073771 A JP2017073771 A JP 2017073771A JP 2017073771 A JP2017073771 A JP 2017073771A JP 6301527 B2 JP6301527 B2 JP 6301527B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
heat dissipation
active region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017073771A
Other languages
English (en)
Other versions
JP2017188685A (ja
Inventor
軼 裴
軼 裴
梦傑 周
梦傑 周
揚 柴
揚 柴
梓願 林
梓願 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gpower Semiconductor Inc
Original Assignee
Gpower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gpower Semiconductor Inc filed Critical Gpower Semiconductor Inc
Publication of JP2017188685A publication Critical patent/JP2017188685A/ja
Application granted granted Critical
Publication of JP6301527B2 publication Critical patent/JP6301527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施例は、半導体技術に関し、特に半導体デバイスに関する。
ＧａＮ半導体デバイスは、大きなバンドギャップ、高い電子移動度、高い破壊電界強度、耐高温などの著しい利点を有し、第１世代半導体のシリコンおよび第２世代半導体のヒ化ガリウムよりも、高温、高電圧、高周波、およびハイパワーの電子デバイスの製造に好適であり、広い応用の見通しを持っている。
ＧａＮ半導体デバイスは大出力、大電流の環境で動作するため、ＧａＮ半導体デバイスによって高い熱量が生じる。ＧａＮ半導体デバイスにおける一部の構造は、温度から受ける影響が大きく、例えば、ショットキー接触やキャリア移動度などである。ショットキー接触に局所的な高温が生じると、ショットキー接触が悪化し、バリアの高さを低下させることで、ゲート電極のリーク電流の増大を引き起こし、さらには、ＧａＮ半導体デバイスの失効を引き起こす。従来技術におけるＧａＮ半導体デバイスは、主に、下記の経路を経て放熱する。即ち、ＧａＮ半導体デバイスによって生じた熱の大部分は、基板を介して、熱伝導性能が良い基盤に縦方向に伝わる、ＧａＮ半導体デバイスの内部の金属電極接続線および半導体材料を介して、熱が能動領域の外部に横方向に伝わる、ＧａＮ半導体デバイスの上面の空気を介して放熱する。
しかし、ＧａＮ半導体デバイスのパッケージケース内の空気流動性が悪いので、空気による放熱効果が悪い。金属電極の配線とＧａＮ半導体デバイスとの接触面積が小さいことで、効率的な放熱を行うことができない。したがって、従来技術のＧａＮ半導体デバイスの放熱性能は制限されている。
本発明の実施例は、従来技術の半導体デバイスの悪い放熱を解決するために、半導体デバイスを提供する。
本発明の実施例は、半導体デバイスを提供し、当該半導体デバイス基板と、基板に位置し、活性領域と活性領域の外部に位置する不活性領域が設けられる多層半導体層と、活性領域内に位置するゲート電極、ソース電極及びドレイン電極と、活性領域の少なくとも一部を覆い、放熱材料を含む放熱層とを備える。
放熱層は、ゲート電極を覆ってもよく、ソース電極及びドレイン電極をさらに覆ってもよい。
放熱層は、活性領域全体を覆ってもよく、不活性領域にさらに延伸してもよい。
放熱材料は、窒化ホウ素を含んでもよい。例えば、放熱層の材料は、単層の窒化ホウ素、２層の窒化ホウ素、多層の窒化ホウ素又は窒化ホウ素のナノシートのいずれかの１種であってもよい。
半導体デバイスは、放熱層に対向する多層半導体層の一側に位置する第１誘電体層をさらに備え、第１誘電体層は、ゲート電極とソース電極との間及びゲート電極とドレイン電極との間における多層半導体層に少なくとも形成してもよい。第１誘電体層は、不活性領域にさらに延伸してもよい。
半導体デバイスは、第１誘電体層と放熱層との間に位置し、ゲート電極を覆う第２誘電体層、あるいは、第１誘電体層に対する放熱層の反対側に位置する第２誘電体層、をさらに備えてもよい。
半導体デバイスは、放熱層に対するソース電極の反対側に位置し、多層半導体層及び基板を貫通し、放熱材料が充填された第１貫通孔をさらに備えてもよい。第１貫通孔に充填された放熱材料は、窒化ホウ素を含んでもよい。
半導体デバイスは、多層半導体層に対する基板の反対側に位置する背面金属層をさらに備えてもよい。第１貫通孔は、背面金属層を貫通してもよく、背面金属層は、第１貫通孔の孔壁を覆ってもよい。
半導体デバイスは、不活性領域内に位置し、ソース電極に電気接続するソース電極パッドと、放熱層に対するソース電極パッドの反対側に位置し、多層半導体層及び基板を貫通し、放熱材料が充填された第２貫通孔をさらに備えてもよい。第２貫通孔に充填された放熱材料は、窒化ホウ素を含んでもよい。
多層半導体層は、基板に位置するバッファ層と、バッファ層に位置する障壁層とを備えてもよい。障壁層及びバッファ層は、ヘテロ接合構造を形成し、ソース電極、ドレイン電極及びゲート電極は、障壁層の表面に位置する。
半導体デバイスは、基板とバッファ層との間に位置する核生成層と、基板に対する障壁層の反対側に位置するキャップ層をさらに備えてもよい。
本発明による半導体デバイスは、その中には活性領域の少なくとも一部を覆う放熱層が設けられ、放熱層の設置により平面方向における半導体デバイスの熱伝導経路を増やす。これにより、半導体デバイスの内部の発熱源から半導体デバイスの外部への熱伝導を速め、半導体デバイスの放熱効果を改善し、半導体デバイスの内部温度を減らし、半導体デバイスの内部の熱場分布をより均一にし、半導体デバイスの信頼性を向上させる。
以下、本発明の実施形態の技術案をさらに明瞭に説明するために、実施形態の説明に用いられている図面について簡単に紹介する。明らかに、後述の図面は、本発明の実施形態を説明するものに過ぎない。当業者は、創造的な活動をしない前提で、提供された図面に基づいて他の図面を得ることもできる。
図１Ａは、本発明の第１実施例による半導体デバイスの平面図である。 図１Ｂは、図１ＡのＡ−Ａ’に沿って見た部分断面図である。 図１Ｃは、放熱層を形成する前後に半導体デバイスの飽和電流を示す対比図である。 図１Ｄは、放熱層を形成する前後に半導体デバイスのＲＦ特性を示す対比図である。 図２は、本発明の第２実施例による半導体デバイスの平面図である。 図３は、本発明の第３実施例による半導体デバイスの平面図である。 図４は、本発明の第４実施例による半導体デバイスの平面図である。
本発明の目的、技術案及び利点をより明らかにするために、以下、本発明の実施例の図面を参照しながら実施形態に基づいて本発明の技術案を詳細に説明する。明らかに、後述の実施形態は、本発明の実施形態の全部ではなく、本発明の実施形態の一部だけである。本発明の実施形態に基づいて、当業者が創造的な活動をしない前提で得られる他の実施例は、全て本発明の技術範囲に含まれる。
図１Ａは、本発明の第１実施例による半導体デバイスの平面図である。図１Ｂは、図１ＡのＡ−Ａ’に沿って見た断面図である。図１Ｂは、図１Ａにおける１つのトランジスタの構成の断面図である。本実施例による半導体デバイスは、
基板１００と、
基板１００に位置する多層半導体層１１０と、
多層半導体層１１０に設けられる活性領域１２０、及び活性領域１２０の外部に位置する不活性領域１３０と、
多層半導体層１１０上の活性領域１２０中に位置するゲート電極１２１、ソース電極１２２及びドレイン電極１２３と、
活性領域１２０の生じた熱を導出するために活性領域１２０の少なくとも一部を覆う放熱層１４０とを備える。
この実施例において、図１Ｂに示すように、放熱層１４０は、ゲート電極１２１の横方向（図１Ａの上下方向）において活性領域１２０全体を覆い、つまり、ゲート電極１２１、ソース電極１２２及びドレイン電極１２３を同時に覆う。しかし、本発明ではこれに限定されず、放熱層１４０は活性領域１２０の一部を覆ってもよく、例えば放熱層１４０はゲート電極１２１のみを覆い、ソース電極１２２及びドレイン電極１２３に延伸しなくてもよい。
なお、ゲート電極１２１の縦方向（図１Ａの左右方向）において、放熱層１４０は、活性領域１２０全体を覆ってもよく、又は活性領域１２０の一部を覆ってもよい。あるいは、放熱層１４０は不活性領域１３０に延伸してもよい。本発明ではこれが限定されない。
本実施例では、基板１００は炭化ケイ素基板であってもよい。当業者は、基板１００は前記炭化ケイ素基板に限定されず、例えば基板１００はサファイア、ＧａＮ、Ｓｉ又は窒化ガリウムの成長に好適ないかなる他の材料であってもよく、本発明では基板１００が具体的に限定されないことを理解するであろう。本実施例では、基板１００の形成方法は、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、「ＣＶＤ」と略称する。）であってもよい。当業者は、基板１００の形成方法は上記の方法に限定されず、有機金属化学気相成長法、原子層エピタキシー法又は他の方法であってもよいが、本発明では基板１００の形成方法が具体的に限定されないことを理解するであろう。
本実施例では、多層半導体層１１０は基板１００に位置し、活性領域１２０と活性領域１２０を取り囲む不活性領域１３０とは、多層半導体層１１０に位置し、ゲート電極１２１、ソース電極１２２とドレイン電極１２３は、活性領域１２０内に位置し、ソース電極１２２及びドレイン電極１２３と多層半導体層１１０との間にはオーミック接触が形成される。本実施例では、多層半導体層１１０の材料はＩＩＩ−Ｖ族化合物の半導体材料であってもよいが、本発明では多層半導体層１１０は具体的に限定されない。
本実施例では、活性領域１２０のゲート電極１２１はソース電極１２２とドレイン電極１２３との間に位置し、ゲート電極１２１はソース電極１２２とドレイン電極１２３との間に交差指状に形成される。好ましくは、ゲート電極１２１は単層の金属ゲート電極であってもよい。本発明において、ゲート電極１２１の構成は具体的に限定されず、ゲート電極１２１は２層の金属積層ゲート電極又は多層のゲート電極であってもよい。本実施例では、ゲート電極１２１の形状はＴ字形であるが、本発明ではゲート電極１２１の形状は具体的に限定されず、例えばゲート電極１２１の形状は矩形又は他の形状であってもよい。
なお、ゲート電極１２１の構造が多層のゲート電極構造の場合、半導体デバイスの製造時に、ゲート電極１２１と多層半導体層１１０との間に１層の絶縁誘電体（例えばＳｉＯ２）が設けられ、これにより、金属−絶縁層−半導体（ＭＩＳ）の構造が形成される。本実施例では、ソース電極１２２及びドレイン電極１２３の材料は金属材料であってもよいが、本発明ではソース電極１２２及びドレイン電極１２３の材料が具体的に限定されず、例えばソース電極１２２及び／又はドレイン電極１２３は多種の金属材料の複合材料であってもよい。
本実施例では、半導体デバイスは活性領域１２０と不活性領域１３０とを備える。不活性領域１３０内には、ゲート電極パッド１３１と、ソース電極パッド１３２と、ドレイン電極パッド１３３とが設けられる。半導体デバイスのゲート電極構造は、活性領域１２０内に位置するゲート電極１２１と不活性領域１３０内に位置するゲート電極パッド１３１とを備え、ソース電極構造は、活性領域１２０内に位置するソース電極１２２と不活性領域１３０内に位置するソース電極パッド１３２とを備え、ドレイン電極構造は、活性領域１２０中に位置するドレイン電極１２３と不活性領域１３０中に位置するドレイン電極パッド１３３とを備える。
具体的には、不活性領域１３０のゲート電極パッド１３１は、ゲート電極相互接続配線１３４を介して活性領域１２０のゲート電極１２１と電気接続し、不活性領域１３０のソース電極パッド１３２は、エアブリッジ１３５を介して活性領域１２０のソース電極１２２と電気接続し、不活性領域１３０のドレイン電極パッド１３３は、ドレイン電極相互接続金属１３６を介して活性領域１２０のドレイン電極１２３と電気接続し、エアブリッジ１３５はゲート電極相互接続配線１３４の上方に絶縁設置される。本発明による半導体デバイスの具体的な構造は、本実施例のように限定されず、本発明では半導体デバイスの構造が具体的に限定されない。
本実施例では、活性領域１２０は、半導体デバイスの発熱源として、熱量を生じさせ半導体デバイスの内部温度を高める。従来技術の半導体デバイスの放熱性が悪いので、本実施例では、半導体デバイスの放熱効率を向上するために、放熱層１４０は半導体デバイスの活性領域１２０の少なくとも一部を覆う。
活性領域１２０の少なくとも一部を覆う放熱層１４０は、増加の熱伝導経路となり、半導体デバイスの活性領域１２０からの熱を不活性領域１３０及び基板１００に拡散して、半導体デバイスの内部熱を横方向に沿って迅速に伝導させる。それによって、本実施例による半導体デバイスは、放熱層１４０を平面方向における増加の効率的な放熱経路として、放熱層１４０は半導体デバイスの内部で生じた熱を半導体デバイスの外部に迅速に伝導することにより、半導体デバイスの放熱を速める。
本実施例では、従来技術と比較すると、半導体デバイス中には活性領域１２０の少なくとも一部を覆う放熱層１４０が設けられ、放熱層１４０の設置により平面方向における半導体デバイスの熱伝導経路を増やす。これにより、半導体デバイスの内部の発熱源から半導体デバイスの外部への熱伝導を速め、半導体デバイスの放熱効果を改善し、半導体デバイスの内部温度を減らし、半導体デバイスの内部の熱場分布をより均一にし、半導体デバイスの放熱効果と信頼性を向上させることができる
好ましくは、放熱層１４０の材料は窒化ホウ素である。窒化ホウ素は、独特な結晶構造と優れた物理化学的な特性を有し、新型の単原子層の二次元材料である。窒化ホウ素の熱伝導係数は、４００Ｗ／（ｍＫ）と高い。また、窒化ホウ素は、電気絶縁性を有し、デバイスに用いられるとき、デバイス構造の短絡などの信頼性問題を引き起こすことがない。したがって、窒化ホウ素は、熱伝導性が最も良い絶縁材料の１つであり、本実施例による半導体デバイスの放熱層１４０とすることに適用する。
窒化ホウ素材料からなる放熱層１４０の形成方法は、転移方法であってもよい。具体的には、ＣＶＤ法を用いて、基板に窒化ホウ素を成長して、次に基板に成長した窒化ホウ素を半導体デバイスの表面に移し、最後に窒化ホウ素のパターンを定義し、かつ、半導体デバイスの表面の、窒化ホウ素で覆う必要がない箇所において、酸素プラズマによって窒化ホウ素をきれいにエッチングする。また、回転塗布方法で放熱層１４０を形成してもよい。具体的には、窒化ホウ素を懸濁液に溶けて、回転塗布方式で半導体デバイスの表面に回転塗布し、最後に酸素プラズマによって、半導体デバイスの表面の、窒化ホウ素で覆う必要がない箇所において、酸素プラズマによって窒化ホウ素をきれいにエッチングする。
窒化ホウ素は高い熱伝導率を有する。窒化ホウ素の放熱層１４０の平面方向における高い熱伝導率によって、半導体デバイスの熱伝導経路を増やし、半導体デバイスの熱が活性領域１２０から不活性領域１３０及び基板１００へ伝導することを速め、全体として半導体デバイスの放熱効果を改善し、半導体デバイスの内部温度を減らし、半導体デバイスの放熱効率と信頼性を向上させる。
さらに好ましくは、放熱層１４０の放熱材料は多層の窒化ホウ素である。このように、一方、単層の窒化ホウ素の熱伝導率は６００Ｗ／（ｍＫ）以上に達することができるが、多層の窒化ホウ素及び塊状の窒化ホウ素の熱伝導率は４００Ｗ／（ｍＫ）でしかなく、しかし、放熱効率性は、材料の熱伝導率ではなく、全体の熱伝導率で左右されるので、単層の材料よりも多層の材料が高い熱伝導率を明らかに有する。他方、単層の窒化ホウ素材料は、実験中に破れて穴が発生しやすいので、半導体デバイスを完全に覆うことができない。当業者にとって、本発明では、放熱層１４０の放熱材料は２層の窒化ホウ素、多層の窒化ホウ素又は窒化ホウ素のナノシート等のいずれかの１種又は多種、あるいは他の放熱材料であってもよく、本発明では放熱層１４０の材料は具体的に限定されないことを理解するであろう。
例として、上述した技術案に基づいて、半導体デバイスは、放熱層１４０に対向する多層半導体層１１０の一側に位置する第１誘電体層１５０をさらに備えてもよい。第１誘電体層１５０は、ゲート電極１２１とソース電極１２２との間及びゲート電極１２１とドレイン電極１２３との間における多層半導体層１１０に少なくとも形成される。
本実施例では、第１誘電体層１５０の材料はＳｉＮであってもよく、第１誘電体層１５０は有機金属化学気相成長法ＭＯＣＶＤで形成されてもよい。しかし、本発明では、第１誘電体層１５０の材料は限定されず、第１誘電体層１５０の形成方法も限定されず、例えば、プラズマ化学気相成長ＰＥＣＶＤ、原子層堆積ＡＬＤ、分子線エピタキシー法ＭＢＥ、熱成長、電子ビーム蒸着法などの他の方法で第１誘電体層１５０を形成してもよい。
本実施例では、第１誘電体層１５０は、半導体デバイスの表面をパッシベーションし、窒化ガリウムの半導体デバイスの電流コラプス効果を低減し又は解消することができる。例えば、窒化ガリウムの高電子移動度トランジスタの電流コラプス効果を低減し又は解消し、半導体デバイスの表面が外界からの影響などを受けないように保護することができる。
なお、本発明では、第１誘電体層１５０は、１つの一体膜層として、半導体デバイスのゲート電極１２１、ソース電極１２２及びドレイン電極１２３が形成されてから、半導体デバイスの多層半導体層１１０の、放熱層１４０に対向する一側に形成されてもよい。具体的には、第１誘電体層１５０は、ゲート電極１２１を覆い、ソース電極１２２とゲート電極１２１との間及びゲート電極１２１とドレイン電極１２３との間における多層半導体層１１０に形成される。さらに、本発明では、第１誘電体層１５０は、半導体デバイスの活性領域１２０から不活性領域１３０に延伸してもよい。当業者は、本発明では第１誘電体層１５０の構造が具体的に限定されないことを理解するであろう。
図１Ｂに示すような第１実施例では、ゲート電極１２１はＴ型ゲート電極として示され、つまり、ゲート電極１２１は下向きに突出する突出部を備える。この場合、第１誘電体層１５０がソース電極１２２とゲート電極１２１との間に位置することは、第１誘電体層１５０がソース電極１２２とゲート電極１２１の突出部との間に位置することである。同様に、第１誘電体層１５０がゲート電極１２１とドレイン電極１２３との間に位置することは、第１誘電体層１５０がゲート電極１２１の突出部とドレイン電極１２３との間に位置することである。例として、上述した技術案に基づいて、半導体デバイスは、第２誘電体層１６０をさらに備えてもよく、第２誘電体層１６０は、第１誘電体層１５０と放熱層１４０との間に位置し、ゲート電極１２１をさらに覆う。
本実施例では、第２誘電体層１６０の材料はＳｉＮであってもよく、第２誘電体層１６０は有機金属化学気相成長法ＭＯＣＶＤで形成されてもよい。しかし、本発明では、第２誘電体層１６０の材料は限定されず、第２誘電体層１６０の形成方法も限定されず、例えば、プラズマ化学気相成長ＰＥＣＶＤ、原子層堆積ＡＬＤ、分子線エピタキシー法ＭＢＥ、熱成長、電子ビーム蒸着法などの他の方法で第２誘電体層１６０を形成してもよい。
本実施例では、第１誘電体層１５０は、ゲート電極１２１とソース電極１２２との間及びゲート電極１２１とドレイン電極１２３との間における多層半導体層１１０に少なくとも形成され、第２誘電体層１６０は、第１誘電体層１５０及びゲート電極１２１の金属に位置し、放熱層１４０は、第２誘電体層１６０に形成されかつ不活性領域１３０に延伸する。第２誘電体層１６０は活性領域１２０中のゲート電極１２１に隣接するので、パッシベーション効果を向上し、電流コラプス効果を低減し、さらに半導体デバイスの電気性能を向上することができる。
なお、本発明では、第２誘電体層１６０は、活性領域１２０のソース電極１２２及び／又はドレイン電極１２３に延伸してもよく、さらに、本発明では、第２誘電体層１６０は、半導体デバイスの不活性領域１３０に延伸してもよい。当業者は、本発明では第２誘電体層１６０の構造が具体的に限定されないことを理解するであろう。
なお、第１誘電体層１５０及び第２誘電体層１６０が不活性領域１３０に延伸して形成される場合、ソース電極パッド１３２にウィンドウ（図示せず）を形成するように、不活性領域１３０のソース電極パッド１３２に放熱層１４０、第２誘電体層１６０及び第１誘電体層１５０をパターン化してエッチングすることが必要となり、不活性領域１３０中のソース電極パッド１３２は当該ウィンドウを介して他のデバイスに電気接続する。同じように、不活性領域１３０のゲート電極パッド１３１にウィンドウを形成して、ゲート電極パッド１３１は当該ウィンドウを介して他のデバイスに電気接続し、不活性領域１３０のドレイン電極パッド１３３にウィンドウを形成して、ドレイン電極パッド１３３は当該ウィンドウを介して他のデバイスに電気接続する。具体的には、フォトエッチング及び酸素プラズマエッチング技術によって、不活性領域１３０内に位置する放熱層１４０および誘電体層をパターン化して、後続でリード線を引く際に不活性領域１３０内のソース電極パッド１３２、ドレイン電極パッド１３３及びゲート電極パッド１３１と接続することを便利にするように、ウィンドウを空ける。
例として、上述した技術案に基づいて、多層半導体層１１０は、基板１００に位置するバッファ層１１１とバッファ層１１１に位置する障壁層１１２とを備えてもよい。障壁層１１２及びバッファ層１１１は、ヘテロ接合構造を形成し、活性領域１２０のソース電極１２２、ドレイン電極１２３及びゲート電極１２１は、全て障壁層１１２の表面に位置する。
本実施例では、多層半導体層１１０の材料はＩＩＩ−Ｖ族化合物の半導体材料であってもよい。本実施例では、障壁層１１２及びバッファ層１１１はヘテロ接合構造を形成し、ヘテロ接合界面において二次元電子ガス（図１において点線で示される）を形成する。障壁層１１２の材料は、バッファ層１１１とヘテロ接合を形成することが可能ないかなる半導体材料であってもよく、ガリウム系化合物半導体材料またはＩＩＩ族窒化物半導体材料を含み、例えば、ＩｎｘＡｌｙＧａｚＮ１-ｘ-ｙ-ｚ（０≦ｘ，ｙ，ｚ≦１）である。しかし、本発明では、多層半導体層１１０の半導体層の材料が具体的に限定されない。
本実施例では、発明者は、上述した技術案に基づいて実験を行って、半導体デバイスのＤＣ特性とＲＦ特性に対する放熱層のメッリトを検証した。その実験においては、好ましくは、放熱層が３層の窒化ホウ素材料である半導体デバイスを用いて、放熱層を形成する前と放熱層を形成した後にそれぞれそのＤＣ特性とＲＦ特性を測定した。ＤＣ特性結果の対比は、図１Ｃで示される。放熱層を形成する前より、放熱層を形成した後の半導体デバイスの飽和電流は４％高くなった。前記放熱層は半導体デバイスの放熱効果を効果的に改善し、熱消費量を減少し、飽和電流を高めることを意味する。ＲＦ特性結果の対比は図１Ｄに示される。放熱層を形成する前の測定結果と比較すると、放熱層を形成した後の半導体デバイスのカットオフ周波数ｆＴは１２％上がり、最大発振周波数ｆｍａｘは５．９５％上がり、単方向パワーゲインＵ（４ＧＨｚ）は１３．９％上がり、最大安定ゲインＭＳＧ（４ＧＨｚ）は２．２７％上がった。これにより、前記放熱層は、半導体デバイスに対して効率的な放熱を行い、キャリアのスピードを高め、トランスコンダクタンスを高め、さらに半導体デバイスのｆＴ、ｆｍａｘ、Ｕ及びＭＳＧを高めることを示す。
上述したＤＣ及びＲＦ実験結果により、放熱層は、全体的に半導体デバイスの放熱効果を改善し、半導体デバイスの内部温度を低下させ、半導体デバイスの内部の熱場分布をより均一にし、さらに半導体デバイスの放熱効率と信頼性を向上させる。
図２は、本発明の第２実施例による半導体デバイスの平面図を示す。上述した実施例による半導体デバイスと比較すると、第２実施例による半導体デバイスの相違は、半導体デバイスの第２誘電体層１６０は、第１誘電体層１５０に対する放熱層１４０の反対側に位置することである。本実施例では、放熱層１４０の箇所は、半導体デバイスの発熱源により近づき、つまり、半導体デバイスの活性領域に近づく。本実施例では、上述した実施例における半導体デバイスと同様の部分についての説明を省略する。
具体的には、半導体デバイスの発熱源は、活性領域のゲート電極１２１とドレイン電極１２３との間のスペースとゲート電極１２１とソース電極１２２との間のスペースに位置する。本実施例では、放熱層１４０は第１誘電体層１５０に位置し、これにより、放熱層１４０は活性領域のゲート電極１２１とドレイン電極１２３との間のスペースとゲート電極１２１とソース電極１２２との間のスペースに近づく。したがって、放熱層１４０は、半導体デバイスの発熱源が生じた熱に対して迅速に放熱することができる。
本実施例による半導体デバイスは、第１誘電体層１５０と第２誘電体層１６０との間に多層半導体層１１０を覆う放熱層１４０を設けることにより、放熱層１４０は半導体デバイスの発熱源により近づき、放熱層１４０は、平面方向における増加の熱伝導経路として、半導体デバイスの熱が活性領域内から半導体デバイスの外部に伝導することを速める。当該放熱層１４０の設置により、半導体デバイスの放熱を速め、全体として半導体デバイスの放熱効果を改善し、半導体デバイスの内部の温度を低下させ、半導体デバイスの信頼性を向上させる。
上述したいずれかの実施例に基づいて、本発明の第３実施例は、半導体デバイスをさらに提供し、当該半導体デバイスは、放熱層に対するソース電極の反対側に位置する、多層半導体層及び基板を順に貫通する少なくとも１つの第１貫通孔をさらに備え、第１貫通孔内には、活性領域の生じた熱を導出するための放熱材料を充填する。
図１Ｂに示す半導体デバイスに基づいて、図３は第３実施例による半導体デバイスを示す。当該半導体デバイスは、放熱層１４０と第１貫通孔１７０とを備える。第１貫通孔１７０は、放熱層１４０に対するソース電極１２２の反対側に位置し、多層半導体層１１０及び基板１００を順に貫通し、第１貫通孔１７０中には、活性領域の生じた熱を導出するための放熱材料１７１を充填する。本実施例では、上述したいずれかの実施例における半導体デバイスと同様の部分についての説明を省略する。
なお、本発明では、第１貫通孔１７０の数が限定されない。他の実施例において、半導体デバイスには、少なくとも１つの第１貫通孔１７０のみが設けられ、放熱層１４０が設けられることなく、第１貫通孔１７０中には活性領域の生じた熱を導出するための放熱材料１７１を充填する。半導体デバイスには第１貫通孔１７０のみを設けることでも、半導体デバイスの放熱を速めることができる。以上により、半導体デバイスには放熱層１４０及び／又は少なくとも１つの第１貫通孔１７０の設置は、全て半導体デバイスの放熱を速めることができる。
具体的には、半導体デバイスの発熱源は、活性領域のゲート電極１２１とドレイン電極１２３との間のスペース及びゲート電極１２１とソース電極１２２との間のスペースに位置する。本実施例では、第１貫通孔１７０中には放熱材料１７１を充填し、当該第１貫通孔１７０は活性領域のゲート電極１２１とドレイン電極１２３との間のスペース及びゲート電極１２１とソース電極１２２との間のスペースに近づく。したがって、第１貫通孔１７０は、半導体デバイスの発熱源が生じた熱に対して放熱を速めることができる。
本実施例による半導体デバイスでは、平面方向における熱伝導経路の増加のために放熱層１４０を設け、垂直方向における熱伝導経路の増加のために少なくとも１つの第１貫通孔１７０を設けることにより、半導体デバイスの熱が活性領域中のソース電極１２２、ドレイン電極１２３及びゲート電極１２１から半導体デバイスの外部に伝導することを速める。当該第１貫通孔１７０及び放熱層１４０の設置により、半導体デバイスの放熱効率を向上し、半導体デバイスの内部の温度を低下させ、半導体デバイスの信頼性を向上させる。
例として、上述した技術案に基づいて、第１貫通孔１７０に充填された放熱材料１７１は、高い熱伝導率を有する窒化ホウ素材料であってもよい。本実施例では、放熱材料１７１は単層の窒化ホウ素であってもよい。当業者にとって、本発明では、第１貫通孔１７０に充填された放熱材料１７１は２層の窒化ホウ素、多層の窒化ホウ素又は窒化ホウ素のナノシート等のいずれかの１種又は多種、あるいは他の放熱材料であってもよく、本発明ではこれらに限定されないことを理解するであろう。
例として、上述した技術案に基づいて、当該半導体デバイスは、ゲート電極１２１、ソース電極１２２及びドレイン電極１２３に対する基板１００の反対側に位置する背面金属層１８０をさらに備える。第１貫通孔１７０は、背面金属層１８０を貫通する。背面金属層１８０は、第１貫通孔１７０の孔壁に延伸して覆う。
本実施例では背面金属層１８０の材料は金であってもよいが、本発明ではこれに限定されない。本実施例では、背面金属層１８０は第１貫通孔１７０の孔壁を覆い、放熱材料１７１は第１貫通孔１７０の孔に充填され、第１貫通孔１７０は、半導体デバイスの活性領域の生じた熱を半導体デバイスの外部に導出し、半導体デバイスの放熱を速める。
本実施例は、活性領域のソース電極１２２の下方に多層半導体層１１０及び基板１００を貫通する第１貫通孔１７０に放熱材料１７１を設けることにより、半導体デバイスの外部に熱を導出することを速める。
例として、上述した技術案に基づいて、当該半導体デバイスの不活性領域は、活性領域のソース電極１２２と電気接続するソース電極パッドを備え、当該半導体デバイスは、放熱層１４０に対するソース電極の反対側に位置する、多層半導体層１１０及び基板１００を順に貫通する少なくとも１つの第２貫通孔をさらに備え、第２貫通孔中には、活性領域の生じた熱を導出するための放熱材料を充填する。図３には、不活性領域及び第２貫通孔を示さない。
第２貫通孔に充填された放熱材料は２層の窒化ホウ素、多層の窒化ホウ素又は窒化ホウ素のナノシート等のいずれかの１種又は多種、あるいは他の放熱材料であってもよいが、本発明ではこれらに限定されない。
なお、本発明では、第２貫通孔の数が限定されない。他の実施例では、半導体デバイスに少なくとも１つの第２貫通孔、放熱層１４０、及び少なくとも１つの第１貫通孔１７０の少なくとも１つの熱伝導経路が設けられてもよい。いずれかの新たな熱伝導経路は、活性領域の生じた熱を迅速に導出し、半導体デバイスの放熱を速めることができる。本発明では、新たな熱伝導経路の数とタイプが限定されない。
本実施例による半導体デバイスでは、平面方向における熱伝導経路の増加のために放熱層１４０を設け、垂直方向における熱伝導経路の増加のために少なくとも１つの第１貫通孔１７０及び少なくとも１つの第２貫通孔を設けることにより、半導体デバイスの熱が活性領域中のソース電極１２２、ドレイン電極１２３及びゲート電極１２１から半導体デバイスの外部に伝導することを速める。当該第１貫通孔１７０、第２貫通孔及び放熱層１４０の少なくとも１つの設置により、半導体デバイスの放熱効率を向上し、半導体デバイスの内部の温度を低下させ、半導体デバイスの信頼性を向上させる。
上述したいずれかの実施例に基づいて、本発明の第４実施例は、半導体デバイスをさらに提供し、当該半導体デバイスは上述したいずれかの実施例の半導体デバイスとの相違は、当該半導体デバイスは第２誘電体層が設けられず、放熱層１４０は第２誘電体層として用いられることである。
図２に示す半導体デバイスに基づいて、図４は本実施例による半導体デバイスを示す。当該半導体デバイスの放熱層１４０は第１誘電体層１５０及びゲート電極１２１を覆い、半導体デバイスには第２誘電体層が設けられることなく、放熱層１４０は多層半導体層１１０を覆って半導体デバイスの放熱を速める。さらに、放熱層１４０は、上述したいずれかの実施例の第２誘電体層として用いられる。本実施例では、上述したいずれかの実施例における半導体デバイスと同様の部分についての説明を省略する。
好ましくは、放熱層１４０の材料は、単層の窒化ホウ素、２層の窒化ホウ素、多層の窒化ホウ素又は窒化ホウ素のナノシートのいずれかの１種又は多種である。他の実施例では、放熱層１４０の材料は、他のいずれかの熱伝導機能を有する絶縁材料であってもよいが、本発明では放熱層１４０の材料が具体的に限定されない。
本実施例では、放熱層１４０は、熱伝導機能を有する絶縁材料の窒化ホウ素を用い、放熱層１４０の位置は、活性領域におけるゲート電極１２１とドレイン電極１２３との間のゲート電極１２１に近づき、したがって、放熱層１４０は、半導体デバイスの放熱効果を向上すると同時に、絶縁誘電体層としてパッシベーション効果を向上することができ、半導体デバイスの電流コラプス効果を低減し、半導体デバイスの特性を向上することができる。
なお、上述した実施例に基づいて、多層半導体層１１０は、基板１００とバッファ層１１１との間に位置する核生成層１１３、及び／又は、ゲート電極１２１、ソース電極１２２及びドレイン電極１２３に対向する障壁層１１２の一側に位置するキャップ層１１４を備えてもよい。活性領域１２０のゲート電極１２１、ソース電極１２２及びドレイン電極１２３は、キャップ層１１４の表面に位置する。図４に示す半導体デバイスは、核生成層１１３及びキャップ層１１４を示す。
理解すべきものとして、本発明は、半導体デバイスの構造設計の観点から、半導体デバイスの放熱効果を改善するものである。前記半導体デバイスは、高電圧、大電流の環境で動作するハイパワー窒化ガリウム高電子移動度トランジスタ、絶縁基板上のシリコン構造のトランジスタ、ヒ化ガリウム基のトランジスタ、各種の金属酸化物半導体電界効果トランジスタ、金属絶縁体半導体電界効果トランジスタ、二重ヘテロ構造電界効果トランジスタ、ジャンクション電界効果トランジスタ、金属半導体電界効果トランジスタ、金属絶縁体半導体ヘテロ接合電界効果トランジスタ、または他の電界効果トランジスタを含むものの、これらに限定されない。
以上は、本発明の好ましい実施例及び技術原理に過ぎない。当業者であれば、本発明が以上の具体的な実施例に限定されず、本発明の要旨を逸脱しない範囲において、種々の変形、調整及び変更が可能であることが分かるはずである。したがって、上述の実施例により本発明について詳細に説明したが、本発明は、上述の実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、他の均等実施例をさらに含んでもよく、本発明の範囲は以下の特許請求の範囲により規定される。

Claims (16)

  1. 基板と、
    前記基板に位置し、活性領域と前記活性領域の外部に位置する不活性領域とが設けられる多層半導体層と、
    前記活性領域内に位置するゲート電極、ソース電極及びドレイン電極と、
    前記活性領域の少なくとも一部を覆い、放熱材料を含む放熱層と、
    前記放熱層に対する前記ソース電極の反対側に位置し、前記多層半導体層及び前記基板を貫通し、放熱材料が充填された第１貫通孔を備え、
    前記多層半導体層に対する前記基板の反対側に位置する背面金属層をさらに備え、
    前記第１貫通孔は、背面金属層を貫通し、前記背面金属層は、前記第１貫通孔の孔壁を覆う、
    ことを特徴とする半導体デバイス。
  2. 基板と、
    前記基板に位置し、活性領域と前記活性領域の外部に位置する不活性領域とが設けられる多層半導体層と、
    前記活性領域内に位置するゲート電極、ソース電極及びドレイン電極と、
    前記活性領域の少なくとも一部を覆い、放熱材料を含む放熱層と、
    前記放熱層に対する前記ソース電極の反対側に位置し、前記多層半導体層及び前記基板を貫通し、放熱材料が充填された第１貫通孔を備え、
    前記第１貫通孔に充填された前記放熱材料は、窒化ホウ素を含む、
    ことを特徴とする半導体デバイス。
  3. 基板と、
    前記基板に位置し、活性領域と前記活性領域の外部に位置する不活性領域とが設けられる多層半導体層と、
    前記活性領域内に位置するゲート電極、ソース電極及びドレイン電極と、
    前記活性領域の少なくとも一部を覆い、放熱材料を含む放熱層と、
    前記不活性領域に位置し、前記ソース電極に電気接続するソース電極パッドと、
    前記放熱層に対する前記ソース電極の反対側に位置し、前記多層半導体層及び前記基板を貫通し、放熱材料が充填された第２貫通孔を備え、
    前記第２貫通孔に充填された前記放熱材料は、窒化ホウ素を含む、
    ことを特徴とする半導体デバイス。
  4. 前記放熱層は、前記ゲート電極を覆う、ことを特徴とする請求項１〜３のいずれか一項に記載の半導体デバイス。
  5. 前記放熱層は、前記ソース電極及び前記ドレイン電極をさらに覆う、ことを特徴とする請求項４に記載の半導体デバイス。
  6. 前記放熱層は、前記活性領域全体を覆う、ことを特徴とする請求項１〜３のいずれか一項に記載の半導体デバイス。
  7. 前記放熱層は、前記不活性領域にさらに延伸する、ことを特徴とする請求項１〜３のいずれか一項に記載の半導体デバイス。
  8. 前記放熱材料は、窒化ホウ素を含む、ことを特徴とする請求項１〜３のいずれか一項に記載の半導体デバイス。
  9. 前記放熱層は、単層の窒化ホウ素、２層の窒化ホウ素、多層の窒化ホウ素及び窒化ホウ素のナノシートのいずれかの１種である、ことを特徴とする請求項８に記載の半導体デバイス。
  10. 前記放熱層に対向する前記多層半導体層の一側に位置する第１誘電体層をさらに備え、
    前記第１誘電体層は、前記ゲート電極と前記ソース電極との間及び前記ゲート電極と前記ドレイン電極との間における前記多層半導体層に少なくとも形成される、ことを特徴とする請求項１〜３のいずれか一項に記載の半導体デバイス。
  11. 前記第１誘電体層は、前記不活性領域にさらに延伸する、ことを特徴とする請求項１０に記載の半導体デバイス。
  12. 前記第１誘電体層と前記放熱層との間に位置し、前記ゲート電極を覆う第２誘電体層をさらに備える、ことを特徴とする請求項１０に記載の半導体デバイス。
  13. 前記第１誘電体層に対する前記放熱層の反対側に位置する第２誘電体層をさらに備える、ことを特徴とする請求項１０に記載の半導体デバイス。
  14. 前記多層半導体層は、
    前記基板に位置するバッファ層と、
    前記バッファ層に位置する障壁層と
    を備え、
    前記障壁層及び前記バッファ層は、ヘテロ接合構造を形成し、前記ソース電極、前記ドレイン電極及び前記ゲート電極は、前記障壁層の表面に位置する、ことを特徴とする請求項１〜３のいずれか一項に記載の半導体デバイス。
  15. 前記基板と前記バッファ層との間に位置する核生成層をさらに備える、ことを特徴とする請求項１４に記載の半導体デバイス。
  16. 前記基板に対する前記障壁層の反対側に位置するキャップ層をさらに備える、ことを特徴とする請求項１４に記載の半導体デバイス。
JP2017073771A 2016-04-05 2017-04-03 半導体デバイス Active JP6301527B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610205793.X 2016-04-05
CN201610205793 2016-04-05

Publications (2)

Publication Number Publication Date
JP2017188685A JP2017188685A (ja) 2017-10-12
JP6301527B2 true JP6301527B2 (ja) 2018-03-28

Family

ID=59195477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017073771A Active JP6301527B2 (ja) 2016-04-05 2017-04-03 半導体デバイス

Country Status (3)

Country Link
US (1) US10312176B2 (ja)
JP (1) JP6301527B2 (ja)
CN (1) CN106910724B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
CN110504297B (zh) * 2018-05-17 2020-11-27 中国科学院苏州纳米技术与纳米仿生研究所 基于二维电子气调控背栅的二维材料晶体管、制法和应用
JP6984753B2 (ja) * 2018-07-12 2021-12-22 三菱電機株式会社 半導体装置
EP3654372B1 (en) 2018-11-13 2021-04-21 IMEC vzw Method of forming an integrated circuit with airgaps and corresponding integrated circuit
CN109659366A (zh) 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
CN116075925A (zh) * 2020-09-21 2023-05-05 创世舫科技有限公司 具有贯通通路结构的iii-氮化物器件
CN112382659A (zh) * 2020-11-12 2021-02-19 中国科学院半导体研究所 一种元胞内带绝缘结构的功率半导体器件及制备方法
US20220199817A1 (en) 2020-12-18 2022-06-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113013242A (zh) * 2021-01-29 2021-06-22 西安电子科技大学 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
CN113284865A (zh) * 2021-05-07 2021-08-20 无锡必创传感科技有限公司 具有散热结构的传感器芯片及其制造方法
CN114141736B (zh) * 2022-02-08 2022-05-06 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法
US20240055314A1 (en) * 2022-08-09 2024-02-15 Nxp B.V. Transistor heat dissipation structure

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
KR20020000790A (ko) * 1999-03-22 2002-01-05 인덕티브 시그나츄어 테크놀로지스, 인코포레이티드. 투자율-변조된 반송파 참고 기법
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
TW536795B (en) * 2001-05-30 2003-06-11 Apack Comm Inc Flip chip package of monolithic microwave integrated circuit
US20040124421A1 (en) * 2002-09-20 2004-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR101084588B1 (ko) * 2004-09-24 2011-11-17 캐논 가부시끼가이샤 유기 ｅｌ 발광 소자, 그 제조 방법 및 표시 장치
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
CN101392896A (zh) * 2007-09-21 2009-03-25 富士迈半导体精密工业（上海）有限公司 发光二极管
WO2009066434A1 (ja) * 2007-11-19 2009-05-28 Nec Corporation 電界効果トランジスタおよびその製造方法
JP5396784B2 (ja) * 2008-09-09 2014-01-22 日本電気株式会社 半導体装置及びその製造方法
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
TW201034186A (en) * 2009-03-10 2010-09-16 Univ Chang Gung High electron mobility field-effect transistor device
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
JP5750937B2 (ja) * 2011-02-25 2015-07-22 富士通株式会社 半導体装置及びその製造方法
FR2974242B1 (fr) * 2011-04-14 2013-09-27 Thales Sa Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
KR101878746B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
US20150029492A1 (en) * 2012-04-09 2015-01-29 Mec Dynamics Corporation Measurement of total hemoglobin in whole blood
KR102113255B1 (ko) * 2013-02-22 2020-05-20 삼성전자주식회사 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
KR20140114199A (ko) * 2013-03-18 2014-09-26 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
KR102100925B1 (ko) * 2013-03-22 2020-04-14 삼성전자주식회사 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자
KR102026736B1 (ko) * 2013-03-29 2019-11-04 삼성전자주식회사 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자
US8987780B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device
JP2015073073A (ja) * 2013-09-06 2015-04-16 三菱電機株式会社 半導体装置およびその製造方法
US20150108500A1 (en) * 2013-10-18 2015-04-23 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing the Same
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
TWI477209B (zh) * 2014-04-08 2015-03-11 Azotek Co Ltd 複合基板
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
DE102014105191B4 (de) * 2014-04-11 2019-09-19 Osram Opto Semiconductors Gmbh Halbleiter-Streifenlaser und Halbleiterbauteil
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法
FR3023410A1 (fr) * 2014-07-02 2016-01-08 Aledia Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication
US10312358B2 (en) * 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件
US9818692B2 (en) * 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
US20160211431A1 (en) * 2015-01-21 2016-07-21 Korea Institute Of Science And Technology Heat radiation sheet, light emitting device, and heat radiation back sheet for photovoltaic module, each including boron nitride heat dissipation layer
US10032690B2 (en) * 2015-02-24 2018-07-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure including a thermally conductive, electrically insulating layer
CN104659074B (zh) * 2015-03-17 2019-04-09 京东方科技集团股份有限公司 一种oled基板、其制造方法、面板及显示装置
US9596788B1 (en) * 2015-11-26 2017-03-14 Chung-Ping Lai Hexagonal boron nitride heat dissipation structure
US20180254317A1 (en) * 2017-03-02 2018-09-06 William B. Pohlman, III Graphene based in-plane micro-supercapacitors

Also Published As

Publication number Publication date
CN106910724A (zh) 2017-06-30
CN106910724B (zh) 2020-06-05
JP2017188685A (ja) 2017-10-12
US10312176B2 (en) 2019-06-04
US20170287811A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6301527B2 (ja) 半導体デバイス
JP6109905B2 (ja) 半導体デバイス
JP6156015B2 (ja) 半導体装置及びその製造方法
JP6268366B2 (ja) 半導体装置
US10312175B1 (en) Diamond air bridge for thermal management of high power devices
TW201946239A (zh) 具有最佳化場板設計的功率半導體裝置
WO2021017954A1 (zh) 微电子器件及微电子器件制作方法
JP2013033918A (ja) 高電子移動度トランジスタ及びその製造方法
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
TWI624872B (zh) 氮化物半導體元件
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
TWI786422B (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
CN112736136B (zh) 一种半导体器件及其制备方法
JP2016167522A (ja) 半導体装置
JP5629977B2 (ja) 半導体装置及びその製造方法
TWI692039B (zh) 半導體裝置的製作方法
US11569211B2 (en) Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die
JP2015072940A (ja) トランジスタおよびその製造方法
TW201937730A (zh) 半導體裝置
CN117352468A (zh) 功率芯片及其封装方法
KR20190066481A (ko) 전계효과 전력소자 제작방법
KR20140039772A (ko) 질화물계 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180228

R150 Certificate of patent or registration of utility model

Ref document number: 6301527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250