JP5750937B2

JP5750937B2 - 半導体装置及びその製造方法

Info

Publication number: JP5750937B2
Application number: JP2011040674A
Authority: JP
Inventors: 谷　元昭; 元昭谷; 岡本　圭史郎; 圭史郎岡本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-02-25
Filing date: 2011-02-25
Publication date: 2015-07-22
Anticipated expiration: 2031-02-25
Also published as: TW201238017A; US8866312B2; TWI496251B; CN102651352A; US20120217660A1; JP2012178468A; US20150171053A1; US9177938B2; CN102651352B

Description

本発明は、半導体装置及びその製造方法に関する。

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用のパワーデバイスの材料として極めて有望である。

特開昭６２−７１３０１号公報特開平５−１２１５８９号公報特許第３１２７８９５号公報

上記のパワーデバイスは、大電流が流れるために低抵抗伝送を考慮する必要がある。その一方で、パワーデバイスは放熱量が極めて大きいため、高放熱性を十分に考慮する必要がある。
低抵抗伝送を実現するパッケージ技術として、例えば平坦な回路基板に半導体素子をフェイスアップで配置し、低コストであるワイヤボンディング法で実装する場合には、ワイヤを短くする、或いはワイヤを太くすることが有効である。

しかしながら、半導体素子の低抵抗伝送及び半導体素子の高放熱性の双方について、特に複雑な構成とすることなく、実効的な効果を確実に得ることのできるパッケージ技術は、現在のところ確立されていない。

本発明は、上記の課題に鑑みてなされたものであり、比較的簡易な構成で、半導体素子の低抵抗伝送を達成すると共に、半導体素子の十分な高放熱性を低コストで確実に実現する半導体装置及びその製造方法を提供することを目的とする。

半導体装置の一態様は、表面に第１の電極が形成された半導体素子と、表面に第２の電極及び凹部が形成された基板と、前記凹部内で前記半導体素子を固定する放熱性接着材料とを含み、前記半導体素子は、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に固定されており、前記第１の電極と前記第２の電極とが接続されており、前記凹部内において、前記半導体素子の周縁のうちで前記第１の電極が位置する部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が位置する部位とが第１の距離で対向しており、前記半導体素子の周縁のうちで前記第１の電極が非形成の部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が非形成の部位とが前記第１の距離よりも大きい第２の距離で対向しており、前記放熱性接着材料は、前記半導体素子の底面から前記半導体素子の前記第２の距離の部位における側面の少なくとも一部を被覆する。

半導体装置の製造方法の一態様は、表面に第１の電極が形成された半導体素子と、表面に第２の電極及び凹部が形成された基板とを備えた半導体装置の製造方法であって、前記基板の表面に凹部を形成する工程と、前記半導体素子を、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に配置し、放熱性接着材料を前記半導体素子の底面から側面の少なくとも一部まで被覆させて前記半導体素子を固定する工程と、前記第１の電極と前記第２の電極とを接続する工程とを含み、前記凹部内に前記半導体素子を固定する際に、前記凹部内において、前記半導体素子の周縁のうちで前記第１の電極が位置する部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が位置する部位とを第１の距離で対向させ、前記半導体素子の周縁のうちで前記第１の電極が非形成の部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が非形成の部位とを前記第１の距離よりも大きい第２の距離で対向させ、前記放熱性接着材料を、前記半導体素子の前記第２の距離の部位における側面の少なくとも一部まで被覆させる。

上記の各態様によれば、比較的簡易な構成で、半導体素子の低抵抗伝送を達成すると共に、半導体素子の十分な高放熱性を低コストで確実に実現する半導体装置を得ることができる。

第１の実施形態による半導体パッケージの製造工程を示すフロー図である。第１の実施形態で作製するＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。図２に引き続き、第１の実施形態で作製するＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。第１の実施形態で作製された化合物半導体素子の概略構成を示す平面図である。第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。図５に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。図６に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。図７に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。図８に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。図１０に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。図１１に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。図１２に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。図１３に引き続き、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。第１の実施形態の変形例１による半導体パッケージの概略構成を示す平面図である。第１の実施形態の変形例２による半導体パッケージの概略構成を示す平面図である。第２の実施形態による半導体パッケージの製造工程を示すフロー図である。第２の実施形態による半導体パッケージの作製において、チップダイシングの工程を示す概略断面図である。第２の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。図１９に引き続き、第２の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。第２の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。図２１に引き続き、第２の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。第３の実施形態による電源装置の概略構成を示す結線図である。第４の実施形態による高周波増幅器の概略構成を示す結線図である。

以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、半導体素子を備えた半導体パッケージの構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。

（第１の実施形態）
図１は、第１の実施形態による半導体パッケージの製造工程を示すフロー図である。
図２〜図３は、第１の実施形態で作製するＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
図５〜図９は、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。
図１０〜図１４は、第１の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。
本実施形態では、ステップＳ１〜Ｓ２で化合物半導体素子を作製した後、ステップＳ３〜ステップＳ７を経て半導体パッケージを作製する。以下、各ステップについて詳述する。

ステップＳ１：
ステップＳ１では、樹脂回路基板に搭載される半導体素子、ここではいわゆるＨＥＭＴ（High Electron Mobility Transistor）構造の化合物半導体素子を作製する。具体的には、窒化物半導体であるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示する。なお、本実施形態に適用可能な半導体素子は、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴ、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等がある。更に、ＨＥＭＴ以外の窒化物半導体素子、窒化物半導体以外の化合物半導体素子、更には半導体メモリその他のあらゆる半導体素子に適用可能である。

先ず、図２（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。

完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。

詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、ＡｌＮを０．１μｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを３μｍ程度の厚みに、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに、ｎ−ＧａＮを１０ｎｍ程度の厚みに順次成長する。これにより、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅが形成される。

ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。

ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ₄ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０¹⁸／ｃｍ³程度〜１×１０²⁰／ｃｍ³程度、例えば５×１０¹⁸／ｃｍ³程度とする。

続いて、図２（ｂ）に示すように、素子分離構造３を形成する。図２（ａ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。

続いて、図２（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス２Ａ，２Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。

このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、キャップ層２ｅの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｄの表面の電極形成予定位置を露出する電極用リセス２Ａ，２Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ₂等の塩素系ガスをエッチングガスとして用い、例えばＣｌ₂を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ａ，２Ｂは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。

ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス２Ａ，２Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極用リセス２Ａ，２Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス２Ａ，２Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。

続いて、図３（ａ）に示すように、化合物半導体積層構造２にゲート電極の電極用リセス２Ｃを形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置（電極形成予定位置）に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。

このレジストマスクを用いて、電極形成予定位置における、キャップ層２ｅ及び電子供給層２ｄの一部をドライエッチングして除去する。これにより、キャップ層２ｅ及び電子供給層２ｄの一部まで掘り込まれた電極用リセス２Ｃが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ₂等の塩素系ガスをエッチングガスとして用い、例えばＣｌ₂を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２Ｃは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄのより深い箇所までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。

続いて、図３（ｂ）に示すように、ゲート絶縁膜６を形成する。
詳細には、電極用リセス２Ｃの内壁面を覆うように、化合物半導体積層構造２上に絶縁材料として例えばＡｌ₂Ｏ₃を堆積する。Ａｌ₂Ｏ₃は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜６が形成される。

なお、Ａｌ₂Ｏ₃の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ₂Ｏ₃を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。

続いて、図３（ｃ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート電極及びフィールドプレート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをゲート絶縁膜６上に塗布し、ゲート絶縁膜６の電極用リセス２Ｃの部分を露出させる各開口を形成する。以上により、当該各開口を有するレジストマスクが形成される。

このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜６の電極用リセス２Ｃの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス２Ｃ内をゲート絶縁膜６を介して電極材料の一部で埋め込むゲート電極７が形成される。

しかる後、層間絶縁膜の形成、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。

本実施形態では、ゲート絶縁膜６を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示したが、ゲート絶縁膜６を有さずゲート電極７が化合物半導体積層構造２と直接的に接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。
また、電極用リセス２Ｃ内にゲート電極７を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造２上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。

ステップＳ２：
ステップＳ２では、ステップＳ１でＡｌＧａＮ／ＧａＮ・ＨＥＭＴが作製されたＳｉ基板から、各化合物半導体素子（化合物半導体チップ）を切り出す。
Ｓｉ基板に設けられたダイシングラインに沿って、例えば所定のブレードを用いてダイシング、又は、レーザを用いてダイシング（レーザダイシング）して、各化合物半導体素子を切り出す（個片化する）。

作製された化合物半導体素子１０を図４に示す。この化合物半導体素子１０では、その表面に外部接続用の接続電極１１が、矩形状の周縁における４辺のうち、ここでは３辺に沿って並列形成されている。各接続電極１１は、下層で配線等を介してソース電極、ドレイン電極、ゲート電極等と接続されている。

ステップＳ３：
ステップＳ３では、図５及び図１０に示すように、樹脂回路基板２０の表面に凹部（ざぐり、キャビティ）２１を形成する。
樹脂回路基板２０は、樹脂２２内、表面及び裏面に各種の銅（Ｃｕ）配線２３が形成されており、各Ｃｕ配線２３間はビア２４により適宜接続されている。樹脂２２内には、放熱用金属、ここではＣｕからなる金属コア２５が設けられている。金属コア２５は、Ｃｕ以外にも、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）から選ばれた少なくとも１種類を含む金属を用いたものとしても良い。樹脂２２の表面及び裏面はソルダーレジスト２６，２７で覆われている。樹脂２２の表面に形成されたソルダーレジスト２６には、樹脂２２の表面の一部を露出する開口２６ａ，２６ｂが形成されている。開口２６ａ内の所定位置には、化合物半導体素子１０の接続電極１１と接続される接続電極２８ａが、開口２６ｂ内には外部との接続電極２８ｂが形成されている。樹脂２２の裏面に形成されたソルダーレジスト２７には、樹脂２２の裏面の一部を露出する開口２７ａ，２７ｂが形成されており、開口２７ａ，２７ｂ内には外部との接続電極２９ａ，２９ｂが形成されている。
なお、図１０〜図１４では、樹脂回路基板２０の表面の接続電極２８ｂの図示は省略する。

ここで、図５（ａ）ではスルーホールを有する樹脂回路基板２０を、図５（ｂ）ではスルーホールを有しない樹脂回路基板２０を例示する。
図５（ａ）の樹脂回路基板２０では、樹脂２２を貫通するスルーホールが形成されている。ここではスルーホール３１ａ，３１ｂを例示する。スルーホール３１ａ，３１ｂの内壁面にはＣｕが形成されている。スルーホール３１ａを介して、樹脂２２の表面の接続電極２８ａと裏面の接続電極２９ａとが接続される。スルーホール３１ｂを介して、樹脂２２の表面の接続電極２８ｂ、金属コア２５、裏面の接続電極２９ｂが接続される。
図５（ｂ）の樹脂回路基板２０では、樹脂２２の表面の接続電極２８ｂ、金属コア２５、裏面の接続電極２９ｂがＣｕ配線２３及びビア２４を介して接続される。

レーザ加工又はルータ加工により、樹脂２２及びソルダーレジスト２６の表面の所定部位に、金属コア２５の表面の一部を露出する凹部２１を形成する。凹部２１は、化合物半導体素子１０よりもサイズが大きい横長の矩形状に形成され、その周縁における４辺のうちの３辺が、並列する接続電極２８ａに沿っている。
樹脂２２の加工で飛散した樹脂を洗浄して洗い流した後、表面に露出している接続電極２８ａ，２９ａ及び凹部２１の底面に露出する金属コア２５の表面を、例えばＮｉメッキ、続けてＡｕメッキ処理する。ここで、凹部２１の底面に露出する金属コア２５は、樹脂回路基板の表面で面積占有率が高いほど放熱性に優れるが、必要に応じて適宜にパターニングされていても良い。
以下の図６〜図１４では、スルーホールを有する樹脂回路基板２０について例示する。

ステップＳ４：
ステップＳ４では、図６及び図１１に示すように、凹部２１内にダミー素子３０を配置し、この状態で凹部２１内に放熱性に優れた接着材料（放熱性接着材料）、ここでは金属材料３２を供給する。
詳細には、凹部２１内における化合物半導体素子１０の固定予定位置に、化合物半導体素子１０と同型で同一サイズのダミー素子３０を配置する。ダミー素子３０は、例えばシリコン、ガラス、又はセラミックスを材料とするものである。固定予定位置は、凹部２１の底面上で偏倚した位置であって、具体的には以下のようにする。ダミー素子３０の３辺（化合物半導体素子１０の接続電極１１が形成された３辺に対応する）を、凹部２１の周縁から０．０１ｍｍ〜０．１ｍｍ程度、例えば０．０５ｍｍ程度離れた箇所とする。ダミー素子３０の他の１辺（化合物半導体素子１０の接続電極１１が形成されていない１辺に対応する）を、凹部２１の周縁から４ｍｍ程度以上、例えば１０．０５ｍｍ程度離れた箇所とする。

化合物半導体素子１０の固定予定位置にダミー素子３０を配置した状態で、凹部２１内に金属材料３２、ここでは銀（Ａｇ）の焼結用ペーストを、ダミー素子３０の側面の少なくとも一部を被覆する厚みに供給する。この厚み（焼結用ペーストの厚み）は、ダミー素子３０の側面高さの半分（中央位置）以上、換言すれば、化合物半導体素子１０の厚みの半分（中央位置）以上とすることが好ましい。

金属材料３２としては、Ａｇの焼結用ペースト以外にも、例えばＡｕ及びＣｕの焼結用ペーストから選ばれた少なくとも１種類を用いても良い。
また、放熱性接着材料としては、金属材料以外にも、絶縁性の材料である例えばＢＮ、ＡｌＮ等をペースト状にしたものを用いることができる。導電性の材料であるダイヤモンド（Ｃ）も、これを含有するペースト状のものを用いることが可能である。

ステップＳ５：
ステップＳ５では、図７及び図１２に示すように、ダミー素子３０を除去する。
ダミー素子３０を除去すると、凹部２１内において、化合物半導体素子１０の固定予定位置を除く部位の全面に、上記の厚みの金属材料３２が残存する。ここで、凹部２１内に属材料３２で画定された固定予定位置を３２ａとする。

ステップＳ６：
ステップＳ６では、図８及び図１３に示すように、裏面に金属材料３３が配された化合物半導体素子１０を樹脂回路基板２０の凹部２１内に固着する。
詳細には、先ず、半導体素子１０の裏面に所定の厚み（金属材料３２よりも薄い）に金属材料３３を塗布する。金属材料３３には、金属材料３２と同じＡｇの焼結用ペーストを用いるが、異なる金属として例えばＡｕ及びＣｕの焼結用ぺーストから選ばれた少なくとも１種類を用いても良い。
裏面に金属材料３３が配された化合物半導体素子１０を、凹部２１内の固定予定位置３２ａにフェイスアップで仮固定する。この仮固定は、例えば２ｋｇｆ程度の加重で行う。その後、１５０℃〜２５０℃程度、例えば大気圧下で２００℃程度として１時間程度、金属材料３２，３３を本硬化する。以上により、化合物半導体素子１０が凹部２１内の固定予定位置３２ａに固着される。

本実施形態では、化合物半導体素子１０の裏面に金属材料３３を塗布したが、凹部２１内の固定予定位置３２ａにおける金属コア２５の表面に、同様の厚みの金属材料を配し、化合物半導体素子１０を当該金属材料上に配置するようにしても良い。この場合も、上記の同様の条件で仮固定及び本硬化を行う。

本実施形態では、ダミー素子３０を用いて金属材料３２，３３を形成することにより、金属材料３２を化合物半導体素子１０の側面を覆う所期の厚みに正確に形成することができる。図示の例では、化合物半導体素子１０の接続電極１１の形成された辺と凹部２１の周縁との間でも、化合物半導体素子１０の側面が金属材料３２で覆われる様子を示すが、この構成に限定されるものではない。例えば、次の工程における金属ワイヤを可及的に短くすべく、化合物半導体素子１０の接続電極１１の形成された辺と凹部２１の周縁とを殆ど接触させることも考えられる。この場合には、その微小な隙間には金属材料３２は殆ど存しないと考えられる。金属材料３２の放熱効果は、その広さ（表面積）に比例するため、この狭い部位に金属材料３２が無くとも、特に問題はない。
なお、ダミー素子３０を用いることなく、化合物半導体素子１０を金属材料で固着することも考えられる。

ステップＳ７：
ステップＳ７では、図９及び図１４に示すように、化合物半導体素子１０の接続電極１１と樹脂回路基板２０の接続電極２８ａとをワイヤボンディングして接続する。
詳細には、化合物半導体素子１０の３辺と樹脂回路基板２０の３辺とにおいて、互いに対向する接続電極１１と接続電極２８ａとを金属ワイヤ３４で接続する。金属ワイヤ３４としては、例えば直径１００μｍ〜２５００μｍ程度、例えば１００μｍ程度で、長さが例えば０．１ｍｍ程度のＡｌワイヤを用いる。金属ワイヤ３４としては、Ａｌ以外に、Ａｕ，Ｃｕ，Ｐｄから選択された１種類を用いても良い。
以上により、本実施形態による半導体パッケージが作製される。

本実施形態では、樹脂回路基板２０に形成された凹部２１内に、化合物半導体素子１０が金属材料３２，３３で固定配置される。化合物半導体素子１０は、凹部２１の底面上において、偏倚した位置に配置される。具体的に、化合物半導体素子１０は、その周縁のうちで接続電極１１が設けられた３辺については凹部２１の周縁との距離が小さく、接続電極１１が設けられていない１辺については凹部２１の周縁との距離が大きい位置に配置される。そして、後者の位置に相当する化合物半導体素子１０の周縁と凹部２１の周縁との間の広い領域では、金属材料３２が化合物半導体素子１０の側面を所定位置まで覆う厚みに形成されている。この構成では、金属材料３２，３３を通じて、化合物半導体素子１０の底面のみならず側面（金属材料３２が覆う部分）からも効率良く放熱することができ、しかも金属材料３２の占有面積が広いことから更に放熱が助長される。その一方で、前者の位置に相当する化合物半導体素子１０の周縁と凹部２１の周縁との間の狭い領域で、互いに対向する接続電極１１と接続電極２８ａとが金属ワイヤ３４で接続される。この構成では、金属ワイヤ３４を可及的に短く形成することができるため、低抵抗伝送が可能となる。

以上説明したように、本実施形態によれば、比較的簡易な構成で、化合物半導体素子１０の低抵抗伝送を達成すると共に、化合物半導体素子１０の十分な高放熱性を低コストで確実に実現する半導体パッケージを得ることができる。

−変形例−
以下、第１の実施形態の諸変形例について説明する。これらの変形例では、第１の実施形態と同様に、化合物半導体素子を備えた半導体パッケージを開示し、同様の製造方法により作製するが、化合物半導体素子の配置・接続状態が異なる点で相違する。なお、第１の実施形態による半導体パッケージと同様の構成部材等については同一の符号を用い、当該構成部材についての詳しい説明は省略する。

（変形例１）
図１５は、第１の実施形態の変形例１による半導体パッケージの概略構成を示す平面図であり、第１の実施形態の図１４に対応している。
本例では、第１の実施形態の図１のステップＳ１〜Ｓ７と同様に、半導体パッケージを作製する。図１５に示すように、化合物半導体素子４０では、その表面に外部接続用の接続電極１１が、矩形状の周縁における４辺のうち、ここでは対向する２辺に沿って並列形成されている。
樹脂回路基板２０に形成される凹部４１は、金属コアの表面の一部を露出し、化合物半導体素子４０よりもサイズが大きい横長の矩形状に形成され、その周縁のうちの対向する２辺が、並列する接続電極２８ａに沿っている。

化合物半導体素子４０は、凹部４１内に、その側面が金属材料３２で、裏面が金属材料３３で固定配置される。化合物半導体素子４０は、その接続電極１１が形成された対向する２辺が、凹部４１の周縁から０．０１ｍｍ〜０．１ｍｍ程度、例えば０．０５ｍｍ程度離れた箇所に位置する。接続電極１１が形成されていない対向する２辺が、凹部２１の周縁から４ｍｍ程度以上、例えば６．５ｍｍ程度離れた箇所に位置する。

本例では、樹脂回路基板２０に形成された凹部４１内に、化合物半導体素子４０が金属材料３２，３３で固定配置される。化合物半導体素子４０は、凹部４１の底面上において、偏倚した位置に配置される。具体的に、化合物半導体素子４０は、その周縁のうちで接続電極１１が設けられた対向する２辺については凹部４１の周縁との距離が小さく、接続電極１１が設けられていない対向する２辺については凹部４１の周縁との距離が大きい位置に配置される。そして、後者の位置に相当する化合物半導体素子４０の周縁と凹部４１の周縁との間の広い領域では、金属材料３２が化合物半導体素子４０の側面を所定位置まで覆う厚みに形成されている。この構成では、金属材料３２，３３を通じて、化合物半導体素子４０の底面のみならず側面（金属材料３２が覆う部分）からも効率良く放熱することができ、しかも金属材料３２の占有面積が広いことから更に放熱が助長される。その一方で、前者の位置に相当する化合物半導体素子４０の周縁と凹部４１の周縁との間の狭い領域で、互いに対向する接続電極１１と接続電極２８ａとが金属ワイヤ３４で接続される。この構成では、金属ワイヤ３４を可及的に短く形成することができるため、低抵抗伝送が可能となる。

以上説明したように、本例によれば、比較的簡易な構成で、化合物半導体素子４０の低抵抗伝送を達成すると共に、化合物半導体素子４０の十分な高放熱性を低コストで確実に実現する半導体パッケージを得ることができる。

（変形例２）
図１６は、第１の実施形態の変形例２による半導体パッケージの概略構成を示す平面図であり、第１の実施形態の図１４に対応している。
本例では、第１の実施形態の図１のステップＳ１〜Ｓ７と同様に、半導体パッケージを作製する。図１６に示すように、化合物半導体素子５０では、その表面に外部接続用の接続電極１１が、矩形状の周縁における４辺のうち、ここでは１辺に沿って並列形成されている。
樹脂回路基板２０に形成される凹部５１は、金属コアの表面の一部を露出し、化合物半導体素子５０よりもサイズが大きい横長の矩形状に形成され、その周縁のうちの１辺が、並列する接続電極２８ａに沿っている。

化合物半導体素子５０は、凹部５１内に、その側面が金属材料３２で、裏面が金属材料３３で固定配置される。化合物半導体素子５０は、その接続電極１１が形成された１辺が、凹部５１の周縁から０．０１ｍｍ〜０．１ｍｍ程度、例えば０．０５ｍｍ程度離れた箇所に位置する。接続電極１１が形成されていない３辺が、凹部５１の周縁から４ｍｍ程度以上、例えば１０．０５ｍｍ程度離れた箇所に位置する。

本例では、樹脂回路基板５０に形成された凹部５１内に、化合物半導体素子５０が金属材料３２，３３で固定配置される。化合物半導体素子５０は、凹部５１の底面上において、偏倚した位置に配置される。具体的に、化合物半導体素子５０は、その周縁のうちで接続電極１１が設けられた１辺については凹部５１の周縁との距離が小さく、接続電極１１が設けられていない３辺については凹部５１の周縁との距離が大きい位置に配置される。そして、後者の位置に相当する化合物半導体素子５０の周縁と凹部５１の周縁との間の広い領域では、金属材料３２が化合物半導体素子５０の側面を所定位置まで覆う厚みに形成されている。この構成では、金属材料３２，３３を通じて、化合物半導体素子５０の底面のみならず側面（金属材料３２が覆う部分）からも効率良く放熱することができ、しかも金属材料３２の占有面積が広いことから更に放熱が助長される。その一方で、前者の位置に相当する化合物半導体素子５０の周縁と凹部５１の周縁との間の狭い領域で、互いに対向する接続電極１１と接続電極２８ａとが金属ワイヤ３４で接続される。この構成では、金属ワイヤ３４を可及的に短く形成することができるため、低抵抗伝送が可能となる。

以上説明したように、本例によれば、比較的簡易な構成で、化合物半導体素子５０の低抵抗伝送を達成すると共に、化合物半導体素子５０の十分な高放熱性を低コストで確実に実現する半導体パッケージを得ることができる。

（第２の実施形態）
続いて、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様に、化合物半導体素子を備えた半導体パッケージを開示し、同様の製造方法により作製するが、化合物半導体素子の側面を固定する金属材料が異なる点で相違する。なお、第１の実施形態による半導体パッケージと同様の構成部材等については同一の符号を用い、当該構成部材についての詳しい説明は省略する。

図１７は、第２の実施形態による半導体パッケージの製造工程を示すフロー図である。
図１９〜図２０は、第２の実施形態で作製する半導体パッケージについて、製造工程順に示す概略断面図である。
図２１〜図２２は、第２の実施形態で作製する半導体パッケージについて、製造工程順に示す概略平面図である。
本実施形態では、ステップＳ１１において、第１の実施形態のステップＳ１と同様に、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製する。

ステップＳ１２：
ステップＳ１２では、図１８（ａ）に示すように、ステップＳ１１でＡｌＧａＮ／ＧａＮ・ＨＥＭＴが作製されたＳｉ基板１について、途中までダイシングする。
詳細には、Ｓｉ基板１に設けられたダイシングラインＤＬに沿って、例えば所定のブレードを用いてダイシング、又は、レーザを用いてＳｉ基板１の裏面１ｂ（表面を１ａとする）からダイシング（レーザダイシング）する。本実施形態では、レーザダイシングを途中で停止させる。具体的には、ダイシングにより露出する溝１Ａの深さが、化合物半導体素子の側面について、後述する溶融金属材料で化合物半導体素子の側面を覆いたいと考える高さに相当する位置でレーザダイシングを停止する。溝１Ａの深さは、化合物半導体素子の厚みの半分（中央位置）以上とすることが好ましい。

ステップＳ１３：
ステップＳ１３では、図１８（ｂ）に示すように、Ｓｉ基板１の裏面に後述する溶融金属材料の濡れ性を改善する金属薄膜６１を形成する。
詳細には、溝１Ａの内壁面を覆うようにＳｉ基板１の裏面に、後述する溶融金属材料の濡れ性を改善する性質を有する金属、ここではＴｉ／Ｎｉ／Ａｕの積層膜を例えばスパッタ法、真空蒸着法、又はプラズマＣＶＤ法で形成する。これにより、金属薄膜６１が形成される。金属薄膜６１としては、Ｔｉ／Ｎｉ／Ａｕ以外に、Ａｕ，Ｃｕ，Ｎｉ，Ａｌ，Ｔｉ，Ｐｄから選ばれた１種類、或いは数種類を適宜に組み合わせた積層膜としても良い。

ステップＳ１４：
ステップＳ１４では、図１８（ｃ）に示すように、Ｓｉ基板１の裏面でダイシングラインＤＬに沿ってレーザダイシングし、Ｓｉ基板１から、各化合物半導体素子６０を切り出す。化合物半導体素子６０には、その裏面の全体から側面の所定高さまで覆うように、金属薄膜６１が形成されている。化合物半導体素子６０は、第１の実施形態の図４で示した化合物半導体素子１０と同様に、複数の接続電極１１が、矩形状の周縁における４辺のうちの３辺に沿って並列形成されている。

ステップＳ１５：
ステップＳ１５では、第１の実施形態のステップＳ３と同様に、樹脂回路基板の表面に凹部を形成する。

ステップＳ１６：
ステップＳ１６では、図１９及び図２１に示すように、化合物半導体素子６０を樹脂回路基板２０の凹部２１内に固着する。
詳細には、樹脂回路基板２０の凹部２１内に、溶融金属材料６２、ここでは錫（Ｓｎ）／銀（Ａｇ）を用いて、化合物半導体素子６０を樹脂回路基板２０の凹部２１の底面上で偏倚した位置に固着する。溶融金属材料としては、Ｓｎ／Ａｇ以外に、例えばＳｎ／Ａｇ／ビスマス（Ｂｉ）を用いても良い。その他、Ｓｎ、鉛（Ｐｂ）、Ａｇ、インジウム（Ｉｎ）、Ｂｉ、亜鉛（Ｚｎ）、アンチモン（Ｓｂ）、Ｃｕのうちから、適宜に数種類を選択したものを用いることができる。具体的に、化合物半導体素子６０は、その接続電極１１が形成された３辺が、凹部２１の周縁から０．０１ｍｍ〜０．１ｍｍ程度、例えば０．０５ｍｍ程度離れた箇所に位置する。接続電極１１が形成されていない１辺が、凹部２１の周縁から４ｍｍ程度以上、例えば１０．０５ｍｍ程度離れた箇所に位置する。

化合物半導体素子６０には、その裏面の全体から側面の所定高さまで覆うように、溶融金属材料６２の濡れ性を改善する金属薄膜６１が形成されている。そのため、溶融金属材料６２は、化合物半導体素子６０の金属薄膜６１が形成された部位、即ち化合物半導体素子６０の裏面の全体から側面の所定高さまで接触する。更に、溶融金属材料６２の化合物半導体素子６０の側面に接触する部分では、溶融金属の表面張力により、当該側面から、凹部２１の側壁面に向かって高さが漸減するなだらかな凸面６２ａが形成される。この凸面は、均一高さの平坦面に比べて表面積が大きい。溶融金属材料６２は冷却により固化するが、固化した状態でも、同一の形状が保たれる。

図示の例では、化合物半導体素子６０の接続電極１１の形成された辺と凹部２１の周縁との間でも、化合物半導体素子１０の側面が金属材料６２で覆われる様子を示すが、この構成に限定されるものではない。例えば、次の工程における金属ワイヤを可及的に短くすべく、化合物半導体素子６０の接続電極１１の形成された辺と凹部２１の周縁とを殆ど接触させることも考えられる。この場合には、その微小な隙間には金属材料６２は殆ど存しないと考えられる。金属材料６２の放熱効果は、その広さ（表面積）に比例するため、この狭い部位に金属材料３２が無くとも、特に問題はない。

ステップＳ１７：
ステップＳ１７では、第１の実施形態のステップ７と同様に、図２０及び図２２に示すように、化合物半導体素子１０の接続電極１１と樹脂回路基板２０の接続電極２８ａとをワイヤボンディングして接続する。
以上により、本実施形態による半導体パッケージが作製される。

本実施形態では、樹脂回路基板２０に形成された凹部２１内に、化合物半導体素子６０が固化した溶融金属材料６２で固定配置される。化合物半導体素子６０は、凹部２１の底面上において、偏倚した位置に配置される。具体的に、化合物半導体素子６０は、その周縁のうちで接続電極１１が設けられた３辺については凹部２１の周縁との距離が小さく、接続電極１１が設けられていない１辺については凹部２１の周縁との距離が大きい位置に配置される。そして、後者の位置に相当する化合物半導体素子６０の周縁と凹部２１の周縁との間の広い領域では、溶融金属材料６２が化合物半導体素子６０の側面を所定位置まで覆うように形成されている。この構成では、溶融金属材料６２を通じて、化合物半導体素子６０の底面のみならず側面（溶融金属材料６２が覆う部分）からも効率良く放熱することができ、しかも金属材料３２の占有面積が広いことから更に放熱が助長される。更に溶融金属材料６２は、上記のように、当該側面から、凹部２１の側壁面に向かって高さが漸減するなだらかな凸面６２ａを有するように形成される。この凸面６２ａは、均一高さの平坦面に比べて表面積が大きいため、放熱量が増大する。その一方で、前者の位置に相当する化合物半導体素子１０の周縁と凹部２１の周縁との間の狭い領域で、互いに対向する接続電極１１と接続電極２８ａとが金属ワイヤ３４で接続される。この構成では、金属ワイヤ３４を可及的に短く形成することができるため、低抵抗伝送が可能となる。

なお、本実施形態でも、第１の実施形態の変形例１，２のように、２辺、又は１辺に沿って接続電極１１が形成された化合物半導体素子を樹脂回路基板の凹部内に溶融金属材料を用いて固定しても良い。この化合物半導体素子には、上記のステップＳ１２〜Ｓ１４で溶融金属材料の濡れ性を改善する金属薄膜が形成される。

（第３の実施形態）
本実施形態では、第１及び第２の実施形態及び諸変形例から選ばれた１種の半導体パッケージを適用した電源装置を開示する。
図２３は、第３の実施形態による電源装置の概略構成を示す結線図である。

本実施形態による電源装置は、高圧の一次側回路４１及び低圧の二次側回路７２と、一次側回路７１と二次側回路７２との間に配設されるトランス７３とを備えて構成される。
一次側回路７１は、交流電源７４と、いわゆるブリッジ整流回路７５と、複数（ここでは４つ）のスイッチング素子７６ａ，７６ｂ，７６ｃ，７６ｄとを備えて構成される。また、ブリッジ整流回路７５は、スイッチング素子７６ｅを有している。
二次側回路７２は、複数（ここでは３つ）のスイッチング素子７７ａ，７７ｂ，７７ｃを備えて構成される。

本実施形態では、一次側回路７１のスイッチング素子７６ａ，７６ｂ，７６ｃ，７６ｄ，７６ｅが、上記の化合物半導体素子のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路７２のスイッチング素子７７ａ，７７ｂ，７７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。

本実施形態では、比較的簡易な構成で、化合物半導体素子の低抵抗伝送を達成すると共に、化合物半導体素子の十分な高放熱性を低コストで確実に実現する半導体パッケージを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。

（第４の実施形態）
本実施形態では、第１及び第２の実施形態及び諸変形例から選ばれた１種の半導体パッケージを適用した高周波増幅器を開示する。
図２４は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。

本実施形態による高周波増幅器は、ディジタル・プレディストーション回路８１と、ミキサー８２ａ，８２ｂと、パワーアンプ８３とを備えて構成される。
ディジタル・プレディストーション回路８１は、入力信号の非線形歪みを補償するものである。ミキサー８２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ８３は、交流信号とミキシングされた入力信号を増幅するものであり、上記の化合物半導体素子のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図２４では、例えばスイッチの切り替えにより、出力側の信号をミキサー８２ｂで交流信号とミキシングしてディジタル・プレディストーション回路８１に送出できる構成とされている。

本実施形態では、比較的簡易な構成で、化合物半導体素子の低抵抗伝送を達成すると共に、化合物半導体素子の十分な高放熱性を低コストで確実に実現する半導体パッケージを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。

以下、半導体装置及びその製造方法の諸態様を、付記としてまとめて記載する。

（付記１）表面に第１の電極が形成された半導体素子と、
表面に第２の電極及び凹部が形成された基板と、
前記凹部内で前記半導体素子を固定する放熱性接着材料と
を含み、
前記半導体素子は、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に固定されており、
前記第１の電極と前記第２の電極とが接続されており、
前記放熱性接着材料は、前記半導体素子の底面から側面の少なくとも一部まで被覆することを特徴とする半導体装置。

（付記２）前記凹部内において、
前記半導体素子の周縁のうちで前記第１の電極が位置する部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が位置する部位とが第１の距離で対向しており、
前記半導体素子の周縁のうちで前記第１の電極が非形成の部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が非形成の部位とが前記第１の距離よりも大きい第２の距離で対向しており、
前記放熱性接着材料は、前記半導体素子の前記第２の距離の部位における側面の少なくとも一部を被覆することを特徴とする付記１に記載の半導体装置。

（付記３）前記放熱性接着材料は、金属材料であることを特徴とする付記１又は２に記載の半導体装置。

（付記４）前記金属材料は、前記半導体素子の側面の少なくとも一部を被覆する部位が凸面状とされていることを特徴とする付記３に記載の半導体装置。

（付記５）前記半導体素子は、底面から、側面の前記金属材料が被覆する高さまで、前記金属材料の濡れ性を改善する金属膜が形成されていることを特徴とする付記３に記載の半導体装置。

（付記６）前記金属材料は、錫、鉛、銀、インジウム、ビスマス、亜鉛、アンチモン、銅のうちから選択された少なくとも１種を含むことを特徴とする付記３〜５のいずれか１項に記載の半導体装置。

（付記７）前記基板は、前記凹部の底面に放熱用金属が設けられていることを特徴とする付記１〜６のいずれか１項に記載の半導体装置。

（付記８）前記半導体素子は、化合物半導体素子であることを特徴とする付記１〜７のいずれか１項に記載の半導体装置。

（付記９）表面に第１の電極が形成された半導体素子と、表面に第２の電極及び凹部が形成された基板とを備えた半導体装置の製造方法であって、
前記基板の表面に凹部を形成する工程と、
前記半導体素子を、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に配置し、放熱性接着材料を前記半導体素子の底面から側面の少なくとも一部まで被覆させて前記半導体素子を固定する工程と、
前記第１の電極と前記第２の電極とを接続する工程と
を含むことを特徴とする半導体装置の製造方法。

（付記１０）前記凹部内に前記半導体素子を固定する際に、
前記凹部内において、
前記半導体素子の周縁のうちで前記第１の電極が位置する部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が位置する部位とを第１の距離で対向させ、
前記半導体素子の周縁のうちで前記第１の電極が非形成の部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が非形成の部位とを前記第１の距離よりも大きい第２の距離で対向させて、
前記放熱性接着材料を、前記半導体素子の底面から前記半導体素子の前記第２の距離の部位における側面の少なくとも一部まで被覆させることを特徴とする付記９に記載の半導体装置の製造方法。

（付記１１）前記凹部内に前記半導体素子を固定する際に、
前記凹部内の記半導体素子の固定予定位置に、前記半導体素子のダミー素子を配置して、前記放熱性接着材料を供給し、
前記ダミー素子を除去して前記放熱性接着材料に前記固定予定位置を画定し、
前記半導体素子を、前記固定予定位置に固着することを特徴とする付記９又は１０に記載の半導体装置の製造方法。

（付記１２）前記放熱性接着材料は、金属材料であることを特徴とする付記１０又は１１に記載の半導体装置の製造方法。

（付記１３）前記金属材料は、前記半導体素子の側面の少なくとも一部を被覆する部位が凸面状とされることを特徴とする付記１２に記載の半導体装置の製造方法。

（付記１４）前記凹部内に前記半導体素子を固定する際に、
前記半導体素子に、底面から、側面の前記金属材料が被覆する高さまで、溶融した前記金属材料の濡れ性を改善する金属膜を形成し、
前記凹部内に前記金属材料で前記半導体素子を固定することを特徴とする付記１３に記載の半導体装置の製造方法。

（付記１５）前記金属材料は、錫、鉛、銀、インジウム、ビスマス、亜鉛、アンチモン、銅のうちから選択された少なくとも１種を含むことを特徴とする付記１２〜１４のいずれか１項に記載の半導体装置の製造方法。

（付記１６）前記半導体素子は、化合物半導体素子であることを特徴とする付記９〜１５のいずれか１項に記載の半導体装置の製造方法。

（付記１７）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
表面に第１の電極が形成された化合物半導体素子と、
表面に第２の電極及び凹部が形成された基板と、
前記凹部内で前記化合物半導体素子を固定する放熱性接着材料と
を含み、
前記化合物半導体素子は、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に固定されており、
前記第１の電極と前記第２の電極とが接続されており、
前記放熱性接着材料は、前記化合物半導体素子の底面から側面の少なくとも一部まで被覆することを特徴とする電源回路。

（付記１８）入力した高周波電圧を増幅して出力する高周波増幅器であって、
表面に第１の電極が形成された化合物半導体素子と、
表面に第２の電極及び凹部が形成された基板と、
前記凹部内で前記化合物半導体素子を固定する放熱性接着材料と
を含み、
前記化合物半導体素子は、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に固定されており、
前記第１の電極と前記第２の電極とが接続されており、
前記放熱性接着材料は、前記化合物半導体素子の底面から側面の少なくとも一部まで被覆することを特徴とする高周波増幅器。

（付記１９）半導体素子を、濡れ性を有する溶融金属材料を固化させて固定するに際して、
前記半導体素子に、底面から、側面の前記溶融金属材料が被覆する高さまで、前記溶融金属材料の濡れ性を改善する金属膜を形成し、
前記溶融金属材料を供給して前記半導体素子を固定することを特徴とする半導体装置の製造方法。

（付記２０）前記半導体素子を半導体基板から切り出す際に、
前記半導体基板を、その裏面から所定の深さまでダイシングして溝を形成し、
前記半導体基板の裏面に前記溝内を覆うように前記金属膜を形成し、
前記半導体基板をダイシングして前記半導体素子を切り出すことを特徴とする付記１９に記載の半導体装置の製造方法。

１Ｓｉ基板
１ａ表面
１ｂ裏面
１Ａ溝
２化合物半導体積層構造
２ａバッファ層
２ｂ電子走行層
２ｃ中間層
２ｄ電子供給層
２ｅキャップ層
２Ａ，２Ｂ，２Ｃ電極用リセス
３素子分離構造
４ソース電極
５ドレイン電極
６ゲート絶縁膜
７ゲート電極
１０，４０，５０，６０化合物半導体素子
１１，２８ａ，２８ｂ，２９ａ，２９ｂ接続電極
２０樹脂回路基板
２１，４１，５１凹部
２２樹脂
２３Ｃｕ配線
２４ビア
２５金属コア
２６，２７ソルダーレジスト
２６ａ，２６ｂ，２７ａ，２７ｂ開口
３０ダミー素子
３１ａ，３１ｂスルーホール
３２，３３金属材料
３２ａ固定予定位置
３４金属ワイヤ
６１金属薄膜
６２溶融金属材料
６２ａ凸面
７１一次側回路
７２二次側回路
７３トランス
７４交流電源
７５ブリッジ整流回路
７６ａ，７６ｂ，７６ｃ，７６ｄ，７６ｅ，７７ａ，７７ｂ，７７ｃスイッチング素子
８１ディジタル・プレディストーション回路
８２ａ，８２ｂミキサー
８３パワーアンプ

Claims

表面に第１の電極が形成された半導体素子と、
表面に第２の電極及び凹部が形成された基板と、
前記凹部内で前記半導体素子を固定する放熱性接着材料と
を含み、
前記半導体素子は、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に固定されており、
前記第１の電極と前記第２の電極とが接続されており、
前記凹部内において、前記半導体素子の周縁のうちで前記第１の電極が位置する部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が位置する部位とが第１の距離で対向しており、前記半導体素子の周縁のうちで前記第１の電極が非形成の部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が非形成の部位とが前記第１の距離よりも大きい第２の距離で対向しており、
前記放熱性接着材料は、前記半導体素子の底面から前記半導体素子の前記第２の距離の部位における側面の少なくとも一部を被覆することを特徴とする半導体装置。
前記放熱性接着材料は、金属材料であることを特徴とする請求項１に記載の半導体装置。
前記金属材料は、前記半導体素子の側面の少なくとも一部を被覆する部位が凸面状とされていることを特徴とする請求項２に記載の半導体装置。
前記半導体素子は、底面から、側面の前記金属材料が被覆する高さまで、前記金属材料の濡れ性を改善する金属膜が形成されていることを特徴とする請求項２に記載の半導体装置。
表面に第１の電極が形成された半導体素子と、表面に第２の電極及び凹部が形成された基板とを備えた半導体装置の製造方法であって、
前記基板の表面に凹部を形成する工程と、
前記半導体素子を、前記凹部内において、前記第１の電極と前記第２の電極とが近接するように偏倚した位置に配置し、放熱性接着材料を前記半導体素子の底面から側面の少なくとも一部まで被覆させて前記半導体素子を固定する工程と、
前記第１の電極と前記第２の電極とを接続する工程と
を含み、
前記凹部内に前記半導体素子を固定する際に、前記凹部内において、前記半導体素子の周縁のうちで前記第１の電極が位置する部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が位置する部位とを第１の距離で対向させ、前記半導体素子の周縁のうちで前記第１の電極が非形成の部位と、前記基板の前記凹部の周縁のうちで前記第２の電極が非形成の部位とを前記第１の距離よりも大きい第２の距離で対向させ、前記放熱性接着材料を、前記半導体素子の前記第２の距離の部位における側面の少なくとも一部まで被覆させることを特徴とする半導体装置の製造方法。
前記凹部内に前記半導体素子を固定する際に、
前記凹部内の記半導体素子の固定予定位置に、前記半導体素子のダミー素子を配置して、前記放熱性接着材料を供給し、
前記ダミー素子を除去して前記放熱性接着材料に前記固定予定位置を画定し、
前記半導体素子を、前記固定予定位置に固着することを特徴とする請求項５に記載の半導体装置の製造方法。
前記金属材料は、前記半導体素子の側面の少なくとも一部を被覆する部位が凸面状とされることを特徴とする請求項６に記載の半導体装置の製造方法。
前記凹部内に前記半導体素子を固定する際に、
前記半導体素子に、底面から、側面の前記金属材料が被覆する高さまで、溶融した前記金属材料の濡れ性を改善する金属膜を形成し、
前記凹部内に前記金属材料で前記半導体素子を固定することを特徴とする請求項７に記載の半導体装置の製造方法。