JP5442424B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5442424B2
JP5442424B2 JP2009294434A JP2009294434A JP5442424B2 JP 5442424 B2 JP5442424 B2 JP 5442424B2 JP 2009294434 A JP2009294434 A JP 2009294434A JP 2009294434 A JP2009294434 A JP 2009294434A JP 5442424 B2 JP5442424 B2 JP 5442424B2
Authority
JP
Japan
Prior art keywords
cavity
wiring
pad
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009294434A
Other languages
English (en)
Other versions
JP2011134956A5 (ja
JP2011134956A (ja
Inventor
愛枝 小林
朋治 藤井
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009294434A priority Critical patent/JP5442424B2/ja
Priority to US12/972,894 priority patent/US8373997B2/en
Publication of JP2011134956A publication Critical patent/JP2011134956A/ja
Priority to US13/676,569 priority patent/US8729680B2/en
Publication of JP2011134956A5 publication Critical patent/JP2011134956A5/ja
Application granted granted Critical
Publication of JP5442424B2 publication Critical patent/JP5442424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、配線基板に半導体素子を搭載した半導体装置に関し、より詳細には、ミリ波帯等の高周波回路を備えた半導体素子（チップ）が配線基板に設けられたキャビティ内にその底面との間に接着材料を介在させて搭載されるとともに、半導体素子の電極端子（パッド）がキャビティの周囲の基板上に形成された配線部分にワイヤを介して接続された構造を有する半導体装置に関する。
かかる半導体装置において配線基板は、半導体チップを搭載するという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
ミリ波帯（波長：１０ｍｍ〜１ｍｍ、周波数：３０ＧＨｚ〜３００ＧＨｚ）の回路を備えたＩＣ向けのミリ波アンテナを内蔵したパッケージの場合、所要の特性（高周波伝送特性、アンテナの指向性等）を確保するために、パッケージの設計に際して構造上考慮すべき幾つかの点がある。
その一つとして、ＩＣ（半導体チップ）のパッケージ上への実装は、ワイヤを用いたボンディングにより行う。その際、チップの電極パッドと基板上のパッド（配線の一部に画定される部分）とを繋ぐワイヤの長さ（ワイヤ長）が長くなると、寄生インダクタンスが増大して信号品質の劣化をひき起こすため、そのワイヤ長は出来るだけ短くなるようにチップを配置する必要がある。このため、パッケージに凹部（キャビティ）を形成し、このキャビティ内にチップを搭載している。
その際、チップは、キャビティの底面に塗布された接着剤（導電性ペースト等）を介してチップの裏面（電極パッドが形成されている側と反対側の面）が接着されるよう搭載される。また、ワイヤ長を極力短くするために、キャビティの深さは、チップの厚さとほぼ同じ程度となるように形成される。
また、ミリ波帯の回路を備えたＩＣ（チップ）は、その高周波動作によりチップ温度が高温となるため、チップの熱暴走や破壊等を防止するために、チップの動作時に放出された熱をパッケージ外部に放熱させるための手段を講じる必要がある。その典型的な手段として、サーマルビア（放熱用のビアホール）がある。このサーマルビアは、パッケージに設けられたキャビティの底面（接着剤を介してチップに熱結合されている）と基板外部とを繋ぐように基板の厚み方向に貫通して形成されている。
かかる従来技術に関連する技術の一例は、下記の特許文献１に記載されている。この文献には、多段増幅器の最終段トランジスタの出力端子側の寄生インダクタンスのばらつきを低減するようにした半導体装置が開示されている。これを実現するため、配線基板に設けた四角形の窪み（キャビティ）の内側壁に当該トランジスタが形成された半導体チップの一辺を当接させてチップをキャビティ底に固定し、このキャビティ底にチップと同じ大きさのメタライズ層を形成した後、このメタライズ層上に所定量の溶融接合材を供給し、この溶融接合材をリフローして溶けた当該接合材の表面張力と自己整合作用によってチップの一辺をキャビティの内側壁の一辺に接触させている（図５）。
また、これに関連する技術として、下記の特許文献２に記載されるように、半導体チップを接着剤にて設置する凹部（キャビティ）と外部端子を有するパッケージを備え、この外部端子にワイヤを介して半導体チップが電気的に接続された構造を有する半導体装置において、キャビティ表面の、キャビティと半導体チップの接する面に溝を形成するようにしたものがある。半導体チップとパッケージ基板を接着する際に、この溝に接着剤が入り込むことで、半導体チップの電極部分への接着剤の這い上がりを防止している。
また、パッケージの放熱に関連する技術としては、下記の特許文献３に記載されるように、絶縁基板の内部にその厚み方向に貫くサーマルビアホールを複数配置した回路基板において、そのサーマルビアホールを形成するために、平均粒径が５μｍ以上であるＡｇ粉末と平均粒径が１μｍ以下であるＡｇ粉末を含有したペーストを使用したものがある。
ＷＯ２００３／０２３８４３号公報 特開平９−２８３５４４号公報 特開２００２−１９８６６０号公報
上述したように半導体素子（チップ）とともにミリ波帯等の高周波伝送線路を備えたパッケージ（配線基板）の場合、所要の特性を確保する必要性から、基板上にキャビティを設け、このキャビティ内にチップを搭載するとともに、このチップと基板上に形成された配線部分との電気的な接続をワイヤボンディングにより行っている。つまり、ワイヤ長が極力短くなるようにチップを配置することで、寄生インダクタンスが増大するのを防ぐようにしている。
このような設計上の配慮は、ミリ波帯（周波数：３０ＧＨｚ〜３００ＧＨｚ）よりも波長の長い高周波（２０ＧＨｚや２ＧＨｚ等）の信号伝送に対してはそれなりの効果が期待されるが、ミリ波帯の信号伝送に対してはあまり効果がないというのが現状である。つまり、ミリ波帯の信号伝送は、配線経路の特性インピーダンスの違いによる反射や、従来では無視できたような配線によって生じる微小な寄生インダクタンスも信号品質の劣化の要因となってくるからである。従って、高周波伝送線路の中でも特にミリ波帯用の伝送線路に介在されるワイヤの長さは、可能な限り短くするような工夫が必要である。
また、現状の技術では、ミリ波の中でも６０ＧＨｚ以上の周波数を使用した製品は未だ開発されておらず、基板構成や実装方法など、様々な点を考慮した設計が必要となっている。
なお、上記の特許文献１に記載された発明では、キャビティ内でチップの一辺をキャビティの内側壁の一辺に当接させることで、寄生インダクタンスのばらつきを低減するようにした技術が開示されている。この構成によれば、キャビティ内でチップと内側壁とを密着させているので、この部分近傍にはチップから放出された熱が溜まりやすく、他の部分と比べて放熱性が低下するものと推測される。しかし、この特許文献１では、その放熱を行うための手段や方法については一切言及されていない。
本発明は、かかる従来技術における課題に鑑み創作されたもので、ミリ波帯等の高周波伝送線路に介在されるワイヤボンディング長を短くし、その部分の寄生インダクタンスの影響による信号品質の劣化を抑制するとともに、放熱性を高めた半導体装置を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態によれば、第１の表面及び該第１の表面に対向する第２の表面と、前記第１の表面に形成されたキャビティと、前記キャビティの周囲の基板上に第１のパッドが配置された高周波用の配線と、前記キャビティの周囲の基板上に第２のパッドが配置された高周波用以外の用途の配線と、前記第１の表面及び第２の表面にそれぞれ形成され、前記第１のパッド及び高周波用の配線を露出させると共に、前記高周波用以外の用途の配線のうち前記第２のパッドのみを露出させるソルダレジスト層とを含む配線基板と、前記キャビティの底面に接着材料を介在させて搭載され、前記配線基板の第１のパッド及び第２のパッドにワイヤを介して接続された電極端子を備えた半導体素子であって、前記高周波用の配線の第１のパッドが配置された領域に近い側の前記キャビティの側壁に密着して搭載された前記半導体素子と、前記半導体素子を密着させた側の前記キャビティの底面の領域に設けられ、前記接着材料が充填された凹部と、前記凹部の底面から前記配線基板の第２の表面側の基板外部に繋がって形成されたサーマルビアからなる第１の放熱構造と、前記凹部以外の前記キャビティの底面から前記配線基板の第２の表面側の基板外部に繋がって形成されたサーマルビアからなる第２の放熱構造とを有することを特徴とする半導体装置が提供される。
本発明の一形態に係る半導体装置の構成によれば、配線部分のうち他の配線に比べて高周波用の配線（例えば、ミリ波帯用の配線）が形成されている領域に近い側のキャビティの側壁に、半導体素子を密着させて搭載しているので、半導体素子と当該高周波用の配線とを接続するボンディングワイヤの長さを最小限に短くすることができる。これにより、そのワイヤ部分で発生する寄生インダクタンスを最小限とし、その寄生インダクタンスの影響による信号品質の劣化を抑制することが可能となる。
また、キャビティ内で、高周波用の配線（ミリ波帯等）が形成されている領域に近い側の側壁に半導体素子を密着させているので、この密着させた側のキャビティ底面の近傍部分には熱が溜まりやすく、キャビティ内の他の部分と比べて放熱性が低下することが懸念される。これに対し、本発明では、半導体素子を密着させた側のキャビティの底面に、基板外部に繋がる放熱構造が設けられているので、放熱性を高めることができる。
本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。 図１の半導体装置をチップが実装される側の面から見たときの概略平面図である。 第１の実施形態の変形例に係る半導体装置（要部）の構成を示す断面図である。 本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
（第１の実施形態…図１、図２参照）
図１は本発明の第１の実施形態に係る半導体装置の構成を断面図の形態で示したものであり、図２はこの半導体装置をチップが実装される側の面から平面的に見たときの概略構成を示している。
本実施形態に係る半導体装置１０は、例えば、画像伝送などのデータ容量の大きい通信を行うのに適応されたＰＤＡ等の携帯端末機器に組み込まれて使用される。この半導体装置１０は、配線基板（パッケージ）２０と、この配線基板２０の一方の面側に実装された半導体素子（チップ）３０とを備えている。さらに、図１には特に示していないが、チップ３０及びこれに繋がる導体部分（ボンディングワイヤ３２、配線２２ａ等）を封止するためのキャップが適宜設けられている。
配線基板（パッケージ）２０は、基板本体を構成する樹脂基板２１を有している。この樹脂基板２１の形態としては、少なくとも両面に最外層の配線層２２（２２ａ，２２ｂ，２２ｃ，２２ｄ）及び２３が形成された基板であって、各配線層２２，２３が基板内部を通して電気的に接続されている形態のものであれば十分である。
樹脂基板２１の内部には、図示のように配線層２５が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板２１の内部に配線層が形成されている形態の場合、基板内部で樹脂層（絶縁層）を介在させて形成された各配線層（図１の例では、図示の簡略化のため１層の配線層２５のみを示している）及び各配線層間を相互に接続するビアホール（に充填された導体：ビア２６）を介して最外層の各配線層２２，２３が電気的に接続されている。この形態の基板は、例えば、ビルドアップ法を用いて形成することができる。一方、樹脂基板の内部に配線層が形成されていない形態の場合には、この樹脂基板の所要の箇所に適宜形成されたスルーホール（に充填された導体）を介して最外層の各配線層が相互に接続されている。
配線層２２，２３，２５及びビア２６の材料としては、代表的に銅（Ｃｕ）が用いられる。また、樹脂層（絶縁層）の材料としては、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等が好適に用いられる。
さらに、パッケージ２０の一方の面（チップ３０が実装される側の面）には、最外層の配線層２２の所要の箇所に画定されたパッドＰ１，Ｐ２の部分を露出させて表面を覆うように保護膜としてのソルダレジスト層（図示せず）が形成されている。ただし、後述するように配線層２２（ａ，ｂ，ｃ，ｄ）のうち、配線層２２ａ，２２ｂについては、パッドＰ１，Ｐ２と共に配線部分についても露出しており、配線層２２ｃ，２２ｄについては、パッドＰ１のみが露出している。
パッケージ２０の他方の面にも、最外層の配線層２３の所要の箇所に画定されたパッドＰ３の部分を露出させて表面を覆うように保護膜としてのソルダレジスト層２４が形成されている。このソルダレジスト層２４から露出するパッドＰ３には、本装置１０をマザーボード等に実装する際に使用される外部接続端子（図示の例では、はんだボールＳＢ）が接合されるので、そのコンタクト性を良くするために適当な表面処理を施している。典型的には、パッドＰ３（Ｃｕ）上にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施している。この場合、Ｎｉめっき層はバリヤメタル膜として機能する。
なお、図１の例ではパッドＰ３にはんだボールＳＢ（外部接続端子）を設けているが、これは必ずしも設ける必要はない。要は、必要なときに外部接続端子（はんだボールや金属ピン等）を接合できるように当該パッドＰ３が露出していれば十分である。
配線基板（パッケージ）２０は、図２に示すように平面視したときの形状が正方形であり、その大きさは１５ｍｍ×１５ｍｍ程度、厚さは１ｍｍ程度に選定されている。このパッケージ２０には、一方の面のほぼ中央部に、半導体素子（チップ）３０を搭載すると共に基板内に収容するためのキャビティ２７が形成されている。
このキャビティ２７は、図２に示すように矩形（長方形）の形状に形成され、その４箇所の隅部は丸められている。キャビティ２７の大きさは、長辺方向の長さが６ｍｍ程度、短辺方向の長さが４ｍｍ程度に選定され、その深さは３００μｍ程度に選定されている。なお、図示の例ではキャビティ２７の形状を矩形（長方形）としているが、必ずしもこれに限定されず、正方形や他の形状であってもよいことはもちろんである。
このキャビティ２７内に搭載されるチップ３０は、例えば、シリコンウエハに所要のデバイスプロセスを施して作り込まれた複数のデバイスを各デバイス単位にダイシングして得られたシリコンチップ（「ダイ」ともいう。）である。このチップ３０は、その電極パッド（端子）３１が形成されている側の面を上にしたフェイスアップの態様で、キャビティ２７内にその底面２７ｅとの間に接着剤３３を介在させて搭載されている。例えば、導電性ペースト（エポキシ系樹脂等の熱硬化性樹脂にＡｇやＣｕ等の金属微粒子を分散させてペースト状にしたもの）をキャビティ２７の底面に塗布し、この導電性ペースト（接着剤３３）上にチップ３０を載せ、接着剤３３を加熱し硬化させて、チップ３０をパッケージ２０（キャビティ２７内）に接着し固定する（ダイ・アタッチ）。
配線基板（パッケージ）２０上でキャビティ２７の周囲は、配線形成領域ＷＲ（図２）である。この配線形成領域ＷＲのうち、キャビティ２７の長辺方向に沿った周縁部（各側壁２７ａ，２７ｂ）の外側の領域（図２の例では左右方向の２箇所の領域）には、ミリ波帯等の高周波用の伝送線路（配線２２ａ，２２ｂ）が設けられている。本実施形態では、右側の配線形成領域には６０ＧＨｚ（ミリ波帯）用の配線２２ａが形成されており、これと対向する左側の配線形成領域には、ミリ波帯よりも波長の長い高周波（２０ＧＨｚや２ＧＨｚ等）用の配線２２ｂが形成されている。
一方、キャビティ２７の短辺方向に沿った周縁部（各側壁２７ｃ，２７ｄ）の外側の領域（図２の例では上下方向の２箇所の領域）には、チップ３０に対する入出力（Ｉ／Ｏ）信号伝送用の配線、電源用及びグランド用の各配線２２ｃ，２２ｄが形成されている。
配線形成領域ＷＲにおいて左右方向の２箇所の領域に高周波用の配線２２ａ，２２ｂを形成している理由は、当該配線のボンディング用パッドＰ１とチップ３０側の対応する電極パッド３１との距離（高周波伝送線路の一部をなすワイヤ３２の長さ）を短くできるからである。つまり、ワイヤ長を短くすることで、そのワイヤ部分で発生する寄生インダクタンスを小さくし、当該配線上を伝送されるミリ波帯等の高周波信号の品質劣化を抑制できるからである。
さらに本実施形態では、キャビティ２７内にチップ３０を搭載する際に、図示のようにキャビティ２７内の、ミリ波帯用の配線２２ａが形成されている側の側壁２７ａに、チップ３０の対応する側面が接触するように密着させている。これにより、ミリ波帯用の配線２２ａのパッドＰ１とチップ３０側の対応する電極パッド３１とを接続するワイヤ３２の長さを更に短くすることができ、ミリ波帯信号の品質劣化の更なる抑制を図ることができる。
この場合、キャビティ２７内でチップ３０を密着させた側と反対側に位置する高周波用の配線２２ｂについては、そのボンディング用パッドＰ１とチップ３０側の対応する電極パッド３１とを接続するワイヤ３２の長さは相対的に長くなる。しかしながら、そのワイヤ長は、他の配線２２ｃ，２２ｄの各パッドＰ１とチップ３０側の対応する各電極パッド３１とを接続するワイヤ長に比べると十分に短いため、寄生インダクタンスの低減及びそれに基づく高周波信号の品質劣化の抑制には十分である。
パッケージ２０の表面に形成されたミリ波帯用の配線２２ａには、その層間接続用パッドＰ２を介して、樹脂基板２１内に形成されたアンテナＡＮＴ（図１参照）が接続されている。本実施形態では、図示のように基板内部の配線層２５の一部分とこれに繋がるビア２６によりアンテナＡＮＴが構成されている。アンテナＡＮＴの形態が図示の例に限定されないことはもちろんである。
Ｉ／Ｏ信号伝送用、電源用、グランド用の各配線２２ｃ，２２ｄは、それぞれボンディング用パッドＰ１の部分のみを露出させて、ソルダレジスト層で被覆されている。このソルダレジスト層については、図２の例では図示を省略している。
一方、ミリ波帯等の高周波用の各配線２２ａ，２２ｂについては、所要の特性を確保するため、それぞれボンディング用パッドＰ１及び層間接続用パッドＰ２の部分と共に配線部分についても、当該ソルダレジスト層で被覆せずに、パッケージ２０の面上に露出させている（図１参照）。このため、この露出部分を外部から保護する（つまり、ミリ波等の高周波伝送特性に及ぼされる影響を除去する）ために、中空構造の凹状のキャップ（図示せず）で封止する必要がある。
このようなキャップは、耐熱性を有したエポキシ系樹脂等の熱硬化性樹脂（接着剤）によりパッケージ２０上に接着される。その場合の接着剤が有する耐熱性は、最終的にパッケージ２０の実装面側に外部接続端子（図示の例では、はんだボールＳＢ）を接合する際のリフロー温度（例えば、２４０〜２６０℃前後）に耐え得るものである。
パッケージ２０に設けられるキャビティ２７は、例えば、ビルドアップ法等により形成した多層配線樹脂基板（所要のパッケージ２０）に対し、ルータ加工等の切削加工により形成することができる。さらに、このキャビティ２７の底面２７ｅの一部に、本発明を特徴付ける溝２８（凹部）が形成されている。この溝２８は、キャビティ２７と同様に、ルータ加工等により形成することができる。
この溝２８は、図示のようにキャビティ２７の底面２７ｅのエッジ部分に設けられており、より具体的には、キャビティ２７の底面２７ｅとキャビティ２７内でチップ３０の側面が接触（密着）している側壁２７ａとが交差するエッジ部分に沿って直線状に形成されている。ただし、この溝２８は必ずしも連続している必要はなく、チップ３０の搭載時に溶融する接着剤３３（導電性ペースト等）の流出量に合わせて適宜断続的に形成されていてもよい。
この溝２８（凹部）は、キャビティ２７内でミリ波帯用の配線２２ａが形成されている側の側壁２７ａにチップ３０の対応する側面を接触させた状態で搭載したときに、溶融した接着剤３３の一部（搭載部分からはみ出した接着剤３３の余分な部分）を溜めておくための「接着剤溜め部分」として機能する。特に、接着剤３３を溝２８に積極的に溜めておくようにする（充填する）のが望ましい。この「接着剤溜め部分」としての機能により、溝２８は２つの役割を果たしている。
第１の役割は、溝２８に充填された接着剤３３（硬化された導電性ペースト等）を介して、後述するサーマルビア２９の一部（溝２８の直下の領域に形成されるサーマルビア）にチップ３０の裏面（フェイス面と反対側の面）を熱的に結合させることである。特に、図示のように接着剤３３が溝２８に充填された状態にあると、溝２８内に溜められてはいるが充填されていない状態（つまり、空気が介在している状態）に比べて、チップ３０から放出された熱の当該サーマルビア２９の一部への伝達効果（熱伝導性）を高めることができる。
第２の役割は、キャビティ２７内へのチップ３０の搭載時に溶融した接着剤３３（硬化する前の導電性ペースト等）が、チップ３０を密着させたキャビティ２７の側壁２７ａに沿って這い上がるのを防ぐことである。接着剤３３（導電性ペースト等）がキャビティ２７の上端まで這い上がった場合、その上端近傍に位置するミリ波帯用の配線２２ａ（パッドＰ１）に付着してショートするおそれがあるからである。また、接着剤３３が導電性ペーストではなく、アクリル系樹脂やエポキシ系樹脂等の熱硬化性の絶縁樹脂からなる場合であっても、かかる絶縁樹脂は相応の誘電率を有しているため、ミリ波帯用の配線２２ａに付着するとその高周波伝送特性に影響を及ぼすからである。
さらに、配線基板２０（樹脂基板２１）においてキャビティ２７の底面２７ｅ（溝２８を含む）の直下の領域には、基板の厚み方向に貫通する所要の数のサーマルビア２９（少なくとも内壁部分にＣｕめっき等が施された放熱用のビアホール）が一定の配設間隔で形成されている。これらサーマルビア２９のうち、一部のサーマルビア２９は溝２８の底面に露出し、残りのサーマルビア２９はキャビティ２７の底面２７ｅ（溝２８が形成されている領域を除く）に露出している。各サーマルビア２９は、それぞれキャビティ２７の底面２７ｅ及び溝２８の底面上を被覆する接着剤３３（硬化された導電性ペースト等）を介してチップ３０の裏面（フェイス面と反対側の面）に熱的に結合されている。
これによって、チップ３０の動作時に放出された熱は、接着剤３３を介して各サーマルビア２９に確実に伝達され、さらに、各サーマルビア２９に熱的に結合された外部接続端子（はんだボールＳＢ）を介してパッケージ外部に放熱される。この場合の各サーマルビア２９への熱伝達経路は２つあり、一方は、溝２８に充填された接着剤３３を介して当該サーマルビア２９の一部に伝達される経路（第１の放熱構造）であり、他方は、チップ３０の裏面とキャビティ２７の底面２７ｅ（溝２８が形成されている領域を除く）との間に介在する接着剤３３を介して他のサーマルビア２９に伝達される経路（第２の放熱構造）である。
特に、キャビティ２７内でチップ３０の側面とキャビティ２７の側壁２７ａとを密着させているので、何の手段も講じなければこのキャビティ２７のエッジ部分（側壁２７ａと底面２７ｅが交差するエッジ部分）近傍に熱が溜まりやすく、他の部分と比べて放熱性が悪くなる。本実施形態では、このエッジ部分近傍に溝２８（凹部）を設けているので、キャビティ２７のエッジ部分近傍に溜まった熱を、第１の放熱構造（溝２８に充填された接着剤３３及びこれに熱結合されたサーマルビア２９）を介してパッケージ２０の外部に有効に逃がすことができる（放熱性の向上）。
以上説明したように、第１の実施形態に係る半導体装置１０の構成によれば、パッケージ２０に設けたキャビティ２７内で、ミリ波帯用の配線２２ａが形成されている側の側壁２７ａにチップ３０の側面を密着させてチップ搭載を行うとともに、チップ３０を密着させた側のキャビティ底面２７ｅに溝２８（凹部）を設け、さらに、溝２８の底面とキャビティ２７の底面２７ｅ（溝２８が形成されている領域を除く）にそれぞれ露出するサーマルビア２９（上述した第１、第２の放熱構造）を形成している。
先ず、キャビティ２７内にチップ３０を搭載する際に、ミリ波帯用の配線２２ａが形成されている側の側壁２７ａにチップ３０を密着させているので、チップ３０の電極パッド３１と配線２２ａのパッドＰ１とを接続するボンディングワイヤ３２の長さを短く（最小限に）することができる。これにより、そのワイヤ部分で発生する寄生インダクタンスを最小限とし、その寄生インダクタンスの影響によるミリ波帯信号の品質劣化を抑制することができる。
また、チップ３０を、キャビティ２７内で側壁２７ａに接触させた状態で底面２７ｅとの間に接着剤３３（導電性ペースト等）を介在させて搭載したときに、溶融した接着剤３３の一部（搭載部分からはみ出した接着剤３３の余分な部分）は、溝２８内に溜められて充填される。これにより、チップ３０の裏面とキャビティ底面２７ｅの間に介在する接着剤３３及び溝２８に充填された接着剤３３を介してチップ３０の裏面をそれぞれ対応するサーマルビア２９に確実に熱結合させることができる。
特に、キャビティ２７内でチップ３０を密着させた側のキャビティ底面２７ｅの近傍部分には熱が溜まりやすいため、この部分に設けた溝２８（充填された接着剤３３）を放熱手段（第１の放熱構造）として積極的に利用しているので、放熱性の点で大いに有効である。
また、キャビティ２７内でチップ３０を側壁２７ａに密着させたことにより、チップ搭載時に溶融した接着剤３３の一部が側壁２７ａに沿って這い上がる可能性があるが、上述したように搭載部分からはみ出した接着剤３３の余分な部分は溝２８内に溜められているので、接着剤３３の「這い上がり」を防止することができる。これにより、接着剤３３がキャビティ２７の上端まで這い上がった場合に起こり得る不都合（ミリ波帯用の配線２２ａに付着してショートしたり、あるいは特性上の影響を及ぼすこと）を解消することができる。
上述した第１の実施形態の構成（図１）では、キャビティ２７内でチップ３０の側面が密着している側壁２７ａとキャビティ２７の底面２７ｅとが交差するエッジ部分に沿ってキャビティ２７の直下の領域にのみ凹部（溝２８）を形成した場合を例にとって説明したが、当該凹部の形状や配置形態がこれに限定されないことはもちろんである。要は、キャビティ２７内へのチップ３０の搭載時にその搭載部分から流出する接着剤３３（導電性ペースト等）を溜めておくことで、その溜めた部分（接着剤３３）を介してチップ３０がパッケージ外部と熱的に結合されるような形状（第１の放熱構造）に形成されていれば十分である。図３はその場合の変形例を示したものである。
図３は、図１に示す実施形態の変形例に係る半導体装置の要部（チップ３０が搭載されているキャビティ２７及びその周辺部分）の構成を断面図の形態で示したものであり、本来の放熱経路であるサーマルビア２９とは異なる放熱経路を新たに設けた場合の実施形態を示している。
図３（ａ）は一変形例に係る半導体装置１０ａの構成（要部）を示している。この半導体装置１０ａの構成では、キャビティ２７内でチップ３０の側面を密着させた側壁２７ａに、溝２８と一体的に繋がる凹部２８ａを形成し、この凹部２８ａに接着剤３３（導電性ペースト等）を溜めて放熱手段（第１の放熱構造）として利用することにより、放熱経路（面積）を増やしている。つまり、凹部２８ａは、溝２８と同様に「接着剤溜め部分」として機能する。
凹部２８ａは、ルータ加工等により、溝２８と一体的に形成することができる。その形成の際、凹部２８ａの上端が基板２１の上端面よりも下側に止まるようにするのが望ましい。このように凹部２８ａの上端を基板２１内に止めておくことにより、キャビティ２７内へのチップ３０の搭載時に溶融した接着剤３３が側壁２７ａに沿ってキャビティ２７の上端まで這い上がる（この場合、ミリ波帯用の配線２２ａ（パッドＰ１）に付着するおそれがある）のを確実に防止できるからである。
この半導体装置１０ａの構成によれば、チップ３０の動作時に放出された熱は、図中矢印で示すように、本来の放熱経路（チップ３０の裏面とキャビティ２７の底面２７ｅ及び溝２８の底面との間に介在する接着剤３３を介してサーマルビア２９に伝達され、最終的にパッケージ外部に放熱される経路）とは別に、チップ３０の側面上の凹部２８ａに溜められた接着剤３３を介して基板２１中にも放熱させることができる。これにより、第１の実施形態に係る半導体装置１０と比べて、放熱効果を更に高めることができる。
特に、キャビティ２７内でチップ３０とキャビティ２７の側壁２７ａとを密着させているため、このキャビティ２７のエッジ部分近傍に熱が溜まりやすく、キャビティ２７内の他の部分と比べて放熱性は低下する。本実施形態では、当該エッジ部分近傍に設けた追加の凹部２８ａを放熱手段（第１の放熱構造）として利用しているので、放熱性の点で大いに有効である。
図３（ｂ）は他の変形例に係る半導体装置１０ｂの構成（要部）を示している。この半導体装置１０ｂの構成では、図３（ａ）の半導体装置１０ａと同様に、キャビティ２７内でチップ３０の側面を密着させた側壁２７ａに、溝２８と一体的に繋がるテーパ状の凹部２８ｂを形成し、このテーパ状の凹部２８ｂに溜めた接着剤３３（導電性ペースト等）を放熱手段（第１の放熱構造）として利用している。
テーパ状の凹部２８ｂは、図示のようにキャビティ２７の下側から上側に向かって凹部２８ｂの深さが徐々に浅くなるように形成されている。この凹部２８ｂについても、上記の凹部２８ａと同様に、ルータ加工等により形成することができ、その際、凹部２８ｂの上端が基板２１の上端面よりも下側に止まるようにするのが望ましい。
この半導体装置１０ｂの構成によれば、図３（ａ）の半導体装置１０ａと同様に、チップ３０の動作時に放出された熱は、本来の放熱経路（サーマルビア２９を介してパッケージ外部に放熱される経路）とは別に、チップ３０の側面上の凹部２８ｂに溜められた接着剤３３を介して基板２１中にも放熱させることができ、放熱性の更なる向上に寄与することができる。
（第２の実施形態…図４参照）
図４は本発明の第２の実施形態に係る半導体装置の構成を断面図の形態で示したものである。
この第２の実施形態に係る半導体装置４０（図４）は、上述した第１の実施形態に係る半導体装置１０（図１）の構成と比べて、キャビティ２７の底面２７ｅに溝２８（図１）を設けていない点、配線基板（パッケージ）５０に設けたキャビティ２７の直下の領域に形成されるサーマルビア２９を、第１の実施形態のように一定の配設間隔で形成するのではなく、キャビティ２７内でチップ３０を密着させた側（ミリ波帯用の配線２２ａが形成されている領域に近い側）のキャビティ底面２７ｅの近傍部分に「密に」形成した点で相違している。つまり、この部分に形成するサーマルビア２９の単位面積あたりの数を、他の部分に形成するサーマルビア２９の単位面積あたりの数よりも多くしている。ここに、キャビティ２７の底面２７ｅに「密に」形成されているサーマルビア２９は「第１の放熱構造」を構成し、それ以外の部分に形成されるサーマルビア２９は「第２の放熱構造」を構成する。他の構成については、第１の実施形態の場合と同じであるのでその説明は省略する。
上述した第１の実施形態では、キャビティ２７内でチップ３０を密着させた側のキャビティ底面２７ｅに設けた溝２８（に充填された接着剤３３）と、この溝２８の底面から基板外部に繋がるサーマルビア２９とにより第１の放熱構造を構成しているが、この第２の実施形態に係る半導体装置４０の構成では、キャビティ２７内でチップ３０を密着させた側のキャビティ底面２７ｅにサーマルビア２９を「密に」形成することにより、所要の第１の放熱構造を構成している。
従って、この第２の実施形態に係る半導体装置４０の構成においても、上述した第１の実施形態の場合と同様に、キャビティ２７内で熱が溜まりやすい部分（チップ３０を密着させた側のキャビティ底面２７ｅの近傍部分）に設けられた第１の放熱構造（密に配置されたサーマルビア２９）により、放熱性を有効に高めることができる。
この第２の実施形態の構成（図４）では、キャビティ２７内でチップ３０を密着させた側（ミリ波帯用の配線２２ａが形成されている領域に近い側）のキャビティ底面２７ｅに直接熱結合される形でサーマルビア２９を「密に」形成しているが（第１の放熱構造）、形成されるべきサーマルビア２９（第１の放熱構造）は、必ずしもキャビティ２７の底面２７ｅに直接熱結合されている必要はない。例えば、第１の実施形態（図１）のような凹部（溝２８）を介在させてもよい。
すなわち、キャビティ２７内でチップ３０を密着させた側（ミリ波帯用の配線２２ａが形成されている領域に近い側）のキャビティ底面２７ｅに溝２８を形成し、この溝２８の底面にサーマルビア２９を「密に」形成してもよい。この場合、溝２８に充填された接着剤３３と、この溝２８の底面から基板外部に繋がる「密に」配置されたサーマルビア２９とにより、第１の放熱構造が構成される。この構成によれば、上述した第１の実施形態の場合と比べて、溝２８の底面に熱結合された放熱経路としてのサーマルビア２９の数が相対的に多いので、放熱性の更なる向上を図ることができる。
また、この第２の実施形態の構成（図４）は、上述した第１の実施形態の変形例に係る半導体装置１０ａ，１０ｂの構成にも同様に適用することができる。この場合、凹部２８ａ，２８ｂが一体的に形成された溝２８において、当該溝の底面が広がることでサーマルビア２９（第１の放熱構造の一部）を「密に」形成することができ、放熱性を更に高めることができる。
上述した各実施形態では、サーマルビア２９はキャビティ２７内で半導体素子（チップ３０）の直下の領域にのみ形成されている場合を例にとって説明したが、サーマルビア２９の形成領域がこれに限定されないことはもちろんである。チップ３０の直下の領域に限らず、例えば、キャビティ２７内でチップ３０の搭載領域から露出されるように形成されている溝２８の全面に亘って形成するようにしてもよい。この場合、キャビティ２７内で熱的に結合されていないチップ３０の直下以外の領域におけるサーマルビアに対しても、このサーマルビア上に形成された接着剤（溝２８に充填された接着剤３３）を介して放熱を行うことができ、放熱性の更なる向上に寄与する。
また、上述した各実施形態では、キャビティ２７内にチップ３０を搭載する際に所定の１辺の側壁（ミリ波帯用の配線２２ａが形成されている側の側壁２７ａ）にのみチップ３０を密着させる場合を例にとって説明したが、本発明の要旨からも明らかなように、必ずしもその１辺にのみ密着させる必要はない。例えば、キャビティ２７内の最大２辺（隣り合っている２辺）の側壁にチップ３０の対応する２辺を接触（密着）させるようにしてもよい。この場合、形成される溝２８や凹部２８ａ，２８ｂ、サーマルビア２９の配置形態については、上述した第１、第２の実施形態と同様の構成を適用することができる。この実施形態（キャビティ２７内の最大２辺の側壁にチップ３０を密着させる構成）では、信号用配線２２ｃ，２２ｄや第２の高周波用配線２２ｂが、チップ３０とキャビティ側壁とが接する辺と隣り合う辺にも形成されている場合に、上記と同様の効果が得られる、
また、上述した各実施形態では、配線基板（パッケージ）の形態として樹脂基板を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、樹脂基板に限定されないことはもちろんであり、例えば、セラミック基板を使用した場合にも同様に適用することが可能である。
１０，１０ａ，１０ｂ，４０…半導体装置、
２０，５０…配線基板（パッケージ）、
２２ａ，２２ｂ，２２ｃ，２２ｄ，２３…配線（層）、
２４…ソルダレジスト層（保護膜）、
２７（２７ａ〜２７ｄ，２７ｅ）…キャビティ（キャビティの側壁、底面）、
２８…溝（接着剤溜め部分／凹部）、
２８ａ，２８ｂ…凹部（接着剤溜め部分）、
２９…サーマルビア（放熱用ビアホール）、
３０…半導体素子（チップ）、
３１…電極パッド（端子）、
３２…ボンディングワイヤ、
３３…チップ搭載用の接着剤（接着材料）、
ＡＮＴ…アンテナ、
Ｐ１，Ｐ２，Ｐ３…パッド（ボンディング用、層間接続用、外部接続用）、
ＳＢ…はんだボール（外部接続端子）、
ＷＲ…配線形成領域。

Claims (8)

  1. 第１の表面及び該第１の表面に対向する第２の表面と、
    前記第１の表面に形成されたキャビティと、
    前記キャビティの周囲の基板上に第１のパッドが配置された高周波用の配線と、
    前記キャビティの周囲の基板上に第２のパッドが配置された高周波用以外の用途の配線と、
    前記第１の表面及び第２の表面にそれぞれ形成され、前記第１のパッド及び高周波用の配線を露出させると共に、前記高周波用以外の用途の配線のうち前記第２のパッドのみを露出させるソルダレジスト層と
    を含む配線基板と、
    前記キャビティの底面に接着材料を介在させて搭載され、前記配線基板の第１のパッド及び第２のパッドにワイヤを介して接続された電極端子を備えた半導体素子であって、前記高周波用の配線の第１のパッドが配置された領域に近い側の前記キャビティの側壁に密着して搭載された前記半導体素子と、
    前記半導体素子を密着させた側の前記キャビティの底面の領域に設けられ、前記接着材料が充填された凹部と、
    前記凹部の底面から前記配線基板の第２の表面側の基板外部に繋がって形成されたサーマルビアからなる第１の放熱構造と、
    前記凹部以外の前記キャビティの底面から前記配線基板の第２の表面側の基板外部に繋がって形成されたサーマルビアからなる第２の放熱構造とを有することを特徴とする半導体装置。
  2. 第１の表面及び該第１の表面に対向する第２の表面と、
    前記第１の表面に形成されたキャビティと、
    前記キャビティの周囲の基板上に第１のパッドが配置された高周波用の配線と、
    前記キャビティの周囲の基板上に第２のパッドが配置された高周波用以外の用途の配線と、
    前記第１の表面及び第２の表面にそれぞれ形成され、前記第１のパッド及び高周波用の配線を露出させると共に、前記高周波用以外の用途の配線のうち前記第２のパッドのみを露出させるソルダレジスト層と
    を含む配線基板と、
    前記キャビティの底面に接着材料を介在させて搭載され、前記配線基板の第１のパッド及び第２のパッドにワイヤを介して接続された電極端子を備えた半導体素子であって、前記高周波用の配線の第１のパッドが配置された領域に近い側の前記キャビティの側壁に密着して搭載された前記半導体素子と、
    前記半導体素子を密着させた側の前記キャビティの底面の領域から前記配線基板の第２の表面側の基板外部に繋がって形成されたサーマルビアからなる第１の放熱構造と、
    前記第１の放熱構造が形成される部分以外の領域において、前記キャビティの底面から前記配線基板の第２の表面側の基板外部に繋がって形成されたサーマルビアからなる第２の放熱構造とを有し、
    前記第１の放熱構造は、前記第２の放熱構造に比べて、前記半導体素子を密着させた側に密に形成されていることを特徴とする半導体装置。
  3. 前記凹部は、前記半導体素子を密着させた側のキャビティの底面の直下の領域のみに形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体素子を密着させた前記キャビティの側壁に、前記凹部と一体的に繋がる別の凹部が設けられていることを特徴とする請求項１又は３に記載の半導体装置。
  5. 前記第１の放熱構造は、前記第２の放熱構造に比べて密に形成された前記サーマルビアを有していることを特徴とする請求項１又は３に記載の半導体装置。
  6. 前記高周波用の配線は、ミリ波帯用の配線であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記高周波用の配線の長さは、前記高周波用以外の用途の配線の長さより短いことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記配線基板は、前記高周波用の配線に電気的に接続されたアンテナを有していることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
JP2009294434A 2009-12-25 2009-12-25 半導体装置 Active JP5442424B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009294434A JP5442424B2 (ja) 2009-12-25 2009-12-25 半導体装置
US12/972,894 US8373997B2 (en) 2009-12-25 2010-12-20 Semiconductor device
US13/676,569 US8729680B2 (en) 2009-12-25 2012-11-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009294434A JP5442424B2 (ja) 2009-12-25 2009-12-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2011134956A JP2011134956A (ja) 2011-07-07
JP2011134956A5 JP2011134956A5 (ja) 2012-11-15
JP5442424B2 true JP5442424B2 (ja) 2014-03-12

Family

ID=44186434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009294434A Active JP5442424B2 (ja) 2009-12-25 2009-12-25 半導体装置

Country Status (2)

Country Link
US (2) US8373997B2 (ja)
JP (1) JP5442424B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5750937B2 (ja) * 2011-02-25 2015-07-22 富士通株式会社 半導体装置及びその製造方法
WO2013016335A2 (en) * 2011-07-25 2013-01-31 Interplex Industries, Inc. Lead frameless hermetic circuit package
JP6081697B2 (ja) 2011-12-07 2017-02-15 浜松ホトニクス株式会社 センサユニット及び固体撮像装置
JP6227223B2 (ja) * 2012-03-30 2017-11-08 富士通テン株式会社 半導体装置、及び半導体装置の製造方法
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US8846452B2 (en) * 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
JP5942951B2 (ja) * 2012-09-25 2016-06-29 株式会社デンソー 電子装置
US8907482B2 (en) * 2012-11-08 2014-12-09 Honeywell International Inc. Integrated circuit package including wire bond and electrically conductive adhesive electrical connections
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
CN105321898A (zh) * 2014-06-03 2016-02-10 住友电木株式会社 金属基座安装基板以及金属基座安装基板安装部件
US9536803B2 (en) * 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10448805B2 (en) * 2015-09-28 2019-10-22 Bio-Medical Engineering (HK) Limited Endoscopic systems, devices and methods
CN108293293B (zh) * 2015-11-30 2020-07-14 日本精工株式会社 控制单元及电动助力转向装置
KR102595896B1 (ko) * 2016-08-08 2023-10-30 삼성전자 주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
FR3073980A1 (fr) * 2017-11-23 2019-05-24 Stmicroelectronics (Grenoble 2) Sas Capot d'encapsulation pour boitier electronique et procede de fabrication
JP7122650B2 (ja) * 2018-01-22 2022-08-22 パナソニックＩｐマネジメント株式会社 半導体装置
DE102018102144A1 (de) * 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
JP7005111B2 (ja) * 2018-02-09 2022-01-21 矢崎総業株式会社 電子部品実装品
CN216389364U (zh) * 2018-03-23 2022-04-26 株式会社村田制作所 高频模块和通信装置
DE212019000228U1 (de) * 2018-03-23 2020-10-30 Murata Manufacturing Co., Ltd. Hochfrequenzmodul und Kommunikationsgerät
JP2020126921A (ja) * 2019-02-04 2020-08-20 株式会社村田製作所 高周波モジュールおよび通信装置
GB2598674B (en) * 2019-07-11 2023-07-05 Mitsubishi Electric Corp Array antenna Apparatus
JP2021106341A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波モジュールおよび通信装置
US20220254699A1 (en) * 2021-02-05 2022-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device, semiconductor package, and method of manufacturing the same
JP2022162487A (ja) * 2021-04-12 2022-10-24 イビデン株式会社 配線基板及び配線基板の製造方法
EP4095898A1 (en) * 2021-05-25 2022-11-30 Mitsubishi Electric R&D Centre Europe B.V. Thermally improved pcb for semiconductor power die connected by via technique and assembly using such pcb

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
JPH09283544A (ja) * 1996-04-10 1997-10-31 Toshiba Corp 半導体装置
JP2002198660A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 回路基板及びその製造方法
TW594888B (en) * 2001-09-05 2004-06-21 Hitachi Ltd Semiconductor device and manufacturing method thereof and wireless communication device
JP3931696B2 (ja) * 2002-03-14 2007-06-20 株式会社デンソー 電子装置
JP2003347460A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 電子装置
JP2004071772A (ja) * 2002-08-05 2004-03-04 Matsushita Electric Ind Co Ltd 高周波パッケージ
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP2004319550A (ja) * 2003-04-11 2004-11-11 Hitachi Ltd 半導体装置
JP2005353938A (ja) * 2004-06-14 2005-12-22 Renesas Technology Corp 半導体装置
WO2006048932A1 (ja) * 2004-11-04 2006-05-11 Renesas Technology Corp. 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
US20110156228A1 (en) 2011-06-30
US8373997B2 (en) 2013-02-12
JP2011134956A (ja) 2011-07-07
US20130163206A1 (en) 2013-06-27
US8729680B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
JP5442424B2 (ja) 半導体装置
JP5231382B2 (ja) 半導体装置
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
US7960827B1 (en) Thermal via heat spreader package and method
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
TWI515844B (zh) 具一高功率晶片和一低功率晶片的低互連寄生現象的系統
US8623753B1 (en) Stackable protruding via package and method
JP4910439B2 (ja) 半導体装置
US20050212078A1 (en) Integrated circuit module package and assembly method thereof
TW200307332A (en) Low voltage drop and high thermal performance ball grid array package
TWI785515B (zh) 半導體封裝體及包含半導體封裝體之裝置
KR20130089473A (ko) 반도체 패키지
KR101301782B1 (ko) 반도체 패키지 및 그 제조 방법
US11239175B2 (en) Semiconductor package
JPH09326450A (ja) 半導体装置およびその製造方法
JP2004214460A (ja) 半導体装置
JP2004071597A (ja) 半導体モジュール
JP2016219535A (ja) 電子回路装置
JP6982219B1 (ja) 無線通信モジュール
JPH11163217A (ja) 半導体装置
JP2004153179A (ja) 半導体装置および電子装置
US9018759B2 (en) Semiconductor package substrate and semiconductor package including the same
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
JP2006114696A (ja) 半導体装置
KR20150140977A (ko) 반도체 패키지 장치 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5442424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150