JP5231382B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5231382B2
JP5231382B2 JP2009269789A JP2009269789A JP5231382B2 JP 5231382 B2 JP5231382 B2 JP 5231382B2 JP 2009269789 A JP2009269789 A JP 2009269789A JP 2009269789 A JP2009269789 A JP 2009269789A JP 5231382 B2 JP5231382 B2 JP 5231382B2
Authority
JP
Japan
Prior art keywords
wiring
cap
package
cavity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009269789A
Other languages
English (en)
Other versions
JP2011114192A (ja
JP2011114192A5 (ja
Inventor
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009269789A priority Critical patent/JP5231382B2/ja
Priority to US12/953,808 priority patent/US8592959B2/en
Publication of JP2011114192A publication Critical patent/JP2011114192A/ja
Publication of JP2011114192A5 publication Critical patent/JP2011114192A5/ja
Application granted granted Critical
Publication of JP5231382B2 publication Critical patent/JP5231382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、配線基板に半導体素子を搭載した半導体装置に関し、より詳細には、ミリ波帯等の高周波回路を備えた半導体素子（チップ）を搭載するとともにアンテナを内蔵した配線基板に対し、当該チップに電気的に接続された導体部分（ボンディングワイヤ、配線等）と当該チップとを、配線基板との間に樹脂等の接着材料を介在させて凹状のキャップで封止する構造を有した半導体装置に関する。
かかる半導体装置において配線基板は、半導体チップを搭載するという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
ミリ波帯（波長：１ｍｍ〜１０ｍｍ、周波数：３００ＧＨｚ〜３０ＧＨｚ）の回路を備えたＩＣ向けのミリ波アンテナを内蔵したパッケージの場合、所要の特性（高周波伝送特性、アンテナの指向性等）を確保するために、パッケージの設計に際して構造上考慮すべき幾つかの点がある。この点について、図５（ａ）に示す従来のキャップ封止構造の半導体装置を例にとって説明する。
先ず、ＩＣ（チップ１）のパッケージ（配線基板４）上への実装は、ワイヤ３を用いたボンディングにより行う。その際、チップ１の電極パッド２と基板４上のパッド（パターニングされた配線層５の一部に画定される部分）とを繋ぐワイヤ３の長さ（ワイヤ長）が長くなると、寄生インダクタンスが増大して高速伝送が損なわれるため、そのワイヤ長は極力短くなるようにチップ１を配置する必要がある。このため、パッケージ４に凹部（キャビティＣＶ）を形成し、このキャビティＣＶ内にチップ１を搭載している。
その際、チップ１は、キャビティＣＶの底面に塗布された接着剤６を介してチップ１の裏面（電極パッド２が形成されている側と反対側の面）が接着されるよう搭載される。また、ワイヤ長を極力短くするために、キャビティＣＶの深さは、チップ１の厚さとほぼ同じ程度となるように形成される。
次に、このパッケージ４を封止するキャップの構造としては、凹状に成形された中空構造のキャップ７が用いられる。つまり、チップ１及びその周囲の領域（チップ１にワイヤ３を介して接続された導体部分（配線層５）が配設されている領域）を、一般的なモールド用樹脂ではなく、中空構造の凹状のキャップ７で封止することで、ミリ波等の高周波伝送特性に及ぼされる影響を除去している。
さらに、キャップ７とパッケージ４は、耐熱性を有したエポキシ系樹脂等の熱硬化性樹脂（接着剤８）により接着される。この接着剤８が有する耐熱性は、最終的にパッケージ４の実装面側に外部接続端子（例えば、はんだボール）を接合する際のリフロー温度（例えば、２４０〜２６０℃前後）に耐え得るものである。
かかる従来技術に関連する技術の一例は、下記の特許文献１に記載されている。この文献には、基材（基板）に設けた凹部（キャビティ）に電子部品（半導体素子）を搭載した構造が開示されている（第３図及びその関連箇所）。さらにこの構造において、基板上に形成された導体回路（配線）と半導体素子の電極パッドとがワイヤでボンディングされ、このワイヤを含めて配線の一部分と共に半導体素子が、基板との間に接着剤を介した凹状の金属製キャップで封止されている。
特公平７−４６７０９号公報
上述したように半導体素子とともにミリ波帯等の伝送線路を備えたパッケージの場合、所要の特性を確保する必要性から、ソルダレジストはもちろんのこと、誘電率をもった他の材料がパッケージ上（キャップで封止される側の面）の配線部分に存在しないことが要求される。しかしながら、この要求を満たすには、以下の課題があった。
すなわち、このパッケージに対し、エポキシ系樹脂等の接着剤を介在させて凹状のキャップで封止する際に、その接着樹脂が配線部分等の不所望の部分に付着しないようにするために、その樹脂量を厳密に制御することでパッケージ上のキャップ接着部分からの樹脂のはみ出しを抑制する必要がある。しかしながら、このような樹脂量の制御は難しいのが現状である。
このため、図５（ａ）に示したように接着剤８を介してキャップ７をパッケージ４に接着したときに、パッケージ４上のキャップ７の接着部分から接着剤８の一部がはみ出し、そのはみ出した接着剤８の一部が図５（ｂ）に例示するようにキャップ７の内側に流れ出し、パッケージ４上の配線部分５に付着する場合が起こり得る。パッケージ４上の配線部分５に接着剤８が付着すると、特に配線部分５にパッケージ４内のミリ波アンテナ（図示せず）が接続されている場合、付着した接着剤８が有する誘電率や誘電正接（これは周波数と温度に大きく依存する）により、高周波伝送特性に影響が及ぼされる。
また、キャップ７の接着部分からはみ出した接着剤８の一部は、図５（ｂ）に例示するようにキャップ７の外側にも流れ出し、パッケージ端面（パッケージ４の側面）に付着する場合が起こり得る。この場合、パッケージ４に内蔵されたアンテナから放射される電波はパッケージ端面（図５（ｂ）の例ではパッケージ４の右側側面）から放射されるため、このパッケージ端面上に誘電率をもった樹脂（接着剤８）が付着すると、アンテナの指向性等に影響が及ぼされる。
このように従来のパッケージ構造では、パッケージをキャップで封止する際に使用する接着材料についてその塗布量や流動性等の条件出しが必要となるため、キャップ接着部分からの接着剤のはみ出しを抑制するための制御が極めて難しいといった課題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、半導体素子とともにミリ波帯等の伝送線路を備えたパッケージに対し、キャップで封止する際に使用する接着材料の配線部分等への流れ出しを抑制し、ひいてはパッケージの特性確保を図ることができる半導体装置を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一観点によれば、基板と、前記基板の第１面に形成されたキャビティと、前記キャビティの周囲の前記基板の上に配置され、第１パッドを備えた高周波用の配線と、前記キャビティの周囲の前記基板の上に配置され、第２パッドを備えた他の配線と、前記基板の両面にそれぞれ形成され、前記第１面において、前記第１パッドを備えた高周波用の配線の全体を露出させると共に、前記第２パッドを露出させた状態で前記他の配線を被覆する保護絶縁層とを備えた配線基板と、前記配線基板のキャビティ内に搭載された半導体素子と、前記配線基板の上に接着剤で接着され、前記半導体素子と前記高周波用の配線及び他の配線とを内部に収容する凹状のキャップと、前記高周波用の配線及び他の配線が配置された領域と前記キャップの側壁部との間の領域に配置され、前記保護絶縁層の一部から形成されたダム状部材と、前記キャップの側壁部の下面において内側部分が外側部分より下側になるように前記キャビティの側壁部の外側下部に形成された凹部とを有することを特徴とする半導体装置が提供される。
本発明の一形態に係る半導体装置の構成によれば、配線基板（パッケージ）上でキャップが接着される部分とパッケージ上に形成された配線部分との間にダム状部材が設けられているので、接着材料を介してキャップをパッケージに接着したときに、パッケージ上のキャップの接着部分からはみ出した接着材料の一部がキャップの内側に流入するのを防止することができる。これにより、キャップの接着部分からはみ出した接着材料の一部がパッケージ上の配線部分（特にミリ波帯等の高周波用の配線）に付着することはなく、従来技術に見られたような、高周波伝送特性に及ぼされる影響を除去することができる。
また、パッケージ上に接着されるキャップの側壁部の底面に繋がる外側の部分に凹部が形成されているので、キャップの接着時にキャップの接着部分からはみ出した接着材料の一部が外側に流出したときに、その流出した接着材料を凹部に止めておくことができる。これにより、キャップの接着部分からはみ出して外側に流出した接着材料の一部がパッケージ端面へ流れ出すのを防ぐことができ、パッケージ端面に接着材料が付着することはないので、従来技術に見られたような、アンテナの指向性に及ぼされる影響を除去することができる。
このように本発明の構成によれば、パッケージ側に設けたダム状部材とキャップ側に設けた凹部の存在により、パッケージをキャップで封止する際に使用する接着材料の配線部分等への流れ出しを簡単に抑制することができる。これは、当該パッケージの特性確保に寄与するものである。
本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。 図１の半導体装置におけるパッケージの部分をＡ−Ａ線に沿って見たときの概略平面図である。 本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。 図３の半導体装置におけるパッケージの部分をＡ−Ａ線に沿って見たときの概略平面図である。 従来技術に係るキャップ封止構造の半導体装置の問題点を説明するための図である。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
（第１の実施形態…図１、図２参照）
図１は本発明の第１の実施形態に係る半導体装置の構成を断面図の形態で示したものである。また、図２はこの半導体装置におけるパッケージの部分を図１のＡ−Ａ線に沿って平面的に見たときの概略構成を示している。
本実施形態に係る半導体装置１０は、例えば、画像伝送などのデータ容量の大きい通信を行うのに適応されたＰＤＡ等の携帯端末機器に組み込まれて使用される。この半導体装置１０は、配線基板（パッケージ）２０と、この配線基板２０の一方の面側に実装された半導体素子（チップ）３０と、このチップ３０及びこれに繋がる導体部分（ボンディングワイヤ３２、配線２２ａ等）を封止するように設けられた凹状のキャップ４０とを備えている。
配線基板（パッケージ）２０は、基板本体を構成する樹脂基板２１を有している。この樹脂基板２１の形態としては、少なくとも両面に最外層の配線層２２（ａ，ｂ，ｃ，ｄ）及び２３が形成された基板であって、各配線層２２，２３が基板内部を通して電気的に接続されている形態のものであれば十分である。
樹脂基板２１の内部には、図示のように配線層２６が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板２１の内部に配線層が形成されている形態の場合、基板内部で樹脂層（絶縁層）を介在させて形成された各配線層（図１の例では、図示の簡略化のため１層の配線層２６のみを示している）及び各配線層間を相互に接続するビアホール（に充填された導体：ビア２７）を介して最外層の各配線層２２，２３が電気的に接続されている。この形態の基板は、例えば、ビルドアップ法を用いて形成することができる。一方、樹脂基板の内部に配線層が形成されていない形態の場合には、この樹脂基板の所要の箇所に適宜形成されたスルーホール（に充填された導体）を介して最外層の各配線層が相互に接続されている。
配線層２２，２３，２６及びビア２７の材料としては、代表的に銅（Ｃｕ）が用いられる。また、樹脂層（絶縁層）の材料としては、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等が好適に用いられる。
さらに、パッケージ２０の両面には、それぞれ最外層の配線層２２，２３の所要の箇所に画定されたパッドＰ１，Ｐ２，Ｐ３の部分を露出させて表面を覆うように保護膜としてのソルダレジスト層２４，２５（最外層の絶縁層）が形成されている。ただし、後述するようにキャップ４０で封止される側の配線層２２（ａ，ｂ，ｃ，ｄ）のうち、配線層２２ａ，２２ｂについては、パッドＰ１，Ｐ２と共に配線部分についても露出しており、配線層２２ｃ，２２ｄについては、パッドＰ１のみが露出している。
一方、これと反対側のソルダレジスト層２５から露出するパッドＰ３には、本装置１０をマザーボード等に実装する際に使用される外部接続端子（図示の例では、はんだボール２８）が接合されるので、そのコンタクト性を良くするために適当な表面処理を施している。典型的には、パッドＰ３（Ｃｕ）上にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施している。この場合、Ｎｉめっき層はバリヤメタル膜として機能する。
なお、図１の例ではパッドＰ３にはんだボール２８（外部接続端子）を設けているが、これは必ずしも設ける必要はない。要は、必要なときに外部接続端子（はんだボールや金属ピン等）を接合できるように当該パッドＰ３が露出していれば十分である。
さらに、パッケージ２０上でキャップ４０が接着される部分と、配線層２２（ａ，ｂ，ｃ，ｄ）が形成されている領域との間に、ソルダレジスト層２４の一部から形成されるダム状部材（便宜上、同じ参照番号２４で表す）が方形のリング状に設けられている（図２参照）。このダム状部材（ソルダレジスト層）２４は、後述するようにキャップ４０の封止時に使用する接着剤４５の、パッケージ２０上の配線部分への流れ出しを防止するためのものである。
配線基板（パッケージ）２０は、図２に示すように平面視したときの形状が正方形であり、その大きさは１５ｍｍ×１５ｍｍ程度、厚さは１ｍｍ程度に選定されている。このパッケージ２０には、一方の面のほぼ中央部に、半導体素子（チップ）３０を搭載すると共に基板内に収容するためのキャビティＣＶが形成されている。このキャビティＣＶは、図２に示すように矩形（長方形）の形状に形成され、その４箇所の隅部は丸められている。キャビティＣＶの大きさは、長辺方向の長さが６ｍｍ程度、短辺方向の長さが４ｍｍ程度に選定され、その深さは３００μｍ程度に選定されている。
このキャビティＣＶ内に搭載されるチップ３０は、例えば、シリコンウエハに所要のデバイスプロセスを施して作り込まれた複数のデバイスを各デバイス単位にダイシングして得られたシリコンチップ（「ダイ」ともいう。）である。このチップ３０は、その電極パッド（端子）３１が形成されている側の面を上にしたフェイスアップの態様で、キャビティＣＶ内に搭載されている。例えば、導電性ペースト（エポキシ系樹脂等の熱硬化性樹脂にＡｇやＣｕ等の金属微粒子を分散させてペースト状にしたもの）をキャビティＣＶの底面に塗布し、この導電性ペースト（接着剤３３）上にチップ３０を載せ、導電性ペーストを加熱し硬化させて、チップ３０をパッケージ２０（キャビティＣＶ内）に固定する（ダイ・アタッチ）。
配線基板（パッケージ）２０上でキャビティＣＶの周囲の領域（リング状のソルダレジスト層２４によって囲まれた領域）は、配線形成領域ＷＲ（図２）である。この配線形成領域ＷＲのうち、キャビティＣＶの長辺方向に沿った周縁部とリング状のソルダレジスト層２４の間の領域（図２の例では左右方向の２箇所の領域）には、ミリ波帯等の高周波用の伝送線路（配線２２ａ，２２ｂ）が設けられている。本実施形態では、右側の配線形成領域には６０ＧＨｚ（ミリ波帯）用の配線２２ａが形成されており、これと対向する左側の配線形成領域には、ミリ波帯よりも波長の長い高周波（２０ＧＨｚや２ＧＨｚ等）用の配線２２ｂが形成されている。
一方、キャビティＣＶの短辺方向に沿った周縁部とリング状のソルダレジスト層２４の間の領域（図示の例では上下方向の２箇所の領域）には、チップ３０に対する入出力（Ｉ／Ｏ）信号の伝送用の配線、電源用及びグランド用の各配線２２ｃ，２２ｄが形成されている。
配線形成領域ＷＲにおいて左右方向の２箇所の領域に高周波用の配線２２ａ，２２ｂを形成している理由は、当該配線のボンディング用パッドＰ１とチップ３０側の対応する電極パッド３１との距離（高周波伝送線路の一部をなすワイヤ３２の長さ）を短くできるからである。つまり、ワイヤ長を短くすることで、そのワイヤ部分で発生する寄生インダクタンスを小さくし、当該配線上を伝送されるミリ波帯等の高周波信号の品質劣化を抑制できるからである。ちなみに、キャビティＣＶの長辺方向に沿った周縁部と各配線２２ａ，２２ｂのボンディング用パッドＰ１との間隔は、少なくとも５０μｍ程度に選定されている。
また、パッケージ２０の表面に形成されたミリ波帯用の配線２２ａには、その層間接続用パッドＰ２を介して、樹脂基板２１内に形成されたアンテナＡＮＴ（図１参照）が接続されている。本実施形態では、図示のように基板内部の配線層２６の一部分とこれに繋がるビア２７によりアンテナＡＮＴが構成されている。アンテナＡＮＴの形態が図示の例に限定されないことはもちろんである。
Ｉ／Ｏ信号伝送用、電源用、グランド用の各配線２２ｃ，２２ｄは、それぞれボンディング用パッドＰ１の部分のみを露出させて、ソルダレジスト層２４で被覆されている。このソルダレジスト層２４を形成したときに、その一部が方形のリング状にパターニングされてダム状部材（ソルダレジスト層）２４が同時に形成される。図２の例では、図示の簡略化のため、配線２２ｃ，２２ｄを被覆している部分のソルダレジスト層２４についてはその図示を省略している。
一方、ミリ波帯等の高周波用の各配線２２ａ，２２ｂについては、所要の特性を確保するため、それぞれボンディング用パッドＰ１及び層間接続用パッドＰ２の部分と共に配線部分についても、ソルダレジスト層２４で被覆せずに、パッケージ２０の面上に露出させている（図１参照）。このため、この露出部分を外部から保護するためにキャップ４０で封止する必要がある。
さらに、パッケージ２０においてキャビティＣＶの直下の領域には、基板の厚み方向に貫通する所要数のサーマルビア２９（少なくとも内壁部分にＣｕめっき等が施された放熱用のビアホール）が形成されている。つまり、サーマルビア２９はキャビティＣＶの底面に露出し、この底面上に形成された接着剤層３３（硬化された導電性ペースト等）を介してチップ３０の裏面（フェイス面と反対側の面）に熱的に結合している。これによって、チップ３０の動作時に発せられた熱は、接着剤層３３を介してサーマルビア２９に確実に伝達され、さらに、このサーマルビア２９に熱的に結合された外部接続端子（はんだボール２８）を介してパッケージ外部に放散される。
パッケージ２０に封止されるキャップ４０は、その主要部分が板状に成形され、この板状部の周囲に側壁部４２が一体的に形成された構造を有している。つまり、凹状に成形された中空構造を有している。キャップ４０の側壁部４２は、ダム状部材（ソルダレジスト層）２４の外形に従って方形のリング状に成形されている。キャップ４０は、この側壁部４２の底面４２ａとパッケージ２０上の対応する部分（接着部分）との間に介在された接着剤４５（例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等の熱硬化性樹脂）により、パッケージ２０上に固定されている。
キャップ４０の材料としては、エポキシ系樹脂が用いられる。このキャップ４０は、例えば、以下のようにして作製することができる。
先ず、エポキシ系樹脂材を、パッケージ２０の正方形状（１５ｍｍ×１５ｍｍ程度）に合わせた大きさで、かつ所要の厚さ（キャップ４０の高さに相当する厚さ）に成形したもの（硬化させた樹脂体）を用意する。次に、この成形された樹脂体に対し、ルータ加工等の切削加工により、パッケージ２０に搭載されたチップ３０及びこれに電気的に接続された導体部分（ボンディングワイヤ３２、配線２２ａ等）を封止するための凹部４１を形成し、さらに、本発明を特徴付ける段差状部分４３（凹部）を形成する。
この段差状部分４３（凹部）は、図示のようにキャップ４０の側壁部４２の底面４２ａに繋がる外側の部分に、当該部分での側壁部４２の厚さが他の部分よりも薄くなるように形成されている。この凹部（段差状部分４３）は、後述するようにキャップ４０の封止時に溶融した樹脂（接着剤４５）の余分な部分が外側に流出したときに、その流出した樹脂がパッケージ端面へ流れ出すのを防ぐための「樹脂溜め部分」として機能する。
この段差状部分４３（凹部）は、配線基板２０上に形成されたリング状のソルダレジスト層２４（ダム状部材）の外側に位置し、キャップ４０の側壁部４２の外側周縁部に沿ってリング状に設けられている。ただし、この段差状部分４３（凹部）は必ずしもリング状に連続している必要はなく、キャップ４０の封止時に外側に流出する接着剤４５の余分な部分の流出量に合わせて適宜断続的に形成されていてもよい。
なお、キャップ４０の側壁部４２の厚さは１ｍｍ程度に選定され、この側壁部４２に形成される段差状部分４３（凹部）は、その深さ（側壁部４２の厚さ方向）が１００μｍ程度で、その幅（側壁部４２の長さ方向）が１００μｍ程度に選定されている。
以上説明したように、第１の実施形態に係る半導体装置１０の構成によれば、先ず、パッケージ（配線基板）２０上でキャップ４０が接着される部分と、配線形成領域ＷＲの外周に沿った部分（各配線２２ａ，２２ｂ，２２ｃ，２２ｄの層間接続用パッドＰ２が配列されている領域）との間に、ソルダレジスト層２４の一部から形成されるダム状部材２４がリング状に設けられている。このリング状のダム状部材２４により、接着剤４５を介してキャップ４０をパッケージ２０に接着したときに、パッケージ２０上のキャップ４０の接着部分からはみ出した接着剤４５の一部がキャップ４０の内側に流入するのを防止することができる。
つまり、キャップ４０の接着部分からはみ出した接着剤４５の一部がパッケージ２０上の配線部分（特にミリ波帯用の配線２２ａ）に付着することはないので、従来技術に見られたような、高周波伝送特性に及ぼされる影響を除去することができる。
また、パッケージ２０上に接着されるキャップ４０については、その側壁部４２の底面４２ａに繋がる外側の部分に凹部（段差状部分４３）が形成されている。このため、キャップ４０の封止時に溶融した樹脂（接着剤４５）の余分な部分が外側に流出したときに、その流出した樹脂を段差状部分４３に溜めることができる（図１参照）。
これにより、キャップ４０の接着部分からはみ出して外側に流出した接着剤４５の一部がパッケージ端面へ流れ出すのを防ぐことができ、パッケージ端面（パッケージ２０の側面、特にアンテナＡＮＴが形成されている側の側面）に接着剤４５が付着することはないので、従来技術に見られたような、アンテナの指向性に及ぼされる影響を除去することができる。
このように本実施形態によれば、パッケージ２０側に設けたリング状のダム状部材（ソルダレジスト層）２４とキャップ４０側に設けた段差状部分４３の存在により、パッケージ２０をキャップ４０で封止する際に使用する接着剤４５の配線部分等への流れ出しを簡単に抑制することができ、その結果、パッケージ２０の所要の特性を確保することが可能となる。
また、リング状のダム状部材２４は、パッケージ２０の基板本体（樹脂基板２１）を作製する工程（例えば、ビルドアップ法を用いた基板作製プロセス）において、最外層の絶縁層であるソルダレジスト層２４を形成する際に、その一部を適宜パターニングすることで同時に形成することができる。つまり、ダム状部材２４を設けるための別工程を必要としないので、コストアップを招くことはない。
また、ダム状部材（ソルダレジスト層）２４は方形のリング状に設けられており（図２参照）、このダム状部材２４の外形に合わせてキャップ４０の側壁部４２が成形されているので、パッケージ２０をキャップ４０で封止する際に、パッケージ２０上でのキャップ４０の位置合わせを比較的簡単に行うことができる。
（第２の実施形態…図３、図４参照）
図３は本発明の第２の実施形態に係る半導体装置の構成を断面図の形態で示したものである。また、図４はこの半導体装置におけるパッケージの部分を図３のＡ−Ａ線に沿って平面的に見たときの概略構成を示している。
この第２の実施形態に係る半導体装置１０ａ（図３）は、上述した第１の実施形態に係る半導体装置１０（図１）の構成と比べて、ソルダレジスト層の一部から形成されるダム状部材２４ａを、配線基板２０ａ上に形成された配線部分のうちミリ波帯用の配線２２ａが形成されている領域の近傍にのみ、直線状に設けた点で相違している。他の構成については、第１の実施形態の場合と同じであるのでその説明は省略する。
上述した第１の実施形態では、ダム状部材２４（ソルダレジスト層）はリング状に設けられており（図２）、このダム状部材２４の外側側面とキャップ４０（側壁部４２）の内側側面との間に若干の隙間が存在するため、パッケージ２０をキャップ４０で封止する際に、パッケージ２０上でのキャップ４０の正確な位置合わせを必ずしも簡単に行えない場合も想定される。
これに対し、この第２の実施形態では、ダム状部材２４ａ（ソルダレジスト層）は、キャップ４０の接着時にパッケージ２０ａ上の接着部分から流出する樹脂（接着剤４５）が付着してはいけない部分、すなわち、特性上影響が及ぼされるミリ波帯用の配線２２ａが形成されている領域の近傍にのみ、部分的に（図示の例では「直線状」に）設けられている。この構造により、パッケージ２０ａをキャップ４０で封止する際に、このダム状部材２４ａの外側側面にキャップ４０（側壁部４２）の対応する内側側面が接触するよう押し当てることで、パッケージ２０ａ上でのキャップ４０の正確な位置合わせを簡単に行うことができる。
その際、キャップ４０（側壁部４２）の内側側面とダム状部材２４ａの外側側面との間は隙間が無く密着されているので、キャップ４０の封止時に溶融した接着剤４５の余分な部分は、キャップ４０の内側に流入することはなく、外側にのみ流出し、段差状部分（凹部）４３に溜められる。
ただし、パッケージ２０ａ上でキャップ４０が接着される部分（リング状の部分）のうち、ダム状部材２４ａが設けられていない部分については、キャップ４０の封止時にその接着部分から流出した接着剤４５の一部が、図３に示すようにキャップ４０の内側に僅かに流入する。この流入した接着剤４５の一部は、図示の例では配線２２ｂに付着せずにその手前の位置に止まっているが、仮に付着したとしても、ミリ波帯用の配線２２ａと比べると特性上の影響が及ぼされることは殆どない。
上述した各実施形態では、配線基板２０（２０ａ）に実装された半導体素子（チップ）３０の電極パッド３１と当該基板上の対応するパッドＰ１とをボンディングワイヤ３２により接続した場合を例にとって説明したが、本発明の要旨（パッケージをキャップで封止する際に使用する接着材料の、パッケージ上の配線部分への流れ出しを抑制すると共に、パッケージ端面への流れ出しを抑制すること）からも明らかなように、チップと基板側のパッドとの接続形態がこれに限定されないことはもちろんである。
例えば、フリップチップ接続による実装形態にも同様に適用することができる。この場合、配線基板（パッケージ）上の所定の箇所（配線のパッドが露出している部分）に半導体チップがフェイスダウンの態様でフリップチップ実装され、さらに、このチップと配線基板の間隙にアンダーフィル樹脂が充填されることになる。
この実装形態では、チップを収納するためのキャビティを形成する必要がなく、ワイヤボンダー等のツールを使用する必要がないので、工程の簡素化を図ることができるというメリットがある。しかしその反面、アンダーフィル樹脂が相応の誘電率を有しており、高周波特性に少なからず影響を及ぼす可能性があることを考慮して、アンダーフィル樹脂の材料としては出来るだけ低誘電率のものを使用するなどの工夫が要求される。
また、上述した各実施形態では、キャップ４０の側壁部４２の外側の部分に設けられる凹部４３を「段差状」に形成した場合を例にとって説明したが、当該凹部の形状がこれに限定されないことはもちろんである。要は、パッケージ上にキャップを接着（封止）したときにその接着部分から流出する余分な接着剤がパッケージ端面（図５（ｂ）参照）に流れ出すのを防止できるような形状に成形されていれば十分である。例えば、当該部分をテーパ状（キャップ４０の上側から下側に向かって側壁部４２の厚さが徐々に薄くなるような形状）に形成してもよい。
また、上述した各実施形態では、配線基板（パッケージ）の形態として樹脂基板を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、樹脂基板に限定されないことはもちろんであり、例えば、セラミック基板を使用した場合にも同様に適用することが可能である。
１０，１０ａ…半導体装置、
２０，２０ａ…配線基板（パッケージ）、
２２（ａ，ｂ，ｃ，ｄ），２３…配線層（導体部分）、
２４，２４ａ…ソルダレジスト層（最外層の絶縁層／ダム状部材）、
２５…ソルダレジスト層（最外層の絶縁層／保護膜）、
２８…はんだボール（外部接続端子）、
２９…サーマルビア、
３０…半導体素子（チップ）、
３１…電極パッド（端子）、
３２…ボンディングワイヤ（導体部分）、
３３…チップ搭載用の接着剤（層）、
４０…キャップ、
４１…凹部、
４２（４２ａ）…側壁部（底面）、
４３…段差状部分（樹脂溜め部分／凹部）、
４５…キャップ搭載用の接着剤、
ＡＮＴ…アンテナ、
ＣＶ…キャビティ、
Ｐ１，Ｐ２，Ｐ３…パッド（ボンディング用、層間接続用、外部接続用）、
ＷＲ…配線形成領域。

Claims (7)

  1. 基板と、
    前記基板の第１面に形成されたキャビティと、
    前記キャビティの周囲の前記基板の上に配置され、第１パッドを備えた高周波用の配線と、
    前記キャビティの周囲の前記基板の上に配置され、第２パッドを備えた他の配線と、
    前記基板の両面にそれぞれ形成され、前記第１面において、前記第１パッドを備えた高周波用の配線の全体を露出させると共に、前記第２パッドを露出させた状態で前記他の配線を被覆する保護絶縁層と
    を備えた配線基板と、
    前記配線基板のキャビティ内に搭載された半導体素子と、
    前記配線基板の上に接着剤で接着され、前記半導体素子と前記高周波用の配線及び他の配線とを内部に収容する凹状のキャップと、
    前記高周波用の配線及び他の配線が配置された領域と前記キャップの側壁部との間の領域に配置され、前記保護絶縁層の一部から形成されたダム状部材と、
    前記キャップの側壁部の下面において内側部分が外側部分より下側になるように前記キャビティの側壁部の外側下部に形成された凹部と
    を有することを特徴とする半導体装置。
  2. 前記高周波用の配線は、前記キャビティを挟んで対向する位置に配置されており、
    前記半導体素子の電極パッドと前記高周波用の配線の第１パッドとを接続する第１ワイヤと、
    前記半導体素子の電極パッドと前記他の配線の第２パッドとを接続する第２ワイヤとを有し、
    前記第１ワイヤの長さは前記第２ワイヤの長さよりも短いことを特徴とする請求項１に記載の半導体装置。
  3. 前記ダム状部材の外側側面に前記キャップの対応する内側側面が接触するように押し当てられていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ダム状部材は、前記キャップの側壁部の内側周縁部の形状に従ってリング状に配設されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記ダム状部材は、前記配線基板上の前記高周波用の配線の近傍にのみ部分的に配設されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  6. 前記キャビティの直下の領域には、前記配線基板の厚みに方向に貫通するサーマルビアが形成されており、
    前記サーマルビアは前記キャビティの底面に露出しており、接着剤層を介して前記半導体素子と熱的に結合していることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
  7. 前記保護絶縁層から露出する前記高周波用の配線が前記キャップで封止されていることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
JP2009269789A 2009-11-27 2009-11-27 半導体装置 Active JP5231382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009269789A JP5231382B2 (ja) 2009-11-27 2009-11-27 半導体装置
US12/953,808 US8592959B2 (en) 2009-11-27 2010-11-24 Semiconductor device mounted on a wiring board having a cap

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269789A JP5231382B2 (ja) 2009-11-27 2009-11-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2011114192A JP2011114192A (ja) 2011-06-09
JP2011114192A5 JP2011114192A5 (ja) 2012-09-20
JP5231382B2 true JP5231382B2 (ja) 2013-07-10

Family

ID=44068235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269789A Active JP5231382B2 (ja) 2009-11-27 2009-11-27 半導体装置

Country Status (2)

Country Link
US (1) US8592959B2 (ja)
JP (1) JP5231382B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
JP6003897B2 (ja) * 2011-09-26 2016-10-05 日本電気株式会社 中空封止構造
KR20130041645A (ko) * 2011-10-17 2013-04-25 삼성전기주식회사 인쇄회로기판
FR2995721B1 (fr) * 2012-09-17 2014-11-21 Commissariat Energie Atomique Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
JP2014072346A (ja) * 2012-09-28 2014-04-21 Nec Corp 中空封止構造及び中空封止構造の製造方法
JP6383147B2 (ja) * 2013-12-10 2018-08-29 日本特殊陶業株式会社 パッケージ
JP6247106B2 (ja) * 2014-02-03 2017-12-13 新光電気工業株式会社 半導体装置
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
US10916520B2 (en) 2015-06-10 2021-02-09 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing the same
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
JP6342591B2 (ja) * 2015-11-25 2018-06-13 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
US10676344B2 (en) * 2015-11-30 2020-06-09 W. L. Gore & Associates, Inc. Protective environmental barrier for a die
US9870967B2 (en) * 2016-03-10 2018-01-16 Analog Devices, Inc. Plurality of seals for integrated device package
US9887143B2 (en) * 2016-03-25 2018-02-06 Infineon Technologies Americas Corp. Surface mount device package having improved reliability
US10177064B2 (en) * 2016-08-26 2019-01-08 Qorvo Us, Inc. Air cavity package
US10269669B2 (en) * 2016-12-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming the same
US10629545B2 (en) * 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
FR3069406A1 (fr) * 2017-07-18 2019-01-25 Stmicroelectronics (Grenoble 2) Sas Boitier electronique et procede de fabrication
WO2019093269A1 (ja) * 2017-11-09 2019-05-16 Ｎｇｋエレクトロデバイス株式会社 蓋体および電子装置
JP6929210B2 (ja) * 2017-12-11 2021-09-01 株式会社ブリヂストン タイヤ
US10867955B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having adhesive layer surrounded dam structure
CN111193492B (zh) * 2018-11-14 2023-08-15 天津大学 封装结构、半导体器件、电子设备
CN113692644A (zh) * 2019-04-22 2021-11-23 京瓷株式会社 电子部件收纳用封装件、电子装置以及电子模块
US20200411407A1 (en) * 2019-06-26 2020-12-31 Intel Corporation Integrated circuit packages with solder thermal interface material
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법
CN115312549A (zh) * 2021-05-05 2022-11-08 胜丽国际股份有限公司 传感器封装结构
US11948893B2 (en) * 2021-12-21 2024-04-02 Qorvo Us, Inc. Electronic component with lid to manage radiation feedback

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106947A (ja) 1981-12-21 1983-06-25 Fujitsu Ltd 光センサ
JPS58177946A (ja) 1982-04-13 1983-10-18 Mitsui Toatsu Chem Inc ３，３′−ジアミノベンゾフエノンの製造方法
JPS58106947U (ja) * 1982-01-14 1983-07-21 株式会社日立製作所 半導体の実装構造
JPS58177946U (ja) * 1982-05-21 1983-11-28 富士通株式会社 Ｉｃ収容「きよう」体
JPH0216758A (ja) * 1988-07-05 1990-01-19 Nec Corp 半導体装置用キャップ
JPH03114247A (ja) * 1989-09-28 1991-05-15 Nec Yamagata Ltd パッケージ型半導体装置
JP2906756B2 (ja) * 1991-08-06 1999-06-21 イビデン株式会社 電子部品搭載用基板
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
JPH0746709A (ja) 1993-08-04 1995-02-14 Fuji Heavy Ind Ltd パラレルハイブリッド車のバッテリ充放電制御装置
JPH09232551A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 光電変換装置
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置
US6983537B2 (en) * 2000-07-25 2006-01-10 Mediana Electronic Co., Ltd. Method of making a plastic package with an air cavity
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
DE102004021365A1 (de) * 2004-03-16 2005-10-06 Robert Bosch Gmbh Gehäuse für eine elektronische Schaltung und Verfahren zum Abdichten des Gehäuses
JP4511278B2 (ja) * 2004-08-11 2010-07-28 三洋電機株式会社 セラミックパッケージ
TWI299552B (en) * 2006-03-24 2008-08-01 Advanced Semiconductor Eng Package structure

Also Published As

Publication number Publication date
US20110127655A1 (en) 2011-06-02
US8592959B2 (en) 2013-11-26
JP2011114192A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5231382B2 (ja) 半導体装置
US8729680B2 (en) Semiconductor device
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US8497156B2 (en) Semiconductor device and manufacturing method of the same
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6400010B1 (en) Substrate including a metal portion and a resin portion
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
KR20080031119A (ko) 반도체 장치
TWI785515B (zh) 半導體封裝體及包含半導體封裝體之裝置
JP4494249B2 (ja) 半導体装置
JP2003179181A (ja) 樹脂製配線基板
JP2004071597A (ja) 半導体モジュール
JPH09330994A (ja) 半導体装置
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
JP2019050297A (ja) 半導体装置
JPH09148482A (ja) 半導体装置
JPH11163217A (ja) 半導体装置
KR100473336B1 (ko) 반도체패키지
JPWO2006001087A1 (ja) 半導体装置
US20030057569A1 (en) Semiconductor device
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP2006165383A (ja) 半導体モジュール及びその製造方法
KR100298691B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150