JP2011128140A - センサデバイス及びその製造方法 - Google Patents

センサデバイス及びその製造方法 Download PDF

Info

Publication number
JP2011128140A
JP2011128140A JP2010224332A JP2010224332A JP2011128140A JP 2011128140 A JP2011128140 A JP 2011128140A JP 2010224332 A JP2010224332 A JP 2010224332A JP 2010224332 A JP2010224332 A JP 2010224332A JP 2011128140 A JP2011128140 A JP 2011128140A
Authority
JP
Japan
Prior art keywords
substrate
sensor
sensor device
package
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010224332A
Other languages
English (en)
Other versions
JP2011128140A5 (ja
Inventor
Takamasa Takano
貴正 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010224332A priority Critical patent/JP2011128140A/ja
Priority to PCT/JP2010/070617 priority patent/WO2011062242A1/ja
Publication of JP2011128140A publication Critical patent/JP2011128140A/ja
Priority to US13/475,056 priority patent/US9476898B2/en
Publication of JP2011128140A5 publication Critical patent/JP2011128140A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/053—Arrays of movable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】センサをパッケージ化する際、樹脂封止を用いず、制御ＩＣをセンサと共にパッケージ化する場合、その制御ＩＣの仕様などの変更に合わせた接続関係の変更を容易にし、高い信頼性を維持するセンサデバイス及びその製造方法を提供する。
【手段】本発明のセンサデバイスは、有機材料を含み、配線を有する基板と、基板上に配置されて、配線と電気的に接続されたセンサと、基板上に配置されて、且つセンサを覆う有機材料を含むパッケージキャップと、を具備し、パッケージキャップの内側は中空であることを特徴とする。
【選択図】図１Ａ

Description

本発明は、センサデバイス及びその製造方法に関する。特に有機材料を含む基板上に実装され、中空プラスチックパッケージを採用するセンサデバイス及びその製造方法に関する。
近年、各種電子機器の小型軽量化、多機能化や高機能化が進み、実装される電子部品に高密度化が要求されている。このような要求に応じて各種電子部品が半導体デバイスとして製造されるものが増加している。また、回路素子として製造される半導体デバイス以外に各種センサも半導体デバイスとして製造されて、小型軽量化が図られている。例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いて小型で単純な構造を有する加速度センサあるいは角速度センサでは、外力に応じて変位する可動部を半導体基板に形成し、この可動部の変位が電気信号の変化として検出されるタイプの力学量センサ等が実用化されている。
上述の力学量センサの一例として、ピエゾ抵抗素子を用いた３軸の加速度センサが挙げられる。ピエゾ抵抗素子を用いた３軸の加速度センサは、錘部と、錘部に接続された可撓部と、可撓部に接続された支持部と、可撓部に配置されて錘部の変位をＸＹＺの３軸方向で検出する複数のピエゾ抵抗素子を含む。加速度がセンサに加わると、錘部が変位し、錘部の変位に伴って可撓部が撓む。可撓部が撓むと、ピエゾ抵抗素子に加わる応力が変化し、ピエゾ抵抗素子の抵抗値が変化する。この抵抗値の変化を電気的に検出することによって、加速度センサに加えられた加速度を検出することが可能になる。
一般的に、加速度センサのパッケージとして、セラミックパッケージ、ＱＦＮ（Quad Flat None-Leaded）パッケージ、又はＣＯＢ（Chip on Board）パッケージが採用されている。例えば、特許文献１には、アルミナで製造されたケースでパッケージされた加速度センサ素子が開示されている。
特開２００７−３２２１６０号公報
セラミックパッケージを用いる場合、パッケージ本体やリッド（LID）を製造するために金型、治具、マスク、スクリーン印刷原版が必要でコストがかかるという課題がある。さらに、第三者から制御ＩＣなどの提供を受けて、提供された制御ＩＣにセンサをカスタマイズしてパッケージする場合、制御ＩＣとセンサとを接続するピンコネクトの配置や配線パターンなどの設計を変更して、その製品に合わせたパッケージを新たに製造する必要が生じるという課題がある。その場合、その製品に合わせた新たな金型などが必要となるため、製造コストをさらに上昇させる要因となる。また、セラミックパッケージで覆われたチップをプリント基板などの有機材料を用いた基板（有機基板）に実装する場合、セラミックと基板との熱膨張係数が異なるため、基板とパッケージとの接合の信頼性が低くなり、装置の信頼性も低くなるという課題がある。以上のような課題は、上記特許文献１のアルミナを用いてパッケージする場合も同様である。
ＱＦＮパッケージ及びＣＯＢパッケージを用いる場合、センサ、制御ＩＣ、及び基板を含めた部品全体を樹脂で封止する必要がある。このとき、センサの錘部等の隙間に樹脂が入り込むとセンサとして機能しなくなり、センサの信頼性が低下するという課題がある。そこで、センサに樹脂が入り込まないように、障壁を作る必要があるが、障壁を作るために製造工程が増え、それに伴って製造コストも増加するという課題がある。また、ＱＦＮパッケージの場合は、セラミックパッケージと同様に、第三者から提供された制御ＩＣにセンサをカスタマイズしてパッケージする場合、制御ＩＣとセンサとを接続するピンコネクトの配置や配線パターンなどの設計を変更して、その製品に合わせたパッケージを新たに製造する必要があり、製造コストが上昇するという課題もある。また、第三者から提供された制御ＩＣにセンサをカスタマイズしてパッケージする場合、制御ＩＣとセンサとを接続するために、新たに中継基板を追加することもある。その場合、中継基板のピンコネクトの配置に合わせてパッケージを新たに製造する必要があり、製造コストが上昇するという課題もある。
さらに、ＱＦＮパッケージ及びＣＯＢパッケージを用いる場合、樹脂封止が硬化すると、封止樹脂中のセンサに応力が加わり、センサ特性が変化してしまうという課題もある。例えば、センサとして加速度センサが用いられる場合、樹脂封止の際にセンサに加わる応力の影響によって変化するセンサのオフセット電圧の変化分を補正値として制御ＩＣに書き込む。しかし、この補正範囲は制御ＩＣによって異なり、制御ＩＣの補正範囲が狭い場合は、応力によるオフセット電圧のずれが制御ＩＣに書き込み可能な補正範囲を超えてしまい、センサとして機能できなくなるという問題を引き起こす。
本発明は上記の課題に鑑み、センサをパッケージ化する際、樹脂封止を用いず、また、制御ＩＣをセンサと共にパッケージ化する場合は、その制御ＩＣの仕様などの変更に合わせた接続関係の変更を容易にし、高い信頼性を維持するセンサデバイス及びその製造方法を開示する。
本発明の一実施形態に係るセンサデバイスは、有機材料を含み、配線を有する基板と、基板上に配置されて、前記配線と電気的に接続されたセンサと、基板上に配置されて、且つセンサを覆う有機材料を含むパッケージキャップと、を具備し、パッケージキャップの内側は中空であることを特徴とする。
本発明の一実施形態に係るセンサデバイスの製造方法は、有機材料を含み、配線を有する基板上にセンサを配置し、前記配線とセンサとを電気的に接続し、有機材料を含むパッケージキャップを基板上に配置してセンサを覆って封止することを特徴とする。
本発明の一実施形態に係るセンサデバイスの製造方法は、有機材料を含み、配線を有する基板上に複数のセンサを配置し、前記配線と複数のセンサとをそれぞれ電気的に接続し、有機材料を含む複数のパッケージキャップを複数のセンサを覆うように基板上に一括で配置して封止し、複数のパッケージキャップで覆われた複数のセンサをそれぞれ個片化することを特徴とする。
本発明によれば、センサをパッケージ化する際、樹脂封止を用いず、制御ＩＣをセンサと共にパッケージ化する場合は、その制御ＩＣの仕様などの変更に合わせた接続関係の変更を容易にし、高い信頼性を維持するセンサデバイス及びその製造方法を提供できる。
通常基板を用いた場合の本発明の実施形態１に係る加速度センサデバイスの全体構成を示す断面図である。 キャビティ基板を用いた場合の本発明の実施形態１に係る加速度センサデバイスの全体構成を示す断面図である。 キャビティ基板を使用した加速度センサデバイスの製造の一工程図である。 キャビティ基板を使用した加速度センサデバイスの製造の一工程図である。 キャビティ基板を使用した加速度センサデバイスの製造の一工程図である。 キャビティ基板を使用した加速度センサデバイスの製造の一工程図である。 通常基板を使用した場合の本発明の実施形態２に係るフリップチップ（Flip Chip）実装の加速度センサデバイスの全体構成を示す断面図である。 キャビティ基板を使用した場合の本発明の実施形態２に係るフリップチップ（Flip Chip）実装の加速度センサデバイスの全体構成を示す断面図である。 加速度センサデバイスのパッケージの寸法の一例図である。 加速度センサデバイスの全体構成の他の断面図である。 加速度センサデバイスの全体構成の他の断面図である。 センサチップを含むセンサモジュールの一例を示す概略図である。 センサチップ及び制御ＩＣを含む信号処理チップを含むセンサモジュールの一例を示す概略図である。 センサ上部キャップが省略された場合の図１Ａに示された加速度センサデバイスの全体構成を示す断面図である。 センサ上部キャップが省略された場合の図１Ｂに示された加速度センサデバイスの全体構成を示す断面図である。 センサ上部キャップが省略された場合の図６Ａに示された加速度センサデバイスの全体構成を示す断面図である。 センサ上部キャップが省略された場合の図６Ｂに示された加速度センサデバイスの全体構成を示す断面図である。 キャビティ基板を用いた場合の本発明の実施形態３に係る加速度センサデバイスの全体構成を示す断面図である。 （ａ）図１２に記載の加速度センサデバイス２００のパッケージの一部を裏面から透かして見た平面図である。（ｂ）図１３（ａ）のｃ−ｃ’に沿った断面図である。 基板に開口を設けた場合の本発明の実施形態３に係る加速度センサデバイスの全体構成を示す断面図である。
以下、図面を参照して、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下に説明する実施形態では、主にピエゾ抵抗素子を用いた３軸の加速度センサを用いる場合について説明する。ただし、本発明は、ピエゾ抵抗素子を用いた３軸の加速度センサを用いる場合だけではなく、外力に応じて変位する変位部を有する静電容量型センサや種々の力学量センサなどを用いる場合にも適用することができ、さらに種々の変形が可能である。
（実施形態１）
図１Ａ及び図１Ｂは、本発明の実施形態１に係るセンサデバイスの全体構成を示す断面図である。本実施形態では、加速度センサと共に制御ＩＣをパッケージ化する場合を説明するが、本発明はこれに限定されず、センサのみがパッケージ化されてもよい。図１Ａは平坦な基板（以下、通常基板という）を使用した場合の加速度センサデバイス１００の断面図であり、図１Ｂは使用する基板を予め削ってセンサと制御ＩＣの一部または全体を収納する凹形状の空間を形成した基板（以下、キャビティ基板という）を使用した場合の加速度センサデバイス１００’の断面図である。
なお、本明細書においては、「制御ＩＣ」という言葉を使用するが、ＩＣはセンサを制御するためにだけ用いられるものではない。例えば、制御ＩＣは、センサからの信号を増幅するなど、センサから得られる信号の処理を行う場合もある。また、制御ＩＣは、センサから出力される信号の処理以外の処理を含む場合もある。このため、「制御ＩＣ」と書かずに、単に「ＩＣ」と記す場合もある。
図１Ａを参照すると、通常基板を使用した加速度センサデバイス１００は、基板１０１、貫通電極１０５、制御ＩＣ１０６、センサ１０７、配線１１４、１１５、センサ上部キャップ（制御キャップ）１１２、及びパッケージキャップ１１３を含む。
基板１０１は、有機材料を含み、配線を有する基板である。基板１０１は、導電物質を含む部分１０２ａ及び絶縁物質を含む部分１０２ｂを有する第１基板１０２と、絶縁物質を含み第１基板１０２上に配置された第２基板１０３と、及び絶縁物質を含み第２基板１０３上に配置された第３基板１０４とを含む３つの層により形成される。導電物質とは、金属などであり、例えば、銅、銀、金、ニッケル、パラジウムなどを用いることができる。絶縁物質には、絶縁性樹脂を用いる。例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。本実施形態では、基板１０１が３層からなる例を説明するが、本発明はこれに限定されず、基板１０１の層は３層以下であってもよく、３層以上であってもよい。
センサ１０７は、錘部１１０と、錘部１１０に接続された可撓部１０９と、可撓部１０９に接続された支持部１０８と、可撓部１０９に配置されて可撓部１０９の変位をＸＹＺの３軸方向で検出する複数のピエゾ抵抗素子（図示せず）と、電極１１１とを含む。センサ１０７に加速度が加わると、錘部１１０が変位し、この変位に伴って可撓部１０９が撓む。可撓部１０９が撓むと、可撓部１０９に配置されたピエゾ抵抗素子に力が加わり、ピエゾ抵抗素子の抵抗値が変化する。この抵抗値の変化を検出して、センサ１０７に加えられた加速度の大きさ、方向などを検出する。センサ１０７からの信号は、電極１１１から配線１１５を通して制御ＩＣ１０６に伝達され、制御ＩＣ１０６からの信号は配線１１４及び貫通電極１０５などを通して基板１０１の外部に伝達される。なおセンサ上部キャップ１１２は、錘部１１０と可撓部１０９の上方向への過大な変位を制限し、破損を防止する。センサ上部キャップ１１２は省略されてもよく、センサ上部キャップ１１２が省略される場合は、パッケージキャップ１１３がセンサ上部キャップ１１２と同一の役割を果たしてもよい。パッケージキャップ１１３がセンサ上部キャップ１１２と同一の役割を果たす場合、図１０Ａに示すように、パッケージキャップ１１３のセンサ１０７に対応する部分に凸形状のストッパー１１３ａが形成されてもよい。
図１Ａに図示された加速度センサデバイス１００のパッケージキャップ１１３は、有機材料を含み、絶縁性樹脂など、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂などが用いられる。ただし、従来のＱＦＮパッケージ及びＣＯＢパッケージとは異なり、センサ１０７は樹脂で封止されてはおらず、パッケージキャップ１１３の内側は中空である。
上述したように、図１Ａに図示された本実施形態に係るセンサ１０７、制御ＩＣ１０６、及び基板１０１は、有機材料を含むパッケージキャップ１１３により覆われてパッケージ化されている。そして、パッケージキャップ１１３の内側は中空である。これにより、基板１０１として有機材料を含む基板を用いるときには、基板１０１の熱膨張係数の値とパッケージキャップ１１３の熱膨張係数の値とが近くなるため、基板１０１とパッケージキャップ１１３との接合の信頼性が高くなる。パッケージキャップ１１３の熱膨張係数の値と基板１０１の熱膨係数の値とは、ほぼ同一であり、両者の熱膨張係数の差は、±３ｐｐｍ以内である。基板１０１とパッケージキャップ１１３とを接着させる接着剤は、基板１０１やパッケージキャップ１１３の熱膨張係数の値と近い熱膨張係数の値を有する樹脂であることが好ましい。また、制御ＩＣ１０６の仕様などの変更に合わせて配線の接続関係を変更する場合、即ち、制御ＩＣ１０６とセンサ１０７とを接続するピンコネクトの配置や配線パターンなどの設計を変更する場合、基板１０１としてプリント基板を用いることができるので、変更のコストがセラミックパッケージやアルミナパッケージを用いる場合よりも低減できる。さらに、セラミックパッケージの場合、パッケージ自体を薄くするとクラックが発生する可能性があるため、低背化が困難である。しかし、本実施形態では、パッケージキャップ１１３及び基板１０１に有機材料、例えば絶縁性樹脂が用いられるため、セラミックパッケージやアルミナパッケージに比べて重量が軽く、耐機械衝撃及び振動性に優れているため低背化が可能である。これにより、例えば、携帯電子機器などの小型端末への適用が可能となる。また、本実施形態に係る加速度センサデバイス１００の内部は、ＱＦＮパッケージ及びＣＯＢパッケージとは異なり、樹脂封止されずに中空であるため、センサ１０７の錘部１１０などの隙間に樹脂が入り込む虞がない。さらに、加速度センサデバイス１００の内部が樹脂封止されずに中空であるため、センサ１０７に応力がかからず、センサ１０７のオフセット値がずれる虞がない。そのため、加速度センサデバイス１００の性能の信頼性が維持される。
図１Ｂを参照して、キャビティ基板を使用した場合の加速度センサデバイス１００’を説明する。尚、図１Ａに示した通常基板を使用した場合の加速度センサデバイス１００と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。
図１Ｂを参照すると、キャビティ基板を使用した場合の加速度センサデバイス１００’は、図１Ａに示された加速度センサデバイス１００と同様に、有機材料を含む基板１０１’、貫通電極１０５、制御ＩＣ１０６、錘部１１０と錘部１１０に接続された可撓部１０９と可撓部１０９に接続された支持部１０８と可撓部１０９に配置されて可撓部１０９の変位をＸＹＺの３軸方向で検出する複数のピエゾ抵抗素子（図示せず）と電極１１１とを含むセンサ１０７、配線１１４、１１５、１１６、センサ上部キャップ１１２、及び有機材料を含むパッケージキャップ１１３を含む。また、基板１０１’は、導電物質を含む部分１０２ａ及び絶縁物質を含む部分１０２ｂを有する第１基板１０２と、絶縁物質を含む第２基板１０３と、絶縁物質を含む第３基板１０４とを含む３つの層により形成される。但し、本発明はこれに限定されず、基板１０１’の層は３層以下であってもよく、３層以上であってもよい。第１基板１０２、第２基板１０３、及び第３基板１０４に用いられる導電物質又は絶縁物質は、図１Ａに示した第１基板１０２、第２基板１０３、及び第３基板１０４に用いられる導電物質又は絶縁物質と同様である。また、センサ上部キャップ１１２は省略されてもよい。センサ上部キャップ１１２が省略される場合は、パッケージキャップ１１３がセンサ上部キャップ１１２と同一の役割を果たしてもよい。パッケージキャップ１１３がセンサ上部キャップ１１２と同一の役割を果たす場合、図１０Ｂに示すように、パッケージキャップ１１３のセンサ１０７に対応する部分に凸形状のストッパー１１３ａが形成されてもよい。
図１Ｂに示すように、制御ＩＣ１０６及びセンサ１０７の一部または全体を収納可能な空間（キャビティ）が形成された基板（キャビティ基板）を使用する場合のほうが、通常基板を使用した場合よりもパッケージ全体の高さを低くすることが可能である。キャビティ基板１０１’を使用した加速度センサデバイス１００’の動作は、図１Ａに示した通常基板１０１を使用した加速度センサデバイス１００と同一であるため、ここでは説明を省略する。
図１Ｂに示されたセンサ１０７、制御ＩＣ１０６、及び基板１０１’は、有機材料を含み、例えば絶縁性樹脂であるパッケージキャップ１１３により覆われてパッケージ化されている。そして、パッケージキャップ１１３の内側は中空である。これにより、図１Ａに示された加速度センサ１００と同様に、基板１０１’として有機材料を含む基板を用いる場合には、基板１０１’の熱膨張係数の値とパッケージのキャップ１１３の熱膨張係数の値とが近くなるため、基板１０１’とパッケージキャップ１１３との接合の信頼性が高くなる。基板１０１’の熱膨張係数の値とパッケージキャップ１１３の熱膨張係数との値は、ほぼ同一であり、両者の熱膨張係数の差は、±３ｐｐｍ以内である。基板１０１’とパッケージキャップ１１３とを接着させる接着剤は、基板１０１’やパッケージキャップ１１３の熱膨張係数の値と近い熱膨張係数の値を有する樹脂であることが好ましい。また、制御ＩＣの仕様の変更などに合わせて接続関係を変更する場合、（即ち、制御ＩＣ１０６とセンサ１０７とを接続するピンコネクトの配置や配線パターンなどの設計を変更する場合、）、基板１０１’としてプリント基板を用いることができるので、変更のコストがセラミックパッケージやアルミナパッケージを用いる場合よりも低減できる。さらに、有機材料を含むパッケージ１１３及び基板１０１’は、セラミックパッケージに比べて重量が軽く、耐機械衝撃及び振動性に優れているため、パッケージを薄くしてもクラックの発生が低減され、パッケージ全体の低背化が可能である。また、本実施形態に係る加速度センサデバイス１００’の内部は、ＱＦＮパッケージ及びＣＯＢパッケージとは異なり、樹脂封止されずに内部が中空であるため、センサ１０７の錘部などの隙間に樹脂が入り込む虞がない。さらに、加速度センサデバイス１００の内部が樹脂封止されずに中空であるため、センサ１０７に応力がかからず、センサ１０７のオフセット値がずれる虞がない。そのため、加速度センサデバイス１００’の性能の信頼性が維持される。
図１Ｂに示すように、キャビティ基板１０１’には、使用する基板を予め削り、センサ１０７を収納する凹形状の空間（キャビティ）が形成されている。そのため、加速度センサデバイス１００’のパッケージ１１３は、図１Ａに示された通常基板１００を使用する加速度センサデバイス１００のパッケージよりもさらに低背化することが可能である。さらに、基板を予め削り、第１基板１０２などの下層を露出させるため、貫通電極を介すことなく、第１基板１０２と制御ＩＣ１０６とは配線１１４で直接接続される。基板に形成された凹部（キャビティ）の深さは５００μｍ以内であることが好ましく、特に１００μｍ〜５００μｍであることが好ましい。キャビティの深さが５００μｍよりも大きくなると、ワイヤボンディング時に、キャピラリが基板或いはセンサと干渉してしまい、作業性が低下する。また、キャビティの深さが１００μｍ以上であれば、低背化効果を見込むことができ、ワイヤボンディング時の作業性も維持することが可能である。
また、図１Ｂに示すように、センサ１０７の電極１１１と第３基板１０４とを配線１１６により接続し、さらに第３基板１０４の配線１１６の接続箇所から貫通電極１０５を介して、配線１１４の第１基板１０２の接続箇所に配線を形成し、センサ１０７と制御ＩＣ１０６とを接続することができる。これにより、センサ１０７と制御ＩＣ１０６との接続の自由度を高めることができる。
（加速度センサデバイスの製造方法）
図１Ｂに示したキャビティ基板を使用した加速度センサデバイス１００’の製造方法について、図２乃至図５を参照して説明する。図２乃至図５において、図１Ｂに示したキャビティ基板を使用した場合の加速度センサデバイス１００’と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。ここでは、加速度センサ１０７と共に制御ＩＣ１０６をパッケージ化する場合を説明するが、本発明はこれに限定されず、センサのみがパッケージ化されてもよい。
先ず、図１Ｂに図示されたようなセンサ１０７、第１基板１０２と第２基板１０３と第３基板１０４とを含む基板１０１’、制御ＩＣ１０６、及び、パッケージキャップ１１３を製造しておく。基板１０１’を製造する際、図２に示すように基板１０１を、レーザなどを用いてエッチングし、キャビティを形成する。なお、図１Ｂに図示するように、一つの基板１０１’に複数のキャビティを形成することも可能である。当然、一つの基板１０１’に一つのキャビティを形成することも可能である。
次に、図３に示すように、基板上１０１’上に制御ＩＣ１０６及びセンサ１０７をダイアタッチ（ダイボンディング）などによってキャビティ内に接着する。次に、図４に示すように、ワイヤボンディングなど配線１１４、１１５、１１６及び貫通電極（図示せず、図１Ｂの１０５を参照）によって、基板１０１’、制御ＩＣ１０６、センサ１０７の各間を電気的に接続する。次に、図５に示すように、センサ１０７を覆うように基板１０１’上に、型５０１にセットされたパッケージキャップ１１３を接着させて封止する。その後、パッケージキャップ１１３がセットされた型５０１を外す。そして、基板１０１’をダイシングし、個々の加速度センサデバイスを切り離することにより、個片化する。これにより、図１Ｂに示されるような、加速度センサデバイス１００’が得られる。
なお、パッケージキャップ１１３は、有機材料を含み、例えば、絶縁性樹脂で形成することができる。したがって、複数の開口部を有する金属（例えば銅）の平板である型５０１の片側に複数のパッケージキャップ１１３を、その一部が開口部に嵌めこまれてセットされた状態で形成することができる。そして、パッケージキャップ１１３に必要ならば接着剤を塗布などし、型５０１を図４における基板１０１’の上面に配置して面付けし、加熱・加圧することにより、パッケージキャップ１１３を第３基板１０４に接着などすることができる。ここで使用する接着剤は、基板１０１’やパッケージキャップ１１３の熱膨張係数の値と近い熱膨張係数の値を有する樹脂であることが好ましい。その後、型５０１を外すことができる。
これに対して、セラミックパッケージの場合、基板、制御ＩＣ、及びセンサをパッケージする際、デバイスを１個ずつ個別にパッケージする必要があった。しかし、樹脂パッケージの場合、上述のように面付けが可能であり、複数のデバイスを一括でパッケージすることができる。そのため、製造工程を短縮することが可能である。さらに、制御ＩＣにセンサをカスタマイズしてパッケージする場合、制御ＩＣとセンサとを接続するピンコネクトの配置や配線パターンなどの設計を変更する必要がある。セラミックパッケージやアルミナパッケージの場合、その製品に合わせたパッケージを新たに製造するためにコストがかかるが、本発明の一実施形態においては、基板としてプリント基板を用いることができるので、変更は容易である。また、パッケージキャップ１１３と基板１０１’、制御ＩＣ１０６、及びセンサ１０７との間は中空であり（隙間が空いている）、基板１０１’、制御ＩＣ１０６、及びセンサ１０７は樹脂封止されないため、センサ１０７の中への樹脂の流入を防ぐ障壁を作成する必要がない。そのため、製造工程をさらに短縮することが可能である。
以上、図２乃至図５を参照して、図１Ｂに示されたキャビティ基板を使用した加速度センサデバイス１００’の製造方法を説明したが、図１Ａに記載された加速度センサデバイス１００の製造方法も加速度センサデバイス１００’の製造方法とほぼ同様に説明できる。但し、図１Ａに記載された加速度センサデバイス１００は、通常基板を用いているため、センサの収納空間が形成されていない平坦な基板１０１を準備する。
ここでは、図１Ｂに示したキャビティ基板を使用した加速度センサデバイス１００’の製造方法について説明したが、本発明はこれに限定されずに、個々のデバイスの実装方法や配置などに応じて、適宜変更されてもよい。
（実施形態２）
次に、本発明の実施形態２に係る加速度センサデバイスを図６Ａ及び図６Ｂを参照して説明する。本実施形態では、加速度センサと共に制御ＩＣをパッケージ化する場合を説明するが、本発明はこれに限定されず、センサのみがパッケージ化されてもよい。図６Ａ及び図６Ｂは、本発明の実施形態２に係る加速度センサデバイスの全体構成を示す断面図である。図６Ａは通常基板を使用した場合のフリップチップ（Flip Chip）実装の加速度センサデバイス６００の断面図であり、図６Ｂは使用する基板を予め削ってセンサと制御ＩＣの一部または全体を収納する凹形状の空間を形成したキャビティ基板を使用した場合のフリップチップ実装の加速度センサデバイス６００’の断面図である。
図６Ａを参照すると、通常基板を使用した加速度センサデバイス６００は、基板６０１、制御ＩＣ６０６、センサ６０７、電極６１１、センサ上部キャップ６１２、パッケージキャップ６１３、バンプ６１４、及び配線６１５を含む。
基板６０１は、有機材料を含み、配線を有する基板である。基板６０１は、例えば導電物質を含む部分６０２ａ及び絶縁物質を含む部分６０２ｂを有する第１基板６０２と、絶縁物質を含み第１基板６０２上に配置された第２基板６０３と、絶縁物質を含み第２基板６０３上に配置された第３基板６０４とを含む３つの層により形成される。第１基板６０２、第２基板６０３、及び第３基板６０４に含まれる導電物質又は絶縁物質は、実施形態１で説明したものと同様である。本実施形態では、基板６０１が３層からなる例を説明する。但し、本発明はこれに限定されず、基板６０１の層は、３層以下であってもよく、３層以上であってもよい。
センサ６０７は、錘部６１０と、錘部６１０に接続された可撓部６０９と、可撓部６０９に接続された支持部６０８と、可撓部６０９に配置されて可撓部６０９の変位をＸＹＺの３軸方向で検出する複数のピエゾ抵抗素子（図示せず）と、電極６１１とを含む。第１実施形態において説明した加速度センサと同様に、加速度がセンサ６０７に加わると、錘部６１０が変位し、この変位に伴って可撓部６０９が撓む。可撓部６０９が撓むと、可撓部６０９に配置されたピエゾ抵抗素子に力が加わり、ピエゾ抵抗素子の抵抗値が変化する。この抵抗値の変化を検出して、加速度センサデバイス６００に加えられた加速度の大きさ、方向などを検出する。センサ６０７からの信号は電極６１１から制御ＩＣ６０６に伝達され、制御ＩＣ６０６からの信号は配線６１５及び貫通電極６０５を介して基板６０１に伝達される。センサ上部キャップ６１２は、錘部６１０と可撓部６０９の上方向への過大な変位を制限し、破損などを防止する。但し、センサ上部キャップ６１２は省略されてもよく、その場合はパッケージキャップ６１３がセンサ上部キャップ６１２と同一の役割を果たしてもよい。パッケージキャップ６１３がセンサ上部キャップ６１２と同一の役割を果たす場合、図１１Ａに示すように、パッケージキャップ６１３のセンサ６０７に対応する部分にストッパー６１３ａが形成されてもよい。ストッパー６１３ａは、凸形状であってもよいが、これに限定されない。また、パッケージキャップ６１３がセンサ上部キャップ６１２と同一の役割を果たす場合、パッケージキャップ６１３を低背化して、パッケージキャップ６１３のセンサ６０７に対応する部分をセンサの可動部に近づけてもよい。
図６Ａに示されるように、加速度センサデバイス６００において、センサ６０７と制御ＩＣ６０６とはフリップチップ実装されており、バンプ６１４を介して接続されている。そのため、センサ６０７と制御ＩＣ６０６との接続に配線を使用する必要がなくなる。配線がセンサ６０７と制御ＩＣ６０６との接続に使用されない場合には、実装面積を小さくでき、加速度センサデバイス６００のパッケージ全体をさらに小型化することが可能となる。
図６Ａに図示された加速度センサ６００のパッケージキャップ６１３は、有機材料を含み、例えば、絶縁性樹脂が用いられる。パッケージキャップ６１３の内部は樹脂で封止されてはおらず、中空である。そのため、基板６０１として有機材料を含む基板が用いられる場合には、基板６０１の熱膨張係数の値とパッケージキャップ６１３の熱膨張係数の値とが近くなるため、基板６０１とパッケージキャップ６１３との接合の信頼性が高くなる。基板６０１の熱膨張係数の値とパッケージキャップ６１３の熱膨張係数の値とは、ほぼ同一であり、両者の熱膨張係数の差は、±３ｐｐｍ以内である。基板６０１とパッケージキャップ６１３とを接着させる接着剤は、基板６０１やパッケージキャップ６１３の熱膨張係数の値と近い熱膨張係数の値を有する樹脂であることが好ましい。また、制御ＩＣ６０６の仕様の変更などに合わせて接続関係を変更する場合、（即ち、制御ＩＣ６０６とセンサ６０７とを接続するピンコネクトの配置や配線パターンなどの設計を変更する場合、）基板６０１にプリント基板を用いることによりセラミックパッケージやアルミナパッケージに比べて製造コストを低減することができる。さらに、パッケージキャップ６１３及び基板６０１に有機材料、例えば絶縁性樹脂を用いることにより、耐機械衝撃及び振動性が増し、パッケージ自体の低背化が可能になる。また、加速度センサデバイス６００の内側が中空状態であるため、センサ６０７と制御ＩＣ６０６との隙間に樹脂が入り込む虞がない。さらに、加速度センサデバイス６００の内部が樹脂封止されずに中空であるため、センサ６０７に応力がかからず、センサ６０７のオフセット値がずれる虞がない。そのため、加速度センサデバイス６００の性能の信頼性が維持される。
図６Ｂは、キャビティ基板を使用した場合のフリップチップ実装の加速度センサデバイス６００’を示す。センサが収納される空間を有するキャビティ基板を使用する場合、一般的には、通常基板を使用した場合よりもパッケージ全体を薄くすることが可能である。図６Ａに示した通常基板を使用した場合の加速度センサデバイス６００と同一又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。
図６Ｂを参照すると、キャビティ基板を使用した場合のフリップチップ実装の加速度センサ６００’は、図６Ａに示された加速度センサデバイス６００と同様に、有機材料を含む基板６０１’、制御ＩＣ６０６、錘部６１０と錘部６１０に接続された可撓部６０９と可撓部６０９に接続された支持部６０８と可撓部６０９に配置されて可撓部６０９の変位をＸＹＺの３軸方向で検出する複数のピエゾ抵抗素子（図示せず）と電極６１１とを含むセンサ６０７、センサ上部キャップ６１２、有機材料を含むパッケージ６１３、バンプ６１４、及び配線６１６を含む。基板６０１’は、導電物質を含む部分６０２ａ及び絶縁物質を含む部分６０２ｂを有する第１基板６０２と、絶縁物質を含む第２基板６０３と、絶縁物質を含む第３基板６０４とを含む３つの層により形成される。但し、本発明はこれに限定されず、基板６０１’の層は３層以下であってもよく、３層以上であってもよい。第１基板６０２、第２基板６０３、及び第３基板６０４に用いられる導電物質又は絶縁物質は、図６Ａに示した第１基板６０２、第２基板６０３、及び第３基板６０４に用いられる導電物質又は絶縁物質と同様である。また、センサ上部キャップ６１２は省略されてもよい。その場合は、パッケージキャップ６１３がセンサ上部キャップ６１２と同一の役割を果たしてもよい。パッケージキャップ６１３がセンサ上部キャップ６１２と同一の役割を果たす場合、図１１Ｂに示すように、パッケージキャップ６１３のセンサ６０７に対応する部分にストッパー６１３ａが形成されてもよい。ストッパー６１３ａは、凸形状であってもよいが、これに限定されない。また、パッケージキャップ６１３がセンサ上部キャップ６１２と同一の役割を果たす場合、パッケージキャップ６１３を低背化して、パッケージキャップ６１３のセンサ６０７に対応する部分をセンサの可動部に近づけてもよい。キャビティ基板６０１を使用した加速度センサデバイス６００’の動作は、図６Ａに示した通常基板６０１’を使用した加速度センサデバイス６００と同一であるため、ここでは省略する。
図６Ａに示された加速度センサデバイス６００のパッケージキャップ６１３と同様に、図６Ｂに図示された加速度センサデバイス６００’のパッケージキャップ６１３は、有機材料を含み、例えば、絶縁性樹脂が用いられる。パッケージキャップ６１３の内部は樹脂で封止されてはおらず、中空状態である。そのため、基板６０１’として有機材料を含む基板を用いる場合には、基板６０１’の熱膨張係数の値とパッケージキャップ６１３の熱膨張係数の値とが近くなるため、基板６０１’とパッケージキャップ６１３との接合の信頼性が高くなる。基板６０１’の熱膨張係数の値とパッケージキャップ６１３の熱膨張係数の値とは、ほぼ同一であり、両者の熱膨張係数の差は、±３ｐｐｍ以内である。基板６０１’とパッケージキャップ６１３とを接着させる接着剤は、基板６０１’やパッケージキャップ６１３の熱膨張係数の値と近い熱膨張係数の値を有する樹脂であることが好ましい。また、制御ＩＣ６０６に合わせて接続関係を変更する場合、（即ち、制御ＩＣ６０６とセンサ６０７とを接続するピンコネクトの配置や配線パターンなどの設計を変更する場合、）基板６０１’にプリント基板を用いることができるので、セラミックパッケージやアルミナパッケージに比べて製造コストが低減される。さらに、パッケージキャップ６１３と基板６０１’に有機材料を用いることにより、耐機械衝撃及び振動性が増し、パッケージ自体の低背化が可能になる。また、加速度センサデバイス６００’の内部が中空状態であるため、センサ６０７と制御ＩＣ６０６との隙間に樹脂が入り込む虞がない。さらに、加速度センサデバイス６００’の内部が樹脂封止されずに中空であるため、センサ６０７に応力がかからず、センサ６０７のオフセット値がずれる虞がない。そのため、加速度センサデバイス６００’の性能の信頼性が維持される。
また、図６Ａに図示された加速度センサデバイス６００と同様に、加速度センサデバイス６００’のセンサ６０７と制御ＩＣ６０６とはフリップチップ実装されており、バンプ６１４を介して接続されている。配線をセンサ６０７と制御ＩＣ６０６との接続に使用する必要がないため、実装面積を小さくでき、加速度センサデバイス６００’のパッケージ全体を小型化することが可能となる。キャビティ基板６０１’には、使用する基板を予め削り、センサ６０７を収納する凹形状の空間（キャビティ）が形成されているため、加速度センサデバイス６００’のパッケージ６１３は、図６Ａに示された通常基板６００を使用する加速度センサデバイス６００のパッケージよりもさらに低背化することが可能である。基板に形成された凹部（キャビティ）の深さは５００μｍ以内であることが好ましく、特に１００μｍ〜５００μｍであることが好ましい。キャビティの深さが５００μｍよりも大きくなると、ワイヤボンディング時に、キャピラリが基板或いはセンサと干渉してしまい、作業性が低下する。また、キャビティの深さが１００μｍ以上であれば、低背化効果を見込むことができ、ワイヤボンディング時の作業性も維持することが可能である。
パッケージの寸法の一例を、図７を参照して説明する。図７は、キャビティ基板を使用した場合のフリップチップ実装の加速度センサデバイスの断面図の一部である。図６Ｂに図示されたフリップチップ実装の加速度センサデバイス６００’と類似の構成要素には、図６Ｂと同一の参照番号を付与する。
図７を参照すると、例えば、Ａ１．１５ｍｍ、Ｂ０．１ｍｍ、Ｃ１．６ｍｍ、Ｄ０．１７ｍｍ、Ｅ０．７ｍｍ、Ｆ０．５ｍｍ、Ｇ０．１ｍｍ、に設計する。但し、これらは一例であって、本発明はこの寸法に限定されない。それぞれの寸法は、パッケージのサイズによって変更されてもよい。
（実施形態３）
次に、本実施形態３に係る加速度センサデバイスを図１２乃至図１４を参照して説明する。本実施形態では、加速度センサと共に制御ＩＣをパッケージ化する場合を説明するが、本発明はこれに限定されず、センサのみがパッケージ化されてもよい。本実施形態３に係る加速度センサデバイスは、実施形態１に係るキャビティ基板を使用した加速度センサデバイス１００’の第１基板を除いては、実施形態１に係る加速度センサデバイス１００’と同様の構成を有している。そのため、図１Ｂに示した加速度センサデバイス１００’と同様の構成要素又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。
図１２は、本発明の実施形態３に係る加速度センサデバイスの全体構成を示す断面図である。図１２は、キャビティ基板を使用し、多層基板である基板２０１の最下層に金属基板である第１基板１０２’が配置されている場合の加速度センサデバイス２００の断面図である。図１２に示される本実施形態３に係る加速度センサデバイス２００は、加速度センサデバイス２００に使用されている多層基板２０１を除いては、実施形態１に係る加速度センサデバイス１００’と同様の構成を有している。そのため、図１Ｂに示した加速度センサデバイス１００’と同様の構成要素又は類似の構成要素には同一の参照番号を付与し、重複する説明は省略する。
図１２を参照すると、加速度センサデバイス２００は、多層基板２０１、制御ＩＣ１０６、センサ１０７、電極１１１、センサ上部キャップ１１２、センサ下部キャップ２１０、絶縁層２０６、パッケージキャップ１１３、電極２０５、配線１１５、及び配線１１６を含む。多層基板２０１は、凹形状の収納空間（キャビティ）２０２が形成されたキャビティ基板であり、加速度センサデバイス２００のパッケージ内部は中空である。
多層基板２０１は、金属基板である第１基板１０２’と、第１基板１０２上に配置されて絶縁物質を含む第２基板１０３と、第２基板１０３上に配置されて導電物質を含む第３基板２０４と、第１基板１０２’の一部を覆う絶縁層２０３と、第３基板２０４の一部を覆う絶縁層２０６とを含む５層により形成される。第３基板２０４に含まれる導電物質とは、金属などであり、例えば、銅、銀、金、ニッケル、パラジウムなどを用いることができる。第２基板１０３に含まれる絶縁物質には、絶縁性樹脂を用いる。例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。本実施形態では、多層基板２０１が第１基板１０２’及び第３基板２０４からなるメタル２層を含む例を説明する。但し、本発明はこれに限定されず、基板２０１の層は、メタル２層を含む５層以下であってもよく、メタル２層を含む５層以上であってもよい。多層基板２０１には、上述したように制御ＩＣ１０６及びセンサ１０７を収納する凹部（キャビティ）２０２がエッチングやレーザ加工などによって形成される。図１２においては、第２基板１０３は完全にキャビティ加工されており、第３基板２０４はパターニングされている。さらに、図１２に示す本発明の実施形態３の加速度デバイス２００において、第１基板１０２’が底部となるように凹部（キャビティ）２０２が形成されている。第１基板１０２’はパターニングされており、多層配線基板２０１に形成された凹部（キャビティ）２０２に対応する第１基板１０２’ａは絶縁層２０３に覆われている。第１基板１０２’は、熱伝導率が優れた金属を含み、例えば銅を含んでもよいが、これに限定されない。第１基板１０２’の厚さは、加速度センサデバイス２００のパッケージの強度を考慮すると、１５μｍ〜８０μｍであることが好ましい。多層配線基板２０１に形成された凹部（キャビティ）２０２に対応する第１基板１０２’ａ上には制御ＩＣ１０６が接着剤によって実装配置される。第３基板２０４と多層配線基板２０１に形成された凹部２０２に対応していない第１基板１０２’ｂとは、電極パッド又は外部接続用パッドとして機能してもよい。
絶縁層２０３は、有機材料などの絶縁性樹脂を含み、例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。
センサ１０７は、錘部１１０と、錘部１１０に接続された可撓部１０９と、可撓部１０９に接続された支持部１０８と、可撓部１０９に配置されて可撓部１０９の変位をＸＹＺの３軸方向で検出する複数のピエゾ抵抗素子（図示せず）と、電極１１１とを含む。第１実施形態において説明した加速度センサと同様に、加速度がセンサ１０７に加わると、錘部１１０が変位し、この変位に伴って可撓部１０９が撓む。可撓部１０９が撓むと、可撓部１０９に配置されたピエゾ抵抗素子に力が加わり、ピエゾ抵抗素子の抵抗値が変化する。この抵抗値の変化を検出して、加速度センサデバイス２００に加えられた加速度の大きさ、方向などを検出する。センサ１０７からの信号は、電極１１１から配線１１５を通して制御ＩＣ１０６に伝達され、制御ＩＣ１０６からの信号は、電極２０５、配線１１６、第３基板２０４、貫通電極１０５、及び第１基板１０２’ｂを介して外部に伝達される。各配線と各電極とは絶縁樹脂でポッティングされてもよい。センサ上部キャップ１１２は、錘部１１０と可撓部１０９の上方向への過大な変位を制限し、破損などを防止する。センサ下部キャップ２１０は、センサ１０７内の気密状態を保持し、錘部１１０の下方向への過大な動きを制限する。但し、センサ上部キャップ１１２及びセンサ下部キャップ２１０は省略されてもよく、その場合は、図１０Ｂに示すように、パッケージキャップ１１３のセンサに対応する部分に凸形状のストッパーを設けて、パッケージキャップ１１３がセンサ上部キャップ１１２と同一の役割を果たしてもよい。また、制御ＩＣ１０６がセンサ下部キャップ２１０と同じ役割を果たしてもよい。
絶縁層２０６は、カバーレイヤーとして第３基板２０４とパッケージキャップ１１３との間に配置される。絶縁層２０６は、有機材料などの絶縁性樹脂を含み、例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。
図１３（ａ）は、図１２に示した加速度センサデバイス２００のパッケージの一部を下面から透過して見た平面図であり、図１３（ｂ）は、図１３（ａ）のｃ−ｃ’線から見た断面図である。尚、図１３（ａ）及び（ｂ）において、絶縁層２０３、第１基板１０２’、第２基板１０３、第３基板２０４、凹部（キャビティ）２０２、制御ＩＣ１０６、貫通電極１０５、及び絶縁層２０６以外の加速度センサデバイス２００の構成は省略する。絶縁層２０３の表面にはダミーパッド２０９が配置されるが、ダミーパッド２０９は省略されてもよい。図１３（ａ）及び（ｂ）から明らかなように、制御ＩＣ１０６は、第１基板１０２’上に直接配置される。
図１２に示されるように、多層基板２０１に形成された凹部（キャビティ）２０２内に制御ＩＣ１０６及びセンサ１０７の一部または全体が収納されるため、加速度センサデバイス２００のパッケージ全体も高さを低くすることが可能である。さらに、金属基板である第１基板１０２’が多層基板２０１に使用されているため、多層基板２０１に形成されるキャビティが深い場合であっても、加速度センサデバイス２００のパッケージ全体の強度が向上し、反りが低減される。また、第１基板１０２’上に制御ＩＣ１０６が接着剤によって実装配置されているため、例えば、第１基板１０２’が銅を含む場合、銅の熱膨張係数は（１７．５ｐｐｍ／℃）であり、樹脂の熱膨張係数（約２０ｐｐｍ／℃）よりも制御ＩＣ１０６に使用されるシリコンの熱膨張係数（３．３ｐｐｍ／℃）に近いため、高温時及び低温時における応力が低減される。さらに、第１基板１０２’は、実施形態１で説明した第１基板１０２の１０２ｂ部分に使用される絶縁物質よりも熱伝導率が高い金属を含む金属基板であるため、制御ＩＣ１０６及びセンサ１０７からの発熱を放熱する効果を有する。
図１４は、多層基板２０１’に開口２０２’を設け、熱伝導性に優れた物質を含む金属基板２１７を多層基板２０１’の開口２０２’を塞ぐように配置し、多層基板２０１’と金属基板２１７とによって、凹形状の収納空間（凹部）を形成した場合の加速度センサデバイス２００’の断面図である。図１４を参照すると、加速度センサデバイス２００’は、開口２０２’を有する多層基板２０１’、多層基板２０１’の開口２０２’を塞ぐ金属基板２１７、金属基板２１７を覆う絶縁層２０３、制御ＩＣ１０６、センサ１０７、電極１１１、センサ上部キャップ１１２、絶縁層２０６、パッケージキャップ１１３、電極２０５、配線１１５、及び配線１１６を含む。図１４に記載された加速度センサデバイス２００’のパッケージ内部は中空である。
多層基板２０１’は、導電物質を含む第１基板２０８、絶縁物質を含む第２基板１０３、導電物質を含む第３基板２０４及び第３基板の一部を覆う絶縁層２０６を含む。第１基板２０８及び第３基板２０４に含まれる導電物質とは、金属などであり、例えば、銅、銀、金、ニッケル、パラジウムなどを用いることができる。第２基板１０３に含まれる絶縁物質には、絶縁性樹脂を用いる。例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。本実施形態では、多層基板２０１が第１基板２０８及び第３基板２０４からなるメタル２層、第２基板１０３及び絶縁層２０６を含む４層からなる例を説明する。但し、本発明はこれに限定されず、基板２０１の層は、メタル２層を含む４層以下であってもよく、メタル２層を含む４層以上であってもよい。上述のように、多層基板２０１’は開口２０２’を有しており、この開口２０２’を塞ぐように金属基板２１７が配置される。
金属基板２１７は、多層基板２０１’に設けられた開口２０２’を塞ぐように配置され、多層基板２０１’の開口２０２’に面する面と対向する面側は絶縁層２０３によって覆われる。図１４に示すように、多層基板２０１’と金属基板２１７とによって、凹形状の収納空間（凹部）が形成され、金属基板２１７によって塞がれた多層基板２０１’の開口２０２’内の金属基板２１７上に制御ＩＣ１０６が配置される。金属基板２１７は、熱伝導率が優れた金属を含み、例えば銅を含んでもよいが、これに限定されない。金属基板２１７の厚さは、パッケージの強度を考慮すると、１５μｍ〜８０μｍであることが好ましい。金属基板２１７部上に制御ＩＣ１０６が接着剤によって実装配置される。多層基板２０１’及び金属基板２１７以外の加速度センサデバイス２００’の構成は、図１２に記載の加速度センサデバイス２００の構成と同様であるため、詳細な説明は省略する。
図１４に示されるように、多層基板２０１’の開口２０２’と金属基板２１７とによって形成された凹形状の収納空間（凹部）に、金属基板２１７上に配置された制御ＩＣ１０６及びセンサ１０７の一部または全体が収納されるため、加速度センサデバイス２００’のパッケージ全体も高さを低くすることが可能である。さらに、多層基板２０１’に形成された開口２０２’を塞ぐように金属基板２１７が配置されているため、加速度センサデバイス２００’のパッケージ全体の強度が向上し、反りが低減される。また、金属基板２１７上に制御ＩＣ１０６が接着剤によって実装配置されているため、金属基板２１７が銅を含む場合、銅の熱膨張係数は（１７．５ｐｐｍ／℃）であり、樹脂の熱膨張係数（約２０ｐｐｍ／℃）よりも制御ＩＣ１０６に使用されるシリコンの熱膨張係数（３．３ｐｐｍ／℃）に近いため、高温時及び低温時における応力が低減される。さらに、金属基板２１７は、実施形態１で説明した第１基板１０２の１０２ｂ部分に使用される絶縁物質よりも熱伝導率が高い金属を含む金属基板であるため、制御ＩＣ１０６及びセンサ１０７からの発熱を放熱する効果を有する。
（実施形態４）
上述の実施形態１乃至実施形態３では、基板上に制御ＩＣ及びセンサを積層した構造を説明したが、本発明の加速度センサデバイスの全体構成は実施形態１乃至実施形態２で述べた構成に限定されない。図８Ａ及び図８Ｂは、本発明の実施形態４に係る加速度センサデバイスの全体構成の他の例を示す断面図である。図８Ａは、図１Ａに記載の通常基板を使用して、制御ＩＣ１０６とセンサ１０７とを基板１０１上に並べて配置した場合の加速度センサデバイス８００の断面図である。図８Ｂは、図１Ｂに記載のキャビティ基板を使用して、制御ＩＣ１０６とセンサ１０７とを基板１０１’上に並べて配置した場合の加速度センサデバイス８００’断面図である。図８Ａ及び図８Ｂに示すように、基板上１０１または１０１’上に制御ＩＣ１０６とセンサ１０７とを並べて配置し、必要な配線などを行い、パッケージキャップ１１３によって覆い、パッケージ化してもよい。この場合、図示するように制御ＩＣ１０６とセンサ１０７とは同じパッケージキャップ１１３により覆われてもよく、図示していないが、別々のパッケージキャップにより覆われてもよい。パッケージキャップ１１３は、実施形態１及び実施形態２と同様に基板１０１又は１０１’の熱膨張係数の値と近い又はほぼ同一の熱膨張係数の値を有する有機材料を含み、センサデバイスの内側は中空状態である。
図９Ａ及び図９Ｂは、実施形態１乃至実施形態３のいずれかの加速度センサデバイスを用いた半導体装置を示し、例えば、センサモジュール９００及び９００’の一例を示す。センサモジュール９００及び９００’は、例えば、携帯電話、ＰＤＡなどに用いられる。なお、本明細書において半導体装置とは、半導体技術を利用して機能しうる装置全般を指し、電子部品および電子機器も半導体装置の範囲に含まれるものとする。
図９Ａは、加速度センサデバイスを用いたセンサモジュール９００を示す。センサモジュール９００は、実装基板９０１及びセンサチップ９０２を含む。センサチップ９０２は、図１Ａ又は図１Ｂ、或いは図６Ａ又は図６Ｂ、若しくは図８Ａ又は図８Ｂに示した、有機材料を含み、配線を有する基板上に実装され、且つ有機材料を含み、例えば、絶縁性樹脂で構成されたパッケージで覆われたセンサ及び制御ＩＣを含むセンサデバイスを含む。
実装基板９０１は、有機材料からなる基板であり、例えば絶縁性樹脂で構成される。実装基板９０１の上面には、センサチップ９０２の配線と電気的に接続するための配線（図示せず）が形成されている。図９Ａに示すように、実装基板９０１上にセンサチップ９０２を実装する際、従来のセラミックパッケージを用いるセンサチップとは異なり、実装基板９０１の熱膨張係数の値とセンサチップ９０２のパッケージの熱膨張係数の値とが近くなるため、実装基板９０１とセンサチップ９０２のパッケージとの接続の信頼性が高くなり、大型パッケージ、薄型パッケージ、狭ギャップ実装に有利となる。実装基板９０１の熱膨張係数の値とセンサチップ９０２のパッケージの熱膨張係数の値とは、ほぼ同一であり、両者の熱膨張係数の差は、±３ｐｐｍ以内である。実装基板９０１とセンサチップ９０２のパッケージとを接着させる接着剤は、実装基板９０１やセンサチップ９０２のパッケージの熱膨張係数の値と近い熱膨張係数の値を有する樹脂であることが好ましい。しかし、本発明はこれに限定されず、実装基板９０１とセンサチップ９０２のパッケージとは、バンプを介して接続されてもよい。
図９Ｂは、センサチップ及び制御ＩＣを含む信号処理チップを用いたセンサモジュール９００’を示す。図９Ａと類似の構成要素には、同一の参照番号を付与し、重複する説明は省略する。センサモジュール９００’は、実装基板９０１とセンサチップ９０２’と制御ＩＣを含む信号処理チップ９０３とを含む。実装基板９０１は、図９Ａに示された実装基板と同様である。図９Ｂに示された実装基板９０１の上面には、センサチップ９０２’の配線及び信号処理チップ９０３の配線と電気的に接続するための配線（図示せず）が形成されている。センサチップ９０２は、有機材料を含み、配線を有する基板上に実装され、且つ有機材料を含み、例えば、絶縁性樹脂で構成されたパッケージで覆われたセンサデバイスを含む。信号処理チップ９０３は、センサチップ９０２’のセンサから伝達される信号などの処理を行なう制御ＩＣを含み、センサチップ９０２’のセンサと同様に、有機材料を含み、配線を有する基板上に実装され、且つ有機材料を含み、例えば、絶縁性樹脂で構成されたパッケージで覆われている。
実装基板９０１上にセンサデバイス９０２’及び信号処理チップ９０３を実装する際、従来のセラミックパッケージを用いるセンサチップとは異なり、実装基板９０１の熱膨張係数の値とセンサチップ９０２’のパッケージの熱膨張係数の値と信号処理チップ９０３の熱膨張係数の値とが近くなるため、実装基板９０１とセンサチップ９０２’のパッケージ及び信号処理チップ９０３との接続の信頼性が高くなり、大型パッケージ、薄型パッケージ、狭ギャップ実装に有利となる。実装基板９０１の熱膨張係数の値とセンサチップ９０２’のパッケージの熱膨張係数の値と信号処理チップ９０３の熱膨張係数の値とは、ほぼ同一であり、各々の熱膨張係数の差は、±３ｐｐｍ以内である。実装基板９０１とセンサチップ９０２’のパッケージ及び信号処理チップ９０３とを接着させる接着剤は、実装基板９０１、センサチップ９０２’のパッケージ及び信号処理チップ９０３のそれぞれの熱膨張係数の値と近い熱膨張係数の値を有する樹脂であることが好ましい。しかし、本発明はこれに限定されず、実装基板９０１とセンサチップ９０２’のパッケージ及び信号処理チップ９０３とは、バンプを介して接続されてもよい。
以上のセンサモジュール９００、９００’のように、有機材料を含む実装基板に、有機材料を含む基板に実装されて、有機材料を含むパッケージに覆われるチップを実装する場合、両者の接合の信頼性が高くなるため、装置の信頼性を向上させることが可能となる。
１０１、６０１ 基板
１０５、６０５ 貫通電極
１０６、６０６ 制御ＩＣ
１０７、６０７ センサ
１１２、６１２ センサ上部キャップ
１１３、６１３ パッケージキャップ
６１４ バンプ

Claims (24)

  1. 有機材料を含み、配線を有する基板と、
    前記基板上に配置されて、前記配線と電気的に接続されたセンサと、
    前記基板上に配置されて、且つ前記センサを覆う有機材料を含むパッケージキャップと、
    を具備し、
    前記パッケージキャップの内側は中空であることを特徴とするセンサデバイス。
  2. 前記基板は、凹部を含み、
    前記センサの一部または全体は、前記凹部内に収納されていることを特徴とする請求項１に記載のセンサデバイス。
  3. 前記基板上に配置されたＩＣをさらに具備し、
    前記センサは、前記ＩＣ上に配置されることを特徴とする請求項１又は請求項２に記載されたセンサデバイス。
  4. 前記ＩＣと前記センサとを電気的に接続するバンプをさらに具備することを特徴とする請求項３に記載のセンサデバイス。
  5. 前記基板上に配置されたＩＣをさらに具備し、
    前記センサと前記ＩＣとは、前記基板上に並んで配置されることを特徴とする請求項１又は請求項２に記載のセンサデバイス。
  6. 前記ＩＣは、前記センサと共に前記パッケージキャップに覆われることを特徴とする請求項５に記載のセンサデバイス。
  7. 前記ＩＣを覆う、有機材料を含むパッケージキャップをさらに含むことを特徴とする請求項５に記載のセンサデバイス。
  8. 前記基板の熱膨張係数の値と前記パッケージキャップの熱膨張係数の値とは略等しいことを特徴とする請求項１乃至請求項７のいずれかに記載のセンサデバイス。
  9. 前記センサは、外力に応じて変位する変位部を有することを特徴とする請求項１乃至請求項８のいずれかに記載のセンサデバイス。
  10. 前記センサは、外力に応じて変位する錘部と前記錘部の変位に応じて撓む可撓部とを有する力学量センサであることを特徴とする請求項１乃至請求項８のいずれかに記載のセンサデバイス。
  11. 有機材料を含み、配線を有する基板上にセンサを配置し、
    前記配線と前記センサとを電気的に接続し、
    有機材料を含むパッケージキャップを前記基板上に配置して前記センサを覆って封止すること
    を含むセンサデバイスの製造方法。
  12. 前記基板は、凹部を含み、
    前記センサの一部または全体は、前記凹部内に収納されることを特徴とする請求項１１に記載のセンサデバイスの製造方法。
  13. 前記センサと前記パッケージキャップとの間が中空であることを特徴とする請求項１１又は請求項１２に記載のセンサデバイスの製造方法。
  14. 前記基板上にＩＣをさらに配置し、
    前記センサは、前記ＩＣ上に配置されることを特徴とする請求項１１又は請求項１２のいずれかに記載のセンサデバイスの製造方法。
  15. 前記センサは、前記ＩＣとバンプを介して電気的に接続されることを特徴とする請求項１４に記載のセンサデバイスの製造方法。
  16. 有機材料を含み、配線を有する基板上に複数のセンサを配置し、
    前記配線と前記複数のセンサとをそれぞれ電気的に接続し、
    有機材料を含む複数のパッケージキャップを前記複数のセンサを覆うように前記基板上に一括で配置して封止し、
    前記複数のパッケージキャップで覆われた前記複数のセンサをそれぞれ個片化すること、
    を含むセンサデバイスの製造方法。
  17. 前記基板は、複数の凹部を含み、
    前記複数のセンサの各々の一部または全体は、前記凹部内にそれぞれ収納されることを特徴とする請求項１６に記載のセンサデバイスの製造方法。
  18. 前記複数のセンサと前記複数のパッケージキャップとの間が中空であることを特徴とする請求項１６又は請求項１７に記載のセンサデバイスの製造方法。
  19. 複数のＩＣを前記基板上に配置し、
    前記複数のセンサは、前記複数のＩＣ上にそれぞれ配置されることを特徴とする請求項１６又は請求項１７に記載のセンサデバイスの製造方法。
  20. 前記複数のセンサと前記複数のＩＣとは、バンプを介してそれぞれ電気的に接続されることを特徴とする請求項１９に記載のセンサデバイスの製造方法。
  21. 有機材料を含み、配線を有する基板と、
    前記基板上に配置されて、前記配線に接続された請求項１乃至請求項１０のいずれか一項に記載されたセンサデバイスと、
    を含む半導体装置。
  22. 凹部又は開口を有する基板と、
    前記基板の凹部又は開口に配置された金属基板と、
    前記金属基板上に配置されたＩＣと、
    前記ＩＣ上に配置され、前記ＩＣと電気的に接続されたセンサと、
    前記基板上に配置されて、且つ前記センサを覆うパッケージキャップと、
    を具備し、
    前記パッケージキャップの内側は中空であることを特徴とするセンサデバイス。
  23. 前記金属基板は、銅を含むことを特徴とする請求項２２に記載のセンサデバイス。
  24. 前記ＩＣは、前記金属基板と接着剤を介して配置されていることを特徴とする請求項２２に記載のセンサデバイス。
JP2010224332A 2009-11-19 2010-10-01 センサデバイス及びその製造方法 Pending JP2011128140A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010224332A JP2011128140A (ja) 2009-11-19 2010-10-01 センサデバイス及びその製造方法
PCT/JP2010/070617 WO2011062242A1 (ja) 2009-11-19 2010-11-18 センサデバイス及びその製造方法
US13/475,056 US9476898B2 (en) 2009-11-19 2012-05-18 Sensor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009263929 2009-11-19
JP2009263929 2009-11-19
JP2010224332A JP2011128140A (ja) 2009-11-19 2010-10-01 センサデバイス及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015040460A Division JP5943107B2 (ja) 2009-11-19 2015-03-02 センサデバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011128140A true JP2011128140A (ja) 2011-06-30
JP2011128140A5 JP2011128140A5 (ja) 2013-11-14

Family

ID=44059715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224332A Pending JP2011128140A (ja) 2009-11-19 2010-10-01 センサデバイス及びその製造方法

Country Status (3)

Country Link
US (1) US9476898B2 (ja)
JP (1) JP2011128140A (ja)
WO (1) WO2011062242A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013076600A (ja) * 2011-09-30 2013-04-25 Hitachi Automotive Systems Ltd Ｍｅｍｓセンサ
WO2015068585A1 (ja) * 2013-11-07 2015-05-14 ダイセル・エボニック株式会社 封止部材、この封止部材で封止された封止基板及びその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6314731B2 (ja) * 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
DE102014112672B4 (de) * 2014-09-03 2018-05-09 Snaptrack, Inc. Abdeckung für ein Bauelement und Verfahren zur Herstellung einer Abdeckung für ein Bauelement
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9899442B2 (en) 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
TWI545714B (zh) * 2015-03-06 2016-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
US9741586B2 (en) 2015-06-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structures
JP6191728B2 (ja) * 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール
US10145906B2 (en) 2015-12-17 2018-12-04 Analog Devices Global Devices, systems and methods including magnetic structures
CN106374208B (zh) * 2016-10-09 2019-06-18 华进半导体封装先导技术研发中心有限公司 高带宽有机基板天线结构和制作方法
US10239746B2 (en) * 2016-11-11 2019-03-26 Analog Devices, Inc. Vertical stopper for capping MEMS devices
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815302A (ja) * 1994-06-27 1996-01-19 Taiyo Yuden Co Ltd 加速度センサー
JPH0961271A (ja) * 1995-08-29 1997-03-07 Mitsubishi Electric Corp 半導体式センサ及びその製造方法
JPH0989925A (ja) * 1995-09-21 1997-04-04 Fuji Electric Co Ltd 半導体加速度センサ
JP2591999Y2 (ja) * 1990-01-22 1999-03-10 日本電気株式会社 集積回路のパッケージの構造
JP2004525357A (ja) * 2001-01-10 2004-08-19 シルバーブルック リサーチ ピーティワイ リミテッド ウエハスケールで設けられるキャップによって保護される加速度計
JP2005166909A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd パッケージ及びその製造方法
JP2006145410A (ja) * 2004-11-22 2006-06-08 Matsushita Electric Works Ltd 物理量センサの実装構造
JP2007114064A (ja) * 2005-10-20 2007-05-10 Denso Corp センサの製造方法及びセンサ
WO2007061050A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. センサ装置及びその製造方法
JP2008020433A (ja) * 2006-06-13 2008-01-31 Denso Corp 力学量センサ
JP2009103530A (ja) * 2007-10-22 2009-05-14 Denso Corp センサ装置
JP2009188374A (ja) * 2008-01-07 2009-08-20 Epson Toyocom Corp 電子部品用パッケージ及び圧電振動子

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2361589A (en) * 1940-08-14 1944-10-31 American Optical Corp Lens
JP2591999B2 (ja) 1989-07-01 1997-03-19 忠 井浦 ロータリ寝台
JP3161736B2 (ja) 1994-04-05 2001-04-25 株式会社 日立製作所 加速度センサ
JPH09297054A (ja) * 1996-05-07 1997-11-18 Matsushita Electric Ind Co Ltd 光検出器
US6531334B2 (en) * 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
JPH1164369A (ja) * 1997-08-26 1999-03-05 Nippon Inter Electronics Corp 半導体センサ
US6037655A (en) * 1998-01-12 2000-03-14 Eastman Kodak Company Linear image sensor package assembly
JP4292622B2 (ja) 1999-04-15 2009-07-08 株式会社デンソー 半導体装置の製造方法
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP3960079B2 (ja) 2002-03-01 2007-08-15 株式会社デンソー 力学量センサ
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
JP4089961B2 (ja) 2003-01-06 2008-05-28 日立金属株式会社 加速度センサ
US20050082654A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and self-locating method of making capped chips
DE10352285A1 (de) * 2003-11-08 2005-06-09 Dr. Johannes Heidenhain Gmbh Optoelektronische Bauelementanordnung
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
US20050205988A1 (en) * 2004-03-19 2005-09-22 Epic Technology Inc. Die package with higher useable die contact pad area
JP2005292009A (ja) * 2004-04-01 2005-10-20 Denso Corp 赤外線式ガス検出器及び検出方法
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
KR100701645B1 (ko) * 2004-08-02 2007-03-30 도레이새한 주식회사 연성회로기판용 적층구조체의 제조방법
JP2006250760A (ja) 2005-03-11 2006-09-21 Omron Corp センサ
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP4827593B2 (ja) * 2005-07-19 2011-11-30 パナソニック株式会社 半導体装置およびその製造方法
JP5174673B2 (ja) * 2005-10-14 2013-04-03 エスティーマイクロエレクトロニクス エス．アール．エル． 基板レベル・アセンブリを具えた電子装置及びその製造処理方法
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
KR100985453B1 (ko) 2005-11-25 2010-10-05 파나소닉 전공 주식회사 센서 장치 및 그 제조 방법
CN101317263B (zh) 2005-11-25 2012-03-21 松下电工株式会社 传感器装置及其制造方法
TW200733264A (en) 2005-11-25 2007-09-01 Matsushita Electric Works Ltd Method of producing wafer-level package structure
EP1953814B1 (en) 2005-11-25 2017-09-06 Panasonic Intellectual Property Management Co., Ltd. Wafer level package structure and method for manufacturing same
JP2007150507A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Works Ltd マイクロホンパッケージ
US7414310B2 (en) * 2006-02-02 2008-08-19 Stats Chippac Ltd. Waferscale package system
JP4269292B2 (ja) 2006-05-30 2009-05-27 日立金属株式会社 ３軸加速度センサー
JP5545281B2 (ja) 2006-06-13 2014-07-09 株式会社デンソー 力学量センサ
US8389314B2 (en) * 2006-10-03 2013-03-05 Analog Devices, Inc. MEMS device with roughened surface and method of producing the same
KR101070921B1 (ko) * 2006-10-19 2011-10-06 삼성테크윈 주식회사 이미지 센서용 칩 패키지 및 그 제조방법
WO2008053849A1 (fr) * 2006-11-02 2008-05-08 Toppan Printing Co., Ltd. Périphérique d'imagerie à l'état condensécondensé et procédé de fabrication correspondant
JP2008159882A (ja) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd センサ装置の製造方法
US7736946B2 (en) * 2007-02-07 2010-06-15 Honeywell International Inc. System and method for sealing a MEMS device
JP2008271424A (ja) * 2007-04-24 2008-11-06 Matsushita Electric Works Ltd 音響センサ
JP5089767B2 (ja) 2008-03-24 2012-12-05 アルプス電気株式会社 圧力センサパッケージ
JP5417737B2 (ja) 2008-04-23 2014-02-19 パナソニック株式会社 慣性力センサ
JP5343969B2 (ja) * 2008-07-25 2013-11-13 日本電気株式会社 封止パッケージ、プリント回路基板、電子機器及び封止パッケージの製造方法
JP2010181243A (ja) * 2009-02-04 2010-08-19 Denso Corp 容量式力学量センサ装置の製造方法
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
JP4947191B2 (ja) * 2010-06-01 2012-06-06 オムロン株式会社 マイクロフォン
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8791536B2 (en) * 2011-04-28 2014-07-29 Aptina Imaging Corporation Stacked sensor packaging structure and method
JP5875313B2 (ja) * 2011-09-30 2016-03-02 キヤノン株式会社 電子部品および電子機器ならびにこれらの製造方法。

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591999Y2 (ja) * 1990-01-22 1999-03-10 日本電気株式会社 集積回路のパッケージの構造
JPH0815302A (ja) * 1994-06-27 1996-01-19 Taiyo Yuden Co Ltd 加速度センサー
JPH0961271A (ja) * 1995-08-29 1997-03-07 Mitsubishi Electric Corp 半導体式センサ及びその製造方法
JPH0989925A (ja) * 1995-09-21 1997-04-04 Fuji Electric Co Ltd 半導体加速度センサ
JP2004525357A (ja) * 2001-01-10 2004-08-19 シルバーブルック リサーチ ピーティワイ リミテッド ウエハスケールで設けられるキャップによって保護される加速度計
JP2005166909A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd パッケージ及びその製造方法
JP2006145410A (ja) * 2004-11-22 2006-06-08 Matsushita Electric Works Ltd 物理量センサの実装構造
JP2007114064A (ja) * 2005-10-20 2007-05-10 Denso Corp センサの製造方法及びセンサ
WO2007061050A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. センサ装置及びその製造方法
JP2008020433A (ja) * 2006-06-13 2008-01-31 Denso Corp 力学量センサ
JP2009103530A (ja) * 2007-10-22 2009-05-14 Denso Corp センサ装置
JP2009188374A (ja) * 2008-01-07 2009-08-20 Epson Toyocom Corp 電子部品用パッケージ及び圧電振動子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013076600A (ja) * 2011-09-30 2013-04-25 Hitachi Automotive Systems Ltd Ｍｅｍｓセンサ
WO2015068585A1 (ja) * 2013-11-07 2015-05-14 ダイセル・エボニック株式会社 封止部材、この封止部材で封止された封止基板及びその製造方法

Also Published As

Publication number Publication date
US20120248553A1 (en) 2012-10-04
US9476898B2 (en) 2016-10-25
WO2011062242A1 (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
JP2011128140A (ja) センサデバイス及びその製造方法
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
JP5045769B2 (ja) センサ装置の製造方法
US7788976B2 (en) Semiconductor acceleration sensor device and method for manufacturing the same
JP4518992B2 (ja) 半導体チップパッケージ及びその製造方法
US9731959B2 (en) Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
US8878357B2 (en) Electronic component device, method of manufacturing the same and wiring substrate
JP4675945B2 (ja) 半導体装置
JP5943107B2 (ja) センサデバイス及びその製造方法
JP2006351590A (ja) マイクロデバイス内蔵基板およびその製造方法
CN106206460B (zh) 晶片封装体及其制造方法
JP5771915B2 (ja) Ｍｅｍｓデバイス及びその製造方法
JP5389752B2 (ja) 電子部品パッケージの製造方法
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
JP5742170B2 (ja) Ｍｅｍｓデバイス、その製造方法、及びそれを有する半導体装置
US20070194419A1 (en) Semiconductor module and method of manufacturing the same
JP2008113894A (ja) 半導体装置及び、電子装置
KR102004797B1 (ko) 센서 패키지 및 그 제조 방법
JP5742172B2 (ja) Ｍｅｍｓデバイス及びその製造方法
TWI663692B (zh) Pressure sensor package structure
US20080164598A1 (en) Semiconductor module
KR20160051310A (ko) 센서 패키지 및 그 제조 방법
JP2009145331A (ja) 半導体加速度センサ装置
JP2008073818A (ja) 電子部品および複合電子部品
JP2009229349A (ja) 加速度センサパッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202