JP2001351929A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001351929A JP2001351929A JP2000173885A JP2000173885A JP2001351929A JP 2001351929 A JP2001351929 A JP 2001351929A JP 2000173885 A JP2000173885 A JP 2000173885A JP 2000173885 A JP2000173885 A JP 2000173885A JP 2001351929 A JP2001351929 A JP 2001351929A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor device
- support plate
- conductive adhesive
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 207
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000853 adhesive Substances 0.000 claims abstract description 209
- 230000001070 adhesive effect Effects 0.000 claims description 202
- 238000007789 sealing Methods 0.000 claims description 45
- 229910052709 silver Inorganic materials 0.000 claims description 29
- 239000004332 silver Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 239000000725 suspension Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000007613 environmental effect Effects 0.000 abstract description 2
- 239000000383 hazardous chemical Substances 0.000 abstract 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 44
- 239000000463 material Substances 0.000 description 28
- 239000000945 filler Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 230000005855 radiation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000006353 environmental stress Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/3001—Structure
- H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3012—Layout
- H01L2224/30179—Corner adaptations, i.e. disposition of the layer connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/305—Material
- H01L2224/30505—Layer connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4801—Structure
- H01L2224/48011—Length
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 動作時の発熱に対しても安定して動作する環
境有害物質(鉛)を使用しない半導体装置を提供する。 【解決手段】 半導体チップを支持する支持板と、前記
支持板上に接着剤を介して固定される半導体チップとを
有する半導体装置であって、前記半導体チップは、相互
に接着領域を分けて設けられる高熱伝導性接着剤と高接
合強度接着剤によって前記支持板に固定されている。高
熱伝導性接着剤は前記固定面全域内において複数箇所に
設けられ、高熱伝導性接着剤は半導体チップの発熱部に
対応している。高接合強度接着剤は高熱伝導性接着剤を
囲むように設けられている。両接着剤はいずれも環境有
害物質である鉛が含まれていない。
境有害物質(鉛)を使用しない半導体装置を提供する。 【解決手段】 半導体チップを支持する支持板と、前記
支持板上に接着剤を介して固定される半導体チップとを
有する半導体装置であって、前記半導体チップは、相互
に接着領域を分けて設けられる高熱伝導性接着剤と高接
合強度接着剤によって前記支持板に固定されている。高
熱伝導性接着剤は前記固定面全域内において複数箇所に
設けられ、高熱伝導性接着剤は半導体チップの発熱部に
対応している。高接合強度接着剤は高熱伝導性接着剤を
囲むように設けられている。両接着剤はいずれも環境有
害物質である鉛が含まれていない。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係わり、特に、発熱量の大きい半導体チップ
を鉛を用いることなく支持基板に固定する技術に関し、
例えば、携帯機器等の電源等に使用する低電気抵抗化に
よる低電圧駆動用パワートランジスタ、レーザビームプ
リンタ等の高出力機器の電源等に使用する低熱抵抗のパ
ワートランジスタ、自動車電装機器等に使用する大電流
用パワートランジスタ等の製造に適用して有効な技術に
関する。
製造方法に係わり、特に、発熱量の大きい半導体チップ
を鉛を用いることなく支持基板に固定する技術に関し、
例えば、携帯機器等の電源等に使用する低電気抵抗化に
よる低電圧駆動用パワートランジスタ、レーザビームプ
リンタ等の高出力機器の電源等に使用する低熱抵抗のパ
ワートランジスタ、自動車電装機器等に使用する大電流
用パワートランジスタ等の製造に適用して有効な技術に
関する。
【0002】
【従来の技術】携帯電話,ビデオカメラなどの充電器,
オフィスオートメーション(OA)機器等の電源回路に
組み込まれる電源用トランジスタとして、低オン抵抗に
よる低電圧駆動用パワートランジスタが知られている。
たとえば、低電圧駆動用パワートランジスタについて
は、株式会社日立製作所半導体事業部発行、「日立デー
タブック:日立半導体パッケージ」1997年9月発行、P3
29に記載されている。
オフィスオートメーション(OA)機器等の電源回路に
組み込まれる電源用トランジスタとして、低オン抵抗に
よる低電圧駆動用パワートランジスタが知られている。
たとえば、低電圧駆動用パワートランジスタについて
は、株式会社日立製作所半導体事業部発行、「日立デー
タブック:日立半導体パッケージ」1997年9月発行、P3
29に記載されている。
【0003】一方、半導体チップを支持基板等のチップ
固定部に固定する接合材として、半田,導電性接着剤,
銀ペースト等が用いられている。導電性接着剤として
は、例えば、特開平11-66956号公報に開示されているよ
うに、導電性貴金属粒子, 合成樹脂及び有機溶剤を含む
接着剤がある。
固定部に固定する接合材として、半田,導電性接着剤,
銀ペースト等が用いられている。導電性接着剤として
は、例えば、特開平11-66956号公報に開示されているよ
うに、導電性貴金属粒子, 合成樹脂及び有機溶剤を含む
接着剤がある。
【0004】また、銀ペーストとしては、米国特許第
5,391,604号(1995/2/21) に開示された高伝導性銀ペー
ストが知られている。この高伝導性銀ペーストについて
は、工業調査会発行「電子材料」1997年7月号、P49〜
P54に記載されている。
5,391,604号(1995/2/21) に開示された高伝導性銀ペー
ストが知られている。この高伝導性銀ペーストについて
は、工業調査会発行「電子材料」1997年7月号、P49〜
P54に記載されている。
【0005】
【発明が解決しようとする課題】発熱量が大きいパワー
素子において、半導体チップを支持板の搭載部に固定す
る接合材として、従来鉛を含む半田が多用されている。
しかし、近年、環境破壊防止の観点から重金属である鉛
の使用を規制する(鉛レス)動きがある。しかし、従来
のパワートランジスタ(TO3P,TO220等と呼称
されるパッケージ型のトランジスタ)に使用されている
鉛−錫半田に対して代替となり得る適正な材料(接着
剤)の選択が課題になっている。
素子において、半導体チップを支持板の搭載部に固定す
る接合材として、従来鉛を含む半田が多用されている。
しかし、近年、環境破壊防止の観点から重金属である鉛
の使用を規制する(鉛レス)動きがある。しかし、従来
のパワートランジスタ(TO3P,TO220等と呼称
されるパッケージ型のトランジスタ)に使用されている
鉛−錫半田に対して代替となり得る適正な材料(接着
剤)の選択が課題になっている。
【0006】ここで、図16を参照しながらパワートラ
ンジスタの構造について簡単に説明する。
ンジスタの構造について簡単に説明する。
【0007】図16に示すように、半導体装置(パワー
トランジスタ)1は、金属製の支持板3の上面に接合材
13を介して半導体チップ7が固定されている。この半
導体チップ7は支持板3の左側に偏って固定されてい
る。前記支持板3の上面側は、右端を所定の長さ露出し
た状態で封止体(パッケージ)2で覆われている。従っ
て、支持板3の下面(裏面)は封止体2で覆われること
なく露出している。
トランジスタ)1は、金属製の支持板3の上面に接合材
13を介して半導体チップ7が固定されている。この半
導体チップ7は支持板3の左側に偏って固定されてい
る。前記支持板3の上面側は、右端を所定の長さ露出し
た状態で封止体(パッケージ)2で覆われている。従っ
て、支持板3の下面(裏面)は封止体2で覆われること
なく露出している。
【0008】また、封止体2の左端部分には、封止体2
の内外に亘って延在するリード5が複数設けられてい
る。これらのリード5は、ゲートリードやソースリード
を構成する。また、前記支持板3はドレインとなる。
の内外に亘って延在するリード5が複数設けられてい
る。これらのリード5は、ゲートリードやソースリード
を構成する。また、前記支持板3はドレインとなる。
【0009】封止体2の端面から突出したリード5は途
中で一段階段状に下方に屈曲して面実装構造になり、先
端の支持板3と略同じ高さに位置する平坦部分は接合部
になっている。また、封止体2内に延在するリード5の
先端と半導体チップ7の図示しない電極は、導電性のワ
イヤ14で接続されている。
中で一段階段状に下方に屈曲して面実装構造になり、先
端の支持板3と略同じ高さに位置する平坦部分は接合部
になっている。また、封止体2内に延在するリード5の
先端と半導体チップ7の図示しない電極は、導電性のワ
イヤ14で接続されている。
【0010】前記半導体チップ7を支持板3に固定する
接着剤の候補材料として、前記文献に示すような導電性
接着剤や高伝導性銀ペーストが考えられる。この点につ
いて検討したところ、高い導電性と信頼性の両立に問題
のあることが判明した。
接着剤の候補材料として、前記文献に示すような導電性
接着剤や高伝導性銀ペーストが考えられる。この点につ
いて検討したところ、高い導電性と信頼性の両立に問題
のあることが判明した。
【0011】即ち、各種の電子機器に使用される半導体
装置は、近年システムLSI化の進展に伴い、多種多様
な機能が半導体チップ内に形成されることとなり、半導
体チップ内で発生する熱の効率的な放熱が重要な課題と
なっている。従来からLSIのチップボンディングに
は、鉛を含有しない導電性接着剤として、銀ペーストが
用いられている。これは、電気的にも熱的にも伝導性を
有する接着剤である。従来の半導体装置の主要な用途が
比較的消費電力の小さいIC,LSIであることから、
導電性接着剤の電気抵抗としては、50〜1000μΩ
cm程度であり、金属的な接合に比較すると100倍大
きいレベルである。
装置は、近年システムLSI化の進展に伴い、多種多様
な機能が半導体チップ内に形成されることとなり、半導
体チップ内で発生する熱の効率的な放熱が重要な課題と
なっている。従来からLSIのチップボンディングに
は、鉛を含有しない導電性接着剤として、銀ペーストが
用いられている。これは、電気的にも熱的にも伝導性を
有する接着剤である。従来の半導体装置の主要な用途が
比較的消費電力の小さいIC,LSIであることから、
導電性接着剤の電気抵抗としては、50〜1000μΩ
cm程度であり、金属的な接合に比較すると100倍大
きいレベルである。
【0012】図17は、銀ペーストに含まれる銀フィラ
ー含有率と抵抗率の一般的な関係を示したグラフであ
る。この銀ペーストは、例えば特開昭 60-170658号公報
に開示されているような導電性粉体と液状樹脂成分とを
混合分散させてペースト状とする銀ペースト〔以下、導
電性接着剤(1)と称す〕においては、一般的に銀フィ
ラーの含有率増大に伴いフィラーを均一に混合分散させ
ることが困難となり、金属と同等の抵抗率を実現する上
で問題がある。図17のグラフに示すように、導電性接
着剤(1)は銀フィラーの含有率は最大でも85Wt%
程度である。
ー含有率と抵抗率の一般的な関係を示したグラフであ
る。この銀ペーストは、例えば特開昭 60-170658号公報
に開示されているような導電性粉体と液状樹脂成分とを
混合分散させてペースト状とする銀ペースト〔以下、導
電性接着剤(1)と称す〕においては、一般的に銀フィ
ラーの含有率増大に伴いフィラーを均一に混合分散させ
ることが困難となり、金属と同等の抵抗率を実現する上
で問題がある。図17のグラフに示すように、導電性接
着剤(1)は銀フィラーの含有率は最大でも85Wt%
程度である。
【0013】また、米国特許第5,391,604号に開示され
ているように、銀フィラーと粒子状樹脂成分とを混合分
散させ、揮発性溶剤によりペースト状とする銀ペースト
〔以下導電性接着剤(2)と称す〕においては、ペース
ト状態にあっては銀フィラーと樹脂粒子とが混在して媒
体中に浮遊させる状態としてあることから、図17のグ
ラフに示すように90%以上の銀フィラー含有率を容易
に得ることができ、導電性接着剤(1)に比較して著し
い電気抵抗値の低減が実現される。
ているように、銀フィラーと粒子状樹脂成分とを混合分
散させ、揮発性溶剤によりペースト状とする銀ペースト
〔以下導電性接着剤(2)と称す〕においては、ペース
ト状態にあっては銀フィラーと樹脂粒子とが混在して媒
体中に浮遊させる状態としてあることから、図17のグ
ラフに示すように90%以上の銀フィラー含有率を容易
に得ることができ、導電性接着剤(1)に比較して著し
い電気抵抗値の低減が実現される。
【0014】従って、以下において、導電性接着剤
(1)のように銀フィラー含有率が85%以下となる銀
ペーストを低伝導性銀ペースト(熱伝導率は通常3W/
m・K程度)と呼称し、導電性接着剤(2)のように銀
フィラー含有率が90%と高い銀ペーストを高伝導性銀
ペースト(熱伝導率は最高60W/m・K)とも呼称す
る。
(1)のように銀フィラー含有率が85%以下となる銀
ペーストを低伝導性銀ペースト(熱伝導率は通常3W/
m・K程度)と呼称し、導電性接着剤(2)のように銀
フィラー含有率が90%と高い銀ペーストを高伝導性銀
ペースト(熱伝導率は最高60W/m・K)とも呼称す
る。
【0015】図18は、前記導電性接着剤(1)及び導
電性接着剤(2)をそれぞれチップボンディングの接着
剤として用いた場合における特性図である。即ち、パワ
ートランジスタが組み込まれた半導体チップをTO3P
パッケージに搭載し、温度サイクル試験による熱抵抗の
変化を示すものである。同グラフには、比較のため従来
の鉛・錫半田でチップボンディングしたものも示してあ
る。
電性接着剤(2)をそれぞれチップボンディングの接着
剤として用いた場合における特性図である。即ち、パワ
ートランジスタが組み込まれた半導体チップをTO3P
パッケージに搭載し、温度サイクル試験による熱抵抗の
変化を示すものである。同グラフには、比較のため従来
の鉛・錫半田でチップボンディングしたものも示してあ
る。
【0016】この結果によれば、導電性接着剤(2)は
温度サイクルの増大に伴って熱抵抗が大きく増大するこ
とが判る。これは、銀ペースト中の樹脂成分の減少と銀
ペーストの硬化時に形成される小さな気泡の増大ととも
に、接着性能の低下が生じることによって起きると推定
できる。
温度サイクルの増大に伴って熱抵抗が大きく増大するこ
とが判る。これは、銀ペースト中の樹脂成分の減少と銀
ペーストの硬化時に形成される小さな気泡の増大ととも
に、接着性能の低下が生じることによって起きると推定
できる。
【0017】また、導電性接着剤(1)は、温度サイク
ル試験において熱抵抗が増大することがない。これは支
持板に半導体チップを接合する接着剤の接合強度が高い
ことを意味する。したがって、以下において、導電性接
着剤(1)のような接着剤を高接合強度接着剤と呼称す
る。
ル試験において熱抵抗が増大することがない。これは支
持板に半導体チップを接合する接着剤の接合強度が高い
ことを意味する。したがって、以下において、導電性接
着剤(1)のような接着剤を高接合強度接着剤と呼称す
る。
【0018】従って、導電性接着剤(1)のような低伝
導性銀ペースト(高接合強度接着剤)に比較すれば、高
伝導性銀ペースト〔導電性接着剤(2)〕は抵抗率が低
い点で優れるが、パワー製品における温度サイクル試験
での熱抵抗の増大という点で好ましいものとは言い難
い。
導性銀ペースト(高接合強度接着剤)に比較すれば、高
伝導性銀ペースト〔導電性接着剤(2)〕は抵抗率が低
い点で優れるが、パワー製品における温度サイクル試験
での熱抵抗の増大という点で好ましいものとは言い難
い。
【0019】なお、製品ごとに異なることから、ここ
で、熱抵抗の許容限界を明示することはしない。しか
し、熱抵抗及び電気抵抗は低ければ低いほど望ましいの
が実状であり、今後のパワートランジスタ等の発熱量が
大きいパワー製品に対しては、従来の鉛・錫半田並の特
性が要求される。
で、熱抵抗の許容限界を明示することはしない。しか
し、熱抵抗及び電気抵抗は低ければ低いほど望ましいの
が実状であり、今後のパワートランジスタ等の発熱量が
大きいパワー製品に対しては、従来の鉛・錫半田並の特
性が要求される。
【0020】本発明の目的は、環境有害物質である鉛を
使用することなく、高熱伝導性接着剤と高接合強度接着
剤とで半導体チップを支持板に固定する技術を提供する
ことにある。
使用することなく、高熱伝導性接着剤と高接合強度接着
剤とで半導体チップを支持板に固定する技術を提供する
ことにある。
【0021】本発明の他の目的は、動作時の発熱に対し
ても安定して動作する半導体装置及びその製造方法を提
供することにある。
ても安定して動作する半導体装置及びその製造方法を提
供することにある。
【0022】本発明の他の目的は、環境有害物質を使用
しない半導体装置の製造技術を提供することにある。
しない半導体装置の製造技術を提供することにある。
【0023】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0024】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【0025】(1)支持板上に接着剤を介して半導体チ
ップを固定する半導体装置において、いずれも環境有害
物質である鉛を含まない高熱伝導性接着剤と、高接合強
度接着剤を、相互に接着領域を分けて使用する構造にな
っている。即ち、半導体チップを支持する支持板と、前
記支持板上に接着剤を介して固定される半導体チップと
を有する半導体装置であって、前記半導体チップは、相
互に接着領域を分けて設けられる第1の接着剤と第2の
接着剤によって前記支持板に固定され、前記第1の接着
剤は前記第2の接着剤よりも熱伝導性が高い高熱伝導性
接着剤であり、前記第2の接着剤は前記第1の接着剤よ
りも接合強度が高い高接合強度接着剤であることを特徴
とする。
ップを固定する半導体装置において、いずれも環境有害
物質である鉛を含まない高熱伝導性接着剤と、高接合強
度接着剤を、相互に接着領域を分けて使用する構造にな
っている。即ち、半導体チップを支持する支持板と、前
記支持板上に接着剤を介して固定される半導体チップと
を有する半導体装置であって、前記半導体チップは、相
互に接着領域を分けて設けられる第1の接着剤と第2の
接着剤によって前記支持板に固定され、前記第1の接着
剤は前記第2の接着剤よりも熱伝導性が高い高熱伝導性
接着剤であり、前記第2の接着剤は前記第1の接着剤よ
りも接合強度が高い高接合強度接着剤であることを特徴
とする。
【0026】具体的構造としては、絶縁性樹脂からなる
封止体と、前記封止体によって少なくとも一部が被われ
下面が前記封止体から露出しかつ第1電極になる金属製
の支持板と、前記支持板に連なり前記封止体の一側面か
ら突出する吊りリードと、前記封止体の前記一側面から
並んで突出する第2電極になる第2電極リードおよび制
御電極になる制御電極リードと、前記封止体に被われる
とともに下面に第1電極を有し上面に第2電極と制御電
極を有し下面が導電性の接着剤を介して前記支持板に固
定される半導体チップと、前記封止体内に位置し前記第
2電極と前記第2電極リードおよび前記制御電極と前記
制御電極リードを電気的に接続するワイヤとを有する半
導体装置(TO220型等)であって、前記半導体チッ
プは、半導体チップの固定面全域が、相互に接着領域を
分けて設けられる高熱伝導性接着剤と高接合強度接着剤
によって前記支持板に固定され、前記高熱伝導性接着剤
と前記高接合強度接着剤の界面には空隙が存在しない。
前記高熱伝導性接着剤は前記固定面全域内において複数
箇所に設けられ、前記一部の高熱伝導性接着剤は前記半
導体チップの発熱部に対応するように配置されている。
また、前記高熱伝導性接着剤及び前記高接合強度接着剤
には鉛が含まれていない。前記半導体チップには第1電
極,第2電極,制御電極をそれぞれ電極とするパワーM
OSFETが設けられている。
封止体と、前記封止体によって少なくとも一部が被われ
下面が前記封止体から露出しかつ第1電極になる金属製
の支持板と、前記支持板に連なり前記封止体の一側面か
ら突出する吊りリードと、前記封止体の前記一側面から
並んで突出する第2電極になる第2電極リードおよび制
御電極になる制御電極リードと、前記封止体に被われる
とともに下面に第1電極を有し上面に第2電極と制御電
極を有し下面が導電性の接着剤を介して前記支持板に固
定される半導体チップと、前記封止体内に位置し前記第
2電極と前記第2電極リードおよび前記制御電極と前記
制御電極リードを電気的に接続するワイヤとを有する半
導体装置(TO220型等)であって、前記半導体チッ
プは、半導体チップの固定面全域が、相互に接着領域を
分けて設けられる高熱伝導性接着剤と高接合強度接着剤
によって前記支持板に固定され、前記高熱伝導性接着剤
と前記高接合強度接着剤の界面には空隙が存在しない。
前記高熱伝導性接着剤は前記固定面全域内において複数
箇所に設けられ、前記一部の高熱伝導性接着剤は前記半
導体チップの発熱部に対応するように配置されている。
また、前記高熱伝導性接着剤及び前記高接合強度接着剤
には鉛が含まれていない。前記半導体チップには第1電
極,第2電極,制御電極をそれぞれ電極とするパワーM
OSFETが設けられている。
【0027】前記(1)の手段によれば、(a)高熱伝
導性接着剤によって半導体チップで発生した熱を高率的
に支持板に伝達して熱放散を図ることができるととも
に、高接合強度接着剤で半導体チップを支持板に強固に
固定することができる。この結果、温度サイクル試験に
おいても熱抵抗が増大せず安定した熱放散が行える。従
って、放熱特性及び電気的特性が向上し、半導体装置の
安定動作を達成することができる。
導性接着剤によって半導体チップで発生した熱を高率的
に支持板に伝達して熱放散を図ることができるととも
に、高接合強度接着剤で半導体チップを支持板に強固に
固定することができる。この結果、温度サイクル試験に
おいても熱抵抗が増大せず安定した熱放散が行える。従
って、放熱特性及び電気的特性が向上し、半導体装置の
安定動作を達成することができる。
【0028】(b)環境有害物質を使用することなく、
半導体チップを支持板に強固に固定することができる。
半導体チップを支持板に強固に固定することができる。
【0029】(c)TO220型等の半導体装置におい
ても半導体チップの発熱に起因する動作不良が発生しな
くなり、安定した動作が達成できる。
ても半導体チップの発熱に起因する動作不良が発生しな
くなり、安定した動作が達成できる。
【0030】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【0031】(実施形態1)図1乃至図9は本発明の一
実施形態(実施形態1)である半導体装置に係わる図で
ある。
実施形態(実施形態1)である半導体装置に係わる図で
ある。
【0032】本実施形態1では、例えば、電源用トラン
ジスタとしてパワーMOSFETを組み込んだ半導体装
置(パワートランジスタ)の製造技術に適用した例につ
いて説明する。この半導体装置は、例えば、携帯機器等
の電源等に使用する低電気抵抗化による低電圧駆動用パ
ワートランジスタ、レーザビームプリンタ等の高出力機
器の電源等に使用する低熱抵抗のパワートランジスタ、
自動車電装機器等に使用する大電流用パワートランジス
タ等として使用される。
ジスタとしてパワーMOSFETを組み込んだ半導体装
置(パワートランジスタ)の製造技術に適用した例につ
いて説明する。この半導体装置は、例えば、携帯機器等
の電源等に使用する低電気抵抗化による低電圧駆動用パ
ワートランジスタ、レーザビームプリンタ等の高出力機
器の電源等に使用する低熱抵抗のパワートランジスタ、
自動車電装機器等に使用する大電流用パワートランジス
タ等として使用される。
【0033】図1及び図2はパワートランジスタの概要
を説明する図であり、図3乃至図9はパワートランジス
タ及びその製造に係わる図である。
を説明する図であり、図3乃至図9はパワートランジス
タ及びその製造に係わる図である。
【0034】図1及び図2に示すように、半導体装置
(パワートランジスタ)1は、金属製の支持板3の表面
(上面)に接合材13を介して半導体チップ7が固定さ
れている。この半導体チップ7は支持板3の左側に偏っ
て固定されている。前記支持板3の上面側は、右端を所
定の長さ露出した状態で封止体(パッケージ)2で覆わ
れている。従って、支持板3の下面(裏面)は封止体2
で覆われることなく露出している。
(パワートランジスタ)1は、金属製の支持板3の表面
(上面)に接合材13を介して半導体チップ7が固定さ
れている。この半導体チップ7は支持板3の左側に偏っ
て固定されている。前記支持板3の上面側は、右端を所
定の長さ露出した状態で封止体(パッケージ)2で覆わ
れている。従って、支持板3の下面(裏面)は封止体2
で覆われることなく露出している。
【0035】また、封止体2の左端部分には、封止体2
の内外に亘って延在するリード5が複数設けられてい
る。これらのリード5は、ゲートリードやソースリード
を構成する。また、前記支持板3はドレインとなる。
の内外に亘って延在するリード5が複数設けられてい
る。これらのリード5は、ゲートリードやソースリード
を構成する。また、前記支持板3はドレインとなる。
【0036】封止体2の端面から突出したリード5は途
中で一段階段状に下方に屈曲して面実装構造になり、先
端の支持板3と略同じ高さに位置する平坦部分は接合部
になっている。また、封止体2内に延在するリード5の
先端と半導体チップ7の図示しない電極は、導電性のワ
イヤ14で接続されている。
中で一段階段状に下方に屈曲して面実装構造になり、先
端の支持板3と略同じ高さに位置する平坦部分は接合部
になっている。また、封止体2内に延在するリード5の
先端と半導体チップ7の図示しない電極は、導電性のワ
イヤ14で接続されている。
【0037】図2は半導体チップ7を支持板3に固定す
る接合材13の配置(レイアウト)を示す模式的平面図
である。本実施形態1においては、接合材13は高熱伝
導性接着剤15と、高接合強度接着剤16とで構成され
ている。同図において点線で示す四角形部分が半導体チ
ップ7であり、略接合材13による固定領域7aに対応
する部分である。固定領域7a内には、複数箇所に分散
されて高熱伝導性接着剤15が配置され、他の残りの領
域は高接合強度接着剤16が配置されている。図では、
固定領域7aの中心部分に高熱伝導性接着剤15aが設
けられ、その周囲の固定領域7aの各角部の内側に一つ
ずつ高熱伝導性接着剤15bが設けられている。
る接合材13の配置(レイアウト)を示す模式的平面図
である。本実施形態1においては、接合材13は高熱伝
導性接着剤15と、高接合強度接着剤16とで構成され
ている。同図において点線で示す四角形部分が半導体チ
ップ7であり、略接合材13による固定領域7aに対応
する部分である。固定領域7a内には、複数箇所に分散
されて高熱伝導性接着剤15が配置され、他の残りの領
域は高接合強度接着剤16が配置されている。図では、
固定領域7aの中心部分に高熱伝導性接着剤15aが設
けられ、その周囲の固定領域7aの各角部の内側に一つ
ずつ高熱伝導性接着剤15bが設けられている。
【0038】半導体チップ7を支持板3に固定する場
合、ディスペンサを用いて支持板3の表面に接着剤を塗
布し、その後塗布液上に半導体チップ7を位置決めして
重ね、ついで所定の荷重を半導体チップ7に加えて空気
を外部に排出させ、前記塗布液、即ち接着剤をベークし
て硬化させて半導体チップ7を支持板3に固定する。
合、ディスペンサを用いて支持板3の表面に接着剤を塗
布し、その後塗布液上に半導体チップ7を位置決めして
重ね、ついで所定の荷重を半導体チップ7に加えて空気
を外部に排出させ、前記塗布液、即ち接着剤をベークし
て硬化させて半導体チップ7を支持板3に固定する。
【0039】この場合、実際にはディスペンサで9点あ
るいは16点等多くの位置に接着剤を塗布する。塗布液
の直径は、例えば、最小で1〜2mm程度となる。ま
た、近接させて供給することにより、より大きな直径に
接着剤を塗布することができる。
るいは16点等多くの位置に接着剤を塗布する。塗布液
の直径は、例えば、最小で1〜2mm程度となる。ま
た、近接させて供給することにより、より大きな直径に
接着剤を塗布することができる。
【0040】これらは適宜決定すればよいが、例えば、
本実施形態1では図2に示すように、中央は大きく、周
囲4箇所にそれぞれ小さな直径の接着剤を塗布するもの
である。また、これら5点の接着剤(高熱伝導性接着剤
15a,15b)の塗布領域を除く固定領域7a内に高
接合強度接着剤16を塗布させ、この状態で硬化させる
ことにより、図1のような接合材13となる。
本実施形態1では図2に示すように、中央は大きく、周
囲4箇所にそれぞれ小さな直径の接着剤を塗布するもの
である。また、これら5点の接着剤(高熱伝導性接着剤
15a,15b)の塗布領域を除く固定領域7a内に高
接合強度接着剤16を塗布させ、この状態で硬化させる
ことにより、図1のような接合材13となる。
【0041】また、前記ディスペンサによる高熱伝導性
接着剤15及び高接合強度接着剤16を塗布する際、両
接着剤の界面には空隙、即ち空気を含む部分が発生しな
いように形成する。
接着剤15及び高接合強度接着剤16を塗布する際、両
接着剤の界面には空隙、即ち空気を含む部分が発生しな
いように形成する。
【0042】高熱伝導性接着剤15としては、例えば、
米国特許第5,391,604号に開示されているような接着剤
〔導電性接着剤(2)〕を使用し、高接合強度接着剤1
6としては、例えば、特開昭60-170658号公報に開示さ
れているような接着剤〔導電性接着剤(1)〕を使用す
る。
米国特許第5,391,604号に開示されているような接着剤
〔導電性接着剤(2)〕を使用し、高接合強度接着剤1
6としては、例えば、特開昭60-170658号公報に開示さ
れているような接着剤〔導電性接着剤(1)〕を使用す
る。
【0043】このように高熱伝導性接着剤15と高接合
強度接着剤16で接合領域を分けて半導体チップ7を支
持板3に固定する構造により、半導体チップ7で発生し
た熱は、高熱伝導性接着剤15によって速やかに支持板
3に伝達され、速やかに支持板3から放散される。ま
た、半導体チップ7は高接合強度接着剤16によってよ
り強固に支持板3に固定される。
強度接着剤16で接合領域を分けて半導体チップ7を支
持板3に固定する構造により、半導体チップ7で発生し
た熱は、高熱伝導性接着剤15によって速やかに支持板
3に伝達され、速やかに支持板3から放散される。ま
た、半導体チップ7は高接合強度接着剤16によってよ
り強固に支持板3に固定される。
【0044】なお、高接合強度接着剤16を介しての熱
放散も行われ、また、高熱伝導性接着剤15によっても
半導体チップ7の固定強度が高められる。
放散も行われ、また、高熱伝導性接着剤15によっても
半導体チップ7の固定強度が高められる。
【0045】これらのことから、鉛・錫半田を使用する
ことなく、放熱特性及び電気的特性や半導体チップ7の
固定強度を高めることができるため、半導体装置1の安
定動作を達成することができる。
ことなく、放熱特性及び電気的特性や半導体チップ7の
固定強度を高めることができるため、半導体装置1の安
定動作を達成することができる。
【0046】本実施形態1に示すように、高熱伝導性接
着剤15を複数箇所に分散させることにより、下記の利
点がある。
着剤15を複数箇所に分散させることにより、下記の利
点がある。
【0047】半導体装置1を実装基板(マザーボード等
配線基板)上に搭載する際、一般的にリフロー炉で加熱
して処理されるが、この時に生じるいわゆるリフローク
ラックの発生を低減できる効果が得られる。
配線基板)上に搭載する際、一般的にリフロー炉で加熱
して処理されるが、この時に生じるいわゆるリフローク
ラックの発生を低減できる効果が得られる。
【0048】即ち、高熱伝導性接着剤15が吸湿性が充
分に小さい材料でない場合でも、分散された高熱伝導性
接着剤15aと高熱伝導性接着剤15b間には高接合強
度接着剤16が供給されて補強されているため、リフロ
ー炉において加熱ストレスが発生しても、高熱伝導性接
着剤15と支持板3との界面で広い範囲において剥離が
発生することがなく、リフロークラックの発生し難い構
造を提供することができる。
分に小さい材料でない場合でも、分散された高熱伝導性
接着剤15aと高熱伝導性接着剤15b間には高接合強
度接着剤16が供給されて補強されているため、リフロ
ー炉において加熱ストレスが発生しても、高熱伝導性接
着剤15と支持板3との界面で広い範囲において剥離が
発生することがなく、リフロークラックの発生し難い構
造を提供することができる。
【0049】つぎに、図3乃至図9を参照しながら、よ
り具体的に半導体装置1、即ちTO220型のパワート
ランジスタ1の製造について説明する。
り具体的に半導体装置1、即ちTO220型のパワート
ランジスタ1の製造について説明する。
【0050】本実施形態1のパワートランジスタ1は、
図3および図4に示すように、絶縁性樹脂からなる封止
体2と、前記封止体2によって少なくとも一部が被われ
下面が前記封止体2から露出しかつ第1電極になる金属
製の支持板3と、前記支持板3に連なり前記封止体2の
一側面から突出しかつ途中で一段階段状に屈曲する吊り
リード4と、前記封止体2の前記一側面から並んで突出
する複数のリード5を有している。リード5は、第2電
極リード(ソースリード)5aと制御電極リード(ゲー
トリード)5bを構成している。即ち、第2電極リード
(ソースリード)5aは二本で構成され、制御電極リー
ド(ゲートリード)5bは一本で構成されている。支持
板3の全体がドレインの外部端子として使用される。支
持板3はヘッダとも呼称されている。
図3および図4に示すように、絶縁性樹脂からなる封止
体2と、前記封止体2によって少なくとも一部が被われ
下面が前記封止体2から露出しかつ第1電極になる金属
製の支持板3と、前記支持板3に連なり前記封止体2の
一側面から突出しかつ途中で一段階段状に屈曲する吊り
リード4と、前記封止体2の前記一側面から並んで突出
する複数のリード5を有している。リード5は、第2電
極リード(ソースリード)5aと制御電極リード(ゲー
トリード)5bを構成している。即ち、第2電極リード
(ソースリード)5aは二本で構成され、制御電極リー
ド(ゲートリード)5bは一本で構成されている。支持
板3の全体がドレインの外部端子として使用される。支
持板3はヘッダとも呼称されている。
【0051】一方、支持板3の上面には接合材13を介
して半導体チップ7が固定されている。半導体チップ7
は封止体2で被われている。図3及び図4では、高熱伝
導性接着剤及び高接合強度接着剤の区分けはせず、単に
接合材13として示してあるが、接合材13は、図1及
び図2に示すように、高熱伝導性接着剤15と高接合強
度接着剤16とで構成されている。高熱伝導性接着剤1
5としては、例えば、米国特許第5,391,604号に開示さ
れているような接着剤を使用し、高接合強度接着剤16
としては、例えば、特開昭60-170658号公報に開示され
ているような接着剤を使用する。
して半導体チップ7が固定されている。半導体チップ7
は封止体2で被われている。図3及び図4では、高熱伝
導性接着剤及び高接合強度接着剤の区分けはせず、単に
接合材13として示してあるが、接合材13は、図1及
び図2に示すように、高熱伝導性接着剤15と高接合強
度接着剤16とで構成されている。高熱伝導性接着剤1
5としては、例えば、米国特許第5,391,604号に開示さ
れているような接着剤を使用し、高接合強度接着剤16
としては、例えば、特開昭60-170658号公報に開示され
ているような接着剤を使用する。
【0052】前記半導体チップ7には、例えば、パワー
MOSFETが形成され、図5および図6に示すように
下面に第1電極(ドレイン電極)10を有し、上面に第
2電極(ソース電極)11と制御電極(ゲート電極)1
2を有した構造になっている。
MOSFETが形成され、図5および図6に示すように
下面に第1電極(ドレイン電極)10を有し、上面に第
2電極(ソース電極)11と制御電極(ゲート電極)1
2を有した構造になっている。
【0053】半導体チップ7は、下面のドレイン電極1
0が導電性の接合材13を介して前記支持板(ヘッダ)
3に固定されている。従って、ヘッダ3がドレイン外部
電極端子となる。また、前記封止体2内に延在する第2
電極リード(ソースリード)5aおよび制御電極リード
(ゲートリード)5bの先端は、ワイヤ14を介して半
導体チップ7のソース電極11およびゲート電極12に
それぞれ接続されている。
0が導電性の接合材13を介して前記支持板(ヘッダ)
3に固定されている。従って、ヘッダ3がドレイン外部
電極端子となる。また、前記封止体2内に延在する第2
電極リード(ソースリード)5aおよび制御電極リード
(ゲートリード)5bの先端は、ワイヤ14を介して半
導体チップ7のソース電極11およびゲート電極12に
それぞれ接続されている。
【0054】前記吊りリード4は封止体2の近傍で切断
され、実装には使用しない形態となっている。また、ソ
ースリード5aおよびゲートリード5bはガルウィング
型に成形され、面実装構造になっている。すなわち、ガ
ルウィング型のリードの先端実装部分の下面と、前記ヘ
ッダ3の下面は同一面上に位置している。
され、実装には使用しない形態となっている。また、ソ
ースリード5aおよびゲートリード5bはガルウィング
型に成形され、面実装構造になっている。すなわち、ガ
ルウィング型のリードの先端実装部分の下面と、前記ヘ
ッダ3の下面は同一面上に位置している。
【0055】前記吊りリード4およびゲートリード5b
はそれぞれ1本であるが、ソースリード5aは2本とな
っている。この2本のソースリード5aは並んで延在
し、封止体2の内部において一本の連結部20の同一側
の側面に連なるようになっている。そして、この連結部
20と、前記半導体チップ7の第2電極(ソース電極)
11とは4本のワイヤ14で接続されている。
はそれぞれ1本であるが、ソースリード5aは2本とな
っている。この2本のソースリード5aは並んで延在
し、封止体2の内部において一本の連結部20の同一側
の側面に連なるようになっている。そして、この連結部
20と、前記半導体チップ7の第2電極(ソース電極)
11とは4本のワイヤ14で接続されている。
【0056】4本のワイヤ14は直径が500μmのA
lワイヤであり、接続長さ(ワイヤ長さ)は6.0mm
以内となっている。また、ゲートリード5bに接続され
るワイヤ14は、直径100μm程度のAlワイヤであ
る。
lワイヤであり、接続長さ(ワイヤ長さ)は6.0mm
以内となっている。また、ゲートリード5bに接続され
るワイヤ14は、直径100μm程度のAlワイヤであ
る。
【0057】封止体2から外れるヘッダ3の中央部分に
は、実装基板に取り付ける際利用される取付用孔21が
設けられている。
は、実装基板に取り付ける際利用される取付用孔21が
設けられている。
【0058】ここで、各部の寸法の一実施例について記
載する。ヘッダ3は、その最大部分の幅が10.4m
m、長さが12.66mm、厚さが1.26mmであ
る。ソースリード5aとゲートリード5bの3本のリー
ド5は3.4mmピッチであり、ゲートリード5bと隣
のソースリード5aとの中間に吊りリード4が位置して
いる。各リード5の幅は0.9mm、厚さは0.6mm
で、相互に異なる電極を形成するリード等の間の間隔
は、ショートを防止するために0.45mm以上になっ
ている。
載する。ヘッダ3は、その最大部分の幅が10.4m
m、長さが12.66mm、厚さが1.26mmであ
る。ソースリード5aとゲートリード5bの3本のリー
ド5は3.4mmピッチであり、ゲートリード5bと隣
のソースリード5aとの中間に吊りリード4が位置して
いる。各リード5の幅は0.9mm、厚さは0.6mm
で、相互に異なる電極を形成するリード等の間の間隔
は、ショートを防止するために0.45mm以上になっ
ている。
【0059】連結部20の長さは5.4mmで幅は1.
35mmである。また、ヘッダ3の下面から各リードの
下面との距離は2.59mmとなっている。封止体2は
その幅がヘッダ3の最大幅と一致する寸法で、厚さは
5.5mm程度である。
35mmである。また、ヘッダ3の下面から各リードの
下面との距離は2.59mmとなっている。封止体2は
その幅がヘッダ3の最大幅と一致する寸法で、厚さは
5.5mm程度である。
【0060】半導体チップ7は、図5および図6に示す
ように、薄い長方形板構造からなり、たとえば長さ5.
0mm、幅4.3mm、厚さ270μm程度となり、ゲ
ート電極12の大きさは矩形の一辺が0.3mmで他辺
が0.6mm、ソース電極11の大きさは矩形の一辺が
1.4mmで他辺が4.2mmである。
ように、薄い長方形板構造からなり、たとえば長さ5.
0mm、幅4.3mm、厚さ270μm程度となり、ゲ
ート電極12の大きさは矩形の一辺が0.3mmで他辺
が0.6mm、ソース電極11の大きさは矩形の一辺が
1.4mmで他辺が4.2mmである。
【0061】半導体チップ7に形成されたパワーMOS
FETは、図6に示すように、縦型MOSFETであっ
て、第1導電型のシリコンからなる半導体基板25の表
面の第1導電型のエピタキシャル層26にMOSFET
のセルが多数形成された構造になり、半導体基板25の
下面に第1電極(ドレイン電極)10が設けられてい
る。このドレイン電極10は、たとえば、チタン,ニッ
ケル,金によって形成され、その厚さは、たとえば5.
0μmである。
FETは、図6に示すように、縦型MOSFETであっ
て、第1導電型のシリコンからなる半導体基板25の表
面の第1導電型のエピタキシャル層26にMOSFET
のセルが多数形成された構造になり、半導体基板25の
下面に第1電極(ドレイン電極)10が設けられてい
る。このドレイン電極10は、たとえば、チタン,ニッ
ケル,金によって形成され、その厚さは、たとえば5.
0μmである。
【0062】パワーMOSFETは、前記エピタキシャ
ル層26の表層に整列形成された複数の第2導電型のウ
ェル27と、このウェル27の表層部分に形成される第
1導電型からなるソース領域28と、隣接するウェル2
7間に亘って設けられたゲート絶縁膜29と、このゲー
ト絶縁膜29上に形成されたゲート電極30と、前記ゲ
ート電極30を被う層間絶縁膜31と、前記エピタキシ
ャル層26および前記層間絶縁膜31上に位置し前記ソ
ース領域28に電気的に接続される選択的に設けられた
ソース電極11と、前記ソース電極11や前記層間絶縁
膜31等を選択的に被いワイヤボンディング領域として
のソース電極11やゲート電極12を部分的に露出させ
る保護膜32等で構成されている。
ル層26の表層に整列形成された複数の第2導電型のウ
ェル27と、このウェル27の表層部分に形成される第
1導電型からなるソース領域28と、隣接するウェル2
7間に亘って設けられたゲート絶縁膜29と、このゲー
ト絶縁膜29上に形成されたゲート電極30と、前記ゲ
ート電極30を被う層間絶縁膜31と、前記エピタキシ
ャル層26および前記層間絶縁膜31上に位置し前記ソ
ース領域28に電気的に接続される選択的に設けられた
ソース電極11と、前記ソース電極11や前記層間絶縁
膜31等を選択的に被いワイヤボンディング領域として
のソース電極11やゲート電極12を部分的に露出させ
る保護膜32等で構成されている。
【0063】つぎに、本実施形態1の半導体装置の製造
方法について、図7乃至図9を参照しながら説明する。
パワートランジスタ1は、図7のフローチャートで示す
ように、リードフレーム用意(ステップ101),高熱
伝導性接着剤(高熱伝導性銀ペースト)塗布(ステップ
102),高接合強度接着剤(高接合強度銀ペースト)
塗布(ステップ103),チップボンディング(ステッ
プ104),硬化(ベーク)(ステップ105),ワイ
ヤボンディング(ステップ106),モールド(ステッ
プ107),リード切断/成形(ステップ108)の各
工程を経て製造される。
方法について、図7乃至図9を参照しながら説明する。
パワートランジスタ1は、図7のフローチャートで示す
ように、リードフレーム用意(ステップ101),高熱
伝導性接着剤(高熱伝導性銀ペースト)塗布(ステップ
102),高接合強度接着剤(高接合強度銀ペースト)
塗布(ステップ103),チップボンディング(ステッ
プ104),硬化(ベーク)(ステップ105),ワイ
ヤボンディング(ステップ106),モールド(ステッ
プ107),リード切断/成形(ステップ108)の各
工程を経て製造される。
【0064】すなわち、パワートランジスタ1の製造に
おいては、図8に示すようにリードフレーム40が用意
される(ステップ101)。このリードフレーム40
は、図8に示すように、一側が所定の幅で厚くなる帯状
の銅合金等からなる金属板(異形材)を精密プレスで打
ち抜いてパターニングするとともに、薄い一部で屈曲さ
せて薄い部分を厚い部分よりも一段高くした構造(段差
は1.26mm)になっている。厚い部分が前記ヘッダ
3であり1.26mmの厚さになり、薄い部分が吊りリ
ード4,ソースリード5a,ゲートリード5bの部分で
あり0.6mmの厚さになっている。
おいては、図8に示すようにリードフレーム40が用意
される(ステップ101)。このリードフレーム40
は、図8に示すように、一側が所定の幅で厚くなる帯状
の銅合金等からなる金属板(異形材)を精密プレスで打
ち抜いてパターニングするとともに、薄い一部で屈曲さ
せて薄い部分を厚い部分よりも一段高くした構造(段差
は1.26mm)になっている。厚い部分が前記ヘッダ
3であり1.26mmの厚さになり、薄い部分が吊りリ
ード4,ソースリード5a,ゲートリード5bの部分で
あり0.6mmの厚さになっている。
【0065】リードフレーム40は短冊体となり、1枚
のリードフレーム40で所定数(たとえば10個)のパ
ワートランジスタ1を製造することができるようになっ
ている。図8では3個分を示す。
のリードフレーム40で所定数(たとえば10個)のパ
ワートランジスタ1を製造することができるようになっ
ている。図8では3個分を示す。
【0066】リードフレーム40は、細い外枠41と、
この外枠41の一側面から一定間隔で平行に突出する複
数の片持梁構造のリード5を有している。このリード5
は前記外枠41に対して直交している。このリード5の
ピッチは3.4mmになっている。
この外枠41の一側面から一定間隔で平行に突出する複
数の片持梁構造のリード5を有している。このリード5
は前記外枠41に対して直交している。このリード5の
ピッチは3.4mmになっている。
【0067】前記リード5は3本で1組になり、左の1
本はゲートリード5bを構成し、先端には幅広のワイヤ
パッド43が設けられている。各リード5の幅は0.9
mmになり、前記ワイヤパッド43の幅は2.0mm、
長さは1.36mmになっている。
本はゲートリード5bを構成し、先端には幅広のワイヤ
パッド43が設けられている。各リード5の幅は0.9
mmになり、前記ワイヤパッド43の幅は2.0mm、
長さは1.36mmになっている。
【0068】右側2本のリード5はソースリード5aを
構成している。この2本のソースリード5aは前述のよ
うに1本の連結部20の一側面に連なっている。連結部
20は前記外枠41に平行に延在し、その延在方向の長
さは5.4mmになり、その直交方向の長さ、すなわち
幅は1.36mmになっている。
構成している。この2本のソースリード5aは前述のよ
うに1本の連結部20の一側面に連なっている。連結部
20は前記外枠41に平行に延在し、その延在方向の長
さは5.4mmになり、その直交方向の長さ、すなわち
幅は1.36mmになっている。
【0069】また、前記リード5は前記外枠41に平行
に延在するタイバー44によって連結されている。
に延在するタイバー44によって連結されている。
【0070】一方、前記ゲートリード5bと、隣接する
ソースリード5aとの間のタイバー44からは吊りリー
ド4が突出している。この吊りリード4は途中で下方に
一段階段状に屈曲し、その先端には前述の形状のヘッダ
3が連結されている。屈曲による段差は2.59mmに
なっている。また、隣接するヘッダ3同士は細い連係部
45で接続されている。また、ヘッダ3には前述のよう
に取付用孔21が設けられている。
ソースリード5aとの間のタイバー44からは吊りリー
ド4が突出している。この吊りリード4は途中で下方に
一段階段状に屈曲し、その先端には前述の形状のヘッダ
3が連結されている。屈曲による段差は2.59mmに
なっている。また、隣接するヘッダ3同士は細い連係部
45で接続されている。また、ヘッダ3には前述のよう
に取付用孔21が設けられている。
【0071】前記連係部45,外枠41およびタイバー
44によって単位リードフレームを多連のリードフレー
ム構成にすることができる。製造におけるモールド後
は、これら連係部45,外枠41およびタイバー44は
切断除去される。
44によって単位リードフレームを多連のリードフレー
ム構成にすることができる。製造におけるモールド後
は、これら連係部45,外枠41およびタイバー44は
切断除去される。
【0072】つぎに、前記リードフレーム40のヘッダ
3上の四角形の固定領域7aには、図8に示すように高
熱伝導性接着剤として高熱伝導性銀ペースト15が点在
するように塗布される(ステップ102)。高熱伝導性
銀ペースト15は、図2に対応させて、固定領域7aの
中心部分の高熱伝導性銀ペースト15aと、この回りの
4箇所の高熱伝導性銀ペースト15b、合計5箇所に設
けられている。
3上の四角形の固定領域7aには、図8に示すように高
熱伝導性接着剤として高熱伝導性銀ペースト15が点在
するように塗布される(ステップ102)。高熱伝導性
銀ペースト15は、図2に対応させて、固定領域7aの
中心部分の高熱伝導性銀ペースト15aと、この回りの
4箇所の高熱伝導性銀ペースト15b、合計5箇所に設
けられている。
【0073】つぎに、前記高熱伝導性銀ペースト15の
周囲の残った固定領域7a部分に高接合強度接着剤とし
て高接合強度銀ペースト16が塗布される(ステップ1
03)。この際、高熱伝導性銀ペースト15と高接合強
度銀ペースト16との界面に空気が入り込むことのない
ように空隙が発生しないようにする。これにより、固定
領域7aの全域に接合材13が塗布されることになる。
周囲の残った固定領域7a部分に高接合強度接着剤とし
て高接合強度銀ペースト16が塗布される(ステップ1
03)。この際、高熱伝導性銀ペースト15と高接合強
度銀ペースト16との界面に空気が入り込むことのない
ように空隙が発生しないようにする。これにより、固定
領域7aの全域に接合材13が塗布されることになる。
【0074】高熱伝導性銀ペースト15としては、例え
ば、米国特許第5,391,604号に開示されているような接
着剤を使用し、高接合強度銀ペースト16としては、例
えば、特開昭60-170658号公報に開示されているような
接着剤を使用する。
ば、米国特許第5,391,604号に開示されているような接
着剤を使用し、高接合強度銀ペースト16としては、例
えば、特開昭60-170658号公報に開示されているような
接着剤を使用する。
【0075】つぎに、図9に示すように、ヘッダ3上の
固定領域上に示すように半導体チップ7が固定される。
固定は、接合材13上に半導体チップ7を位置決めして
載せるとともに、所定の荷重を掛けてヘッダ3に押しつ
け、半導体チップ7と接合材13との間の空気を外部に
排出させ(ステップ104)、その後前記接合材13を
硬化(ベーク)させる(ステップ105)ことによって
行われる。
固定領域上に示すように半導体チップ7が固定される。
固定は、接合材13上に半導体チップ7を位置決めして
載せるとともに、所定の荷重を掛けてヘッダ3に押しつ
け、半導体チップ7と接合材13との間の空気を外部に
排出させ(ステップ104)、その後前記接合材13を
硬化(ベーク)させる(ステップ105)ことによって
行われる。
【0076】つぎに、図9に示すように、半導体チップ
7の上面の電極と、これに対応するリードをワイヤ14
で接続する(ステップ106)。すなわち、ゲート電極
12とゲートリード5bのワイヤパッド43がワイヤ1
4によって接続(超音波ワイヤボンディング)される。
このワイヤ14は印加時の電流量が小さいので細くても
よく、たとえば、直径100μm程度のAlワイヤであ
る。また、半導体チップ7のソース電極11と前記連結
部20は超音波ワイヤボンディングによるワイヤ14で
接続される。このワイヤボンディングにおいては、直径
500μmのAlワイヤがパラレルボンディングまたは
ステッチボンディングによって並列に4本ボンディング
される。ボンディングによるワイヤの長さは5.23乃
至5.62mmとなる。
7の上面の電極と、これに対応するリードをワイヤ14
で接続する(ステップ106)。すなわち、ゲート電極
12とゲートリード5bのワイヤパッド43がワイヤ1
4によって接続(超音波ワイヤボンディング)される。
このワイヤ14は印加時の電流量が小さいので細くても
よく、たとえば、直径100μm程度のAlワイヤであ
る。また、半導体チップ7のソース電極11と前記連結
部20は超音波ワイヤボンディングによるワイヤ14で
接続される。このワイヤボンディングにおいては、直径
500μmのAlワイヤがパラレルボンディングまたは
ステッチボンディングによって並列に4本ボンディング
される。ボンディングによるワイヤの長さは5.23乃
至5.62mmとなる。
【0077】つぎに、図9の二点鎖線に示すように、ト
ランスファモールド等によってモールドを行い(ステッ
プ107)、片持梁構造のリード5の先端側からヘッダ
3の途中部分を絶縁性樹脂からなる封止体2で被う。封
止体2は、ヘッダ3の上面側のみを被うことから、ヘッ
ダ3の下面は封止体2から露出し、放熱のための伝熱面
になる。
ランスファモールド等によってモールドを行い(ステッ
プ107)、片持梁構造のリード5の先端側からヘッダ
3の途中部分を絶縁性樹脂からなる封止体2で被う。封
止体2は、ヘッダ3の上面側のみを被うことから、ヘッ
ダ3の下面は封止体2から露出し、放熱のための伝熱面
になる。
【0078】つぎに、図示しないが、常用のリード切断
・成形装置により、リードの切断と成形を行う(ステッ
プ108)。リード切断時には、リード5を外枠41か
ら切り放すとともに、吊りリード4を封止体2の近傍で
切断し、タイバー44を一定幅切断除去し、さらにヘッ
ダ3間の連係部45をスリット状に打ち抜いて隣接する
ヘッダ3を分離させる。また、リード成形時には、ゲー
トリード5b及びソースリード5aの寸法を決める切断
を行うとともに、リードをガルウィング型に成形する。
これにより、面実装構造の半導体装置(パワートランジ
スタ)1を製造することができる。
・成形装置により、リードの切断と成形を行う(ステッ
プ108)。リード切断時には、リード5を外枠41か
ら切り放すとともに、吊りリード4を封止体2の近傍で
切断し、タイバー44を一定幅切断除去し、さらにヘッ
ダ3間の連係部45をスリット状に打ち抜いて隣接する
ヘッダ3を分離させる。また、リード成形時には、ゲー
トリード5b及びソースリード5aの寸法を決める切断
を行うとともに、リードをガルウィング型に成形する。
これにより、面実装構造の半導体装置(パワートランジ
スタ)1を製造することができる。
【0079】本実施形態1では、リードは面実装構造で
あるが、前記リード成形を行わず、かつリード切断工程
でリード寸法を規定すれば、封止体2の一端から各リー
ド5を真っ直ぐに延ばす挿入実装構造のパワートランジ
スタ1を製造することができる。
あるが、前記リード成形を行わず、かつリード切断工程
でリード寸法を規定すれば、封止体2の一端から各リー
ド5を真っ直ぐに延ばす挿入実装構造のパワートランジ
スタ1を製造することができる。
【0080】本実施形態1によれば以下の効果が得られ
る。
る。
【0081】(1)高熱伝導性銀ペースト15によって
半導体チップ7で発生した熱を高率的にヘッダ3に伝達
して熱放散を図ることができるとともに、高接合強度接
着剤16で半導体チップを支持板に強固に固定すること
ができる。この結果、温度サイクル試験においても熱抵
抗が増大せず安定した熱放散が行える。従って、放熱特
性及び電気的特性が向上し、半導体装置の安定動作を達
成することができる。即ち、電気的/熱的な高伝導性と
温度サイクルなど環境ストレスに対する高信頼性の両立
を得ることができる。
半導体チップ7で発生した熱を高率的にヘッダ3に伝達
して熱放散を図ることができるとともに、高接合強度接
着剤16で半導体チップを支持板に強固に固定すること
ができる。この結果、温度サイクル試験においても熱抵
抗が増大せず安定した熱放散が行える。従って、放熱特
性及び電気的特性が向上し、半導体装置の安定動作を達
成することができる。即ち、電気的/熱的な高伝導性と
温度サイクルなど環境ストレスに対する高信頼性の両立
を得ることができる。
【0082】(2)電気的/熱的な伝導性に優れた高熱
伝導性接着剤15〔導電性接着剤(2)〕を半導体チッ
プ7の発熱部(発熱領域)の直下や電流の導通する経路
に配置することにより、鉛と錫による半田のような金属
接合の場合と同等の伝導特性が確保されることになる。
また、残された半導体チップ7の裏面(固定面)の領域
に接続強度に優れた接着剤〔導電性接着剤(1)または
非導電性接着剤)を配置することにより、環境ストレス
などによる接続部のクラックの進展などの劣化を規制す
ることができる。
伝導性接着剤15〔導電性接着剤(2)〕を半導体チッ
プ7の発熱部(発熱領域)の直下や電流の導通する経路
に配置することにより、鉛と錫による半田のような金属
接合の場合と同等の伝導特性が確保されることになる。
また、残された半導体チップ7の裏面(固定面)の領域
に接続強度に優れた接着剤〔導電性接着剤(1)または
非導電性接着剤)を配置することにより、環境ストレス
などによる接続部のクラックの進展などの劣化を規制す
ることができる。
【0083】(3)高熱伝導性接着剤15bが半導体チ
ップ7の角部(コーナー)や周辺部に分散して配置され
ているため、熱応力などに起因するストレスの大きな部
位が効果的に補強される構造であり、高い接合強度を確
保するとともに温度サイクル寿命の向上に効果がある。
ップ7の角部(コーナー)や周辺部に分散して配置され
ているため、熱応力などに起因するストレスの大きな部
位が効果的に補強される構造であり、高い接合強度を確
保するとともに温度サイクル寿命の向上に効果がある。
【0084】(4)環境有害物質を使用することなく、
半導体チップ7をヘッダ3に強固に固定することができ
る。従って、TO220型等のパワートランジスタ1に
おいても半導体チップ7の発熱に起因する動作不良が発
生しなくなり、安定した動作が達成できる。
半導体チップ7をヘッダ3に強固に固定することができ
る。従って、TO220型等のパワートランジスタ1に
おいても半導体チップ7の発熱に起因する動作不良が発
生しなくなり、安定した動作が達成できる。
【0085】なお、高熱伝導性接着剤で半導体チップ7
の下部電極とヘッダ3との電気的接続が図れることか
ら、接合強度向上のために高接合強度接着剤としては絶
縁性接着剤を使用してもよい。また、吊りリード4を封
止体2から突出させてドレイン電極の外部電極端子とし
て使用する場合には、接着剤全体は絶縁性のものでもよ
いことは勿論である。
の下部電極とヘッダ3との電気的接続が図れることか
ら、接合強度向上のために高接合強度接着剤としては絶
縁性接着剤を使用してもよい。また、吊りリード4を封
止体2から突出させてドレイン電極の外部電極端子とし
て使用する場合には、接着剤全体は絶縁性のものでもよ
いことは勿論である。
【0086】高熱伝導性接着剤として金属を含む接着剤
を用い、高接合強度接着剤として金属を含まない樹脂接
着剤を用いても前記実施形態1と同様の効果を得ること
ができる。また、高熱伝導性接着剤として銀を含むもの
を使用し、高接合強度接着剤として銀を含まないものを
使用しても前記実施形態1と同様の効果を得ることがで
きる。
を用い、高接合強度接着剤として金属を含まない樹脂接
着剤を用いても前記実施形態1と同様の効果を得ること
ができる。また、高熱伝導性接着剤として銀を含むもの
を使用し、高接合強度接着剤として銀を含まないものを
使用しても前記実施形態1と同様の効果を得ることがで
きる。
【0087】(実施形態2)図10は本発明の他の実施
形態(実施形態2)である半導体装置(パワートランジ
スタ)を示す模式図であり、図10(a)は断面図、図
10(b)は支持板3と半導体チップ7を接合する接合
材13の配置状態を示す模式図である。本実施形態2
は、使用する高熱伝導性銀ペーストの吸湿性が充分に低
く、リフロークラックが懸念されない時に有効な構造で
ある。
形態(実施形態2)である半導体装置(パワートランジ
スタ)を示す模式図であり、図10(a)は断面図、図
10(b)は支持板3と半導体チップ7を接合する接合
材13の配置状態を示す模式図である。本実施形態2
は、使用する高熱伝導性銀ペーストの吸湿性が充分に低
く、リフロークラックが懸念されない時に有効な構造で
ある。
【0088】本実施形態2は実施形態1の構造におい
て、図10(a),(b)に示すように、半導体チップ
7が搭載される固定領域7aの中央部に高熱伝導性接着
剤15c(15)が配置され、その周辺部分に高接合強
度接着剤16が配置された構造になっている。高熱伝導
性接着剤15cは半導体チップ7よりも少し小さい形状
となっている。
て、図10(a),(b)に示すように、半導体チップ
7が搭載される固定領域7aの中央部に高熱伝導性接着
剤15c(15)が配置され、その周辺部分に高接合強
度接着剤16が配置された構造になっている。高熱伝導
性接着剤15cは半導体チップ7よりも少し小さい形状
となっている。
【0089】高熱伝導性接着剤15cが固定領域7aの
中央部分に広く設けられていることから、この高熱伝導
性接着剤15cによって電流が効率的に通電されるとと
もに、半導体チップ7で発生する熱を速やかにヘッダ3
に伝えることができる。
中央部分に広く設けられていることから、この高熱伝導
性接着剤15cによって電流が効率的に通電されるとと
もに、半導体チップ7で発生する熱を速やかにヘッダ3
に伝えることができる。
【0090】前記実施形態1の構造に比較して、高熱伝
導性接着剤15cの面積が大きいことから、電気的/熱
的な伝導性はさらに優れたものとなる。
導性接着剤15cの面積が大きいことから、電気的/熱
的な伝導性はさらに優れたものとなる。
【0091】(実施形態3)図11は本発明の他の実施
形態(実施形態3)である半導体装置を示す模式図であ
る。本実施形態3はパワーICやLSIなどに適したボ
ールグリッドアレイ構造例である。
形態(実施形態3)である半導体装置を示す模式図であ
る。本実施形態3はパワーICやLSIなどに適したボ
ールグリッドアレイ構造例である。
【0092】本実施形態3の支持板3は、配線基板構造
からなり、支持板3の裏面に突起状電極5eがアレイ状
に複数設けられている。支持板3の表面には半導体チッ
プ7が接合材13を介して固定されている。この接合材
13は前記実施形態2と同様に、固定領域7aの中央を
含む直径の大きな高熱伝導性接着剤15cと、この高熱
伝導性接着剤15cを囲み、残りの固定領域7aに広が
る高接合強度接着剤16とで構成されている。
からなり、支持板3の裏面に突起状電極5eがアレイ状
に複数設けられている。支持板3の表面には半導体チッ
プ7が接合材13を介して固定されている。この接合材
13は前記実施形態2と同様に、固定領域7aの中央を
含む直径の大きな高熱伝導性接着剤15cと、この高熱
伝導性接着剤15cを囲み、残りの固定領域7aに広が
る高接合強度接着剤16とで構成されている。
【0093】また、半導体チップ7の表面に設けられた
図示しない電極と、支持板3の表面に設けられた配線の
一部であるボンディングパッドは、導電性のワイヤ14
で電気的に接続されている。さらに、支持板3の表面に
は絶縁性樹脂で形成される封止体2が設けられている。
この封止体2は、半導体チップ7やワイヤ14等を覆っ
ている。
図示しない電極と、支持板3の表面に設けられた配線の
一部であるボンディングパッドは、導電性のワイヤ14
で電気的に接続されている。さらに、支持板3の表面に
は絶縁性樹脂で形成される封止体2が設けられている。
この封止体2は、半導体チップ7やワイヤ14等を覆っ
ている。
【0094】本実施形態3は、半導体チップ7の発熱が
中央部主体に発生するか、半導体チップ7全体に略均一
に発生する場合に効果的な構造である。
中央部主体に発生するか、半導体チップ7全体に略均一
に発生する場合に効果的な構造である。
【0095】本実施形態3による半導体装置1は、半導
体チップ7で発生する熱が効率的に支持板3に伝導され
る結果、熱応力などのストレスに対して強い性能を有す
る。
体チップ7で発生する熱が効率的に支持板3に伝導され
る結果、熱応力などのストレスに対して強い性能を有す
る。
【0096】(実施形態4)図12は本発明の他の実施
形態(実施形態4)である半導体装置を示す模式図であ
る。本実施形態4は、前記実施形態3の構造の半導体装
置1において、高熱伝導性接着剤15を分散させて設け
るとともに、半導体チップ7において発熱量が大きい領
域には直径の大きな高熱伝導性接着剤15dを対応配置
した構造である。
形態(実施形態4)である半導体装置を示す模式図であ
る。本実施形態4は、前記実施形態3の構造の半導体装
置1において、高熱伝導性接着剤15を分散させて設け
るとともに、半導体チップ7において発熱量が大きい領
域には直径の大きな高熱伝導性接着剤15dを対応配置
した構造である。
【0097】即ち、固定領域7aの右上の角部近傍に直
径の大きい高熱伝導性接着剤15d(15)を配置し
て、半導体チップ7の発熱部に対応させ、固定領域7a
の左上,左下,右下の角部に直径の小さい高熱伝導性接
着剤15e(15)を配置した例である。
径の大きい高熱伝導性接着剤15d(15)を配置し
て、半導体チップ7の発熱部に対応させ、固定領域7a
の左上,左下,右下の角部に直径の小さい高熱伝導性接
着剤15e(15)を配置した例である。
【0098】本実施形態4は半導体チップ7の発熱部が
中心から外れる構造などに適した構造である。
中心から外れる構造などに適した構造である。
【0099】本実施形態4によれば、半導体チップ7か
ら発熱した熱は、高熱伝導性接着剤15dにより効果的
に支持板3に伝導される。また、他の3箇所のコーナー
部の高熱伝導性接着剤15eの接合強度が低いことか
ら、熱応力などのストレスによる劣化はこの部位から発
生するため、放熱性確保のために配置された高熱伝導性
接着剤15dが効果的に保護され、半導体装置1の安定
動作が維持できることになる。
ら発熱した熱は、高熱伝導性接着剤15dにより効果的
に支持板3に伝導される。また、他の3箇所のコーナー
部の高熱伝導性接着剤15eの接合強度が低いことか
ら、熱応力などのストレスによる劣化はこの部位から発
生するため、放熱性確保のために配置された高熱伝導性
接着剤15dが効果的に保護され、半導体装置1の安定
動作が維持できることになる。
【0100】(実施形態5)図13及び図14は本発明
の他の実施形態(実施形態5)である半導体装置に係わ
る図であり、図13は半導体装置の模式的断面図であ
る。本実施形態5は前記実施形態3と同様にパワーIC
やLSIなどに適したボールグリッドアレイ構造例であ
る。
の他の実施形態(実施形態5)である半導体装置に係わ
る図であり、図13は半導体装置の模式的断面図であ
る。本実施形態5は前記実施形態3と同様にパワーIC
やLSIなどに適したボールグリッドアレイ構造例であ
る。
【0101】本実施形態5の支持板3は、配線基板構造
からなり、支持板3の裏面に突起状電極5eがアレイ状
に複数設けられている。支持板3の表面には半導体チッ
プ7がフェイスダウンボンディングによって固定されて
いる。半導体チップ7の表面には突起状電極9が設けら
れている。そして、この突起状電極9が支持板3の表面
の図示しない配線の一部であるパッドに重ねられて電気
的に接続される。また、半導体チップ7と支持板3は接
合材13によって接続される。接合材13は高熱伝導性
接着剤15f(15)で構成されている。
からなり、支持板3の裏面に突起状電極5eがアレイ状
に複数設けられている。支持板3の表面には半導体チッ
プ7がフェイスダウンボンディングによって固定されて
いる。半導体チップ7の表面には突起状電極9が設けら
れている。そして、この突起状電極9が支持板3の表面
の図示しない配線の一部であるパッドに重ねられて電気
的に接続される。また、半導体チップ7と支持板3は接
合材13によって接続される。接合材13は高熱伝導性
接着剤15f(15)で構成されている。
【0102】半導体チップ7と支持板3との間の隙間は
絶縁性樹脂(アンダーフィル)50が充填されている。
絶縁性樹脂(アンダーフィル)50が充填されている。
【0103】ここで、ボールグリッドアレイ型の半導体
装置1の製造について、図14のフローチャートを参照
しながら簡単に説明する。最初にBGA基板、即ち配線
基板構造の支持板と、半導体チップを用意する。支持板
の所定箇所に高伝導性銀ペーストを塗布する。
装置1の製造について、図14のフローチャートを参照
しながら簡単に説明する。最初にBGA基板、即ち配線
基板構造の支持板と、半導体チップを用意する。支持板
の所定箇所に高伝導性銀ペーストを塗布する。
【0104】つぎに、前記高伝導性銀ペースト上に半導
体チップが搭載される。この半導体チップは、表面に金
ボールバンプを予め形成しておくとともに、この金ボー
ルバンプに銀ペーストを転写しておく。
体チップが搭載される。この半導体チップは、表面に金
ボールバンプを予め形成しておくとともに、この金ボー
ルバンプに銀ペーストを転写しておく。
【0105】半導体チップが搭載された支持板は硬化
(ベーク)処理が施され半導体チップが支持板に固定さ
れる。
(ベーク)処理が施され半導体チップが支持板に固定さ
れる。
【0106】つぎに、非導電性接着剤(絶縁性接着剤)
が半導体チップと支持板との間に終点塗布される。この
非導電性接着剤(アンダーフィル)は硬化(ベーク)処
理が施される。
が半導体チップと支持板との間に終点塗布される。この
非導電性接着剤(アンダーフィル)は硬化(ベーク)処
理が施される。
【0107】つぎに、支持板の裏面の半田ボールを搭載
するパッド部分にフラックスが塗布される。つぎに支持
板の裏面のパッド部分にはんだボールが搭載されるとと
もに、熱処理(ウェットバック)されてはんだボールが
支持板に取り付けられる。
するパッド部分にフラックスが塗布される。つぎに支持
板の裏面のパッド部分にはんだボールが搭載されるとと
もに、熱処理(ウェットバック)されてはんだボールが
支持板に取り付けられる。
【0108】つぎに、洗浄が施されてフラックスは洗い
流されて半導体装置1が製造される。
流されて半導体装置1が製造される。
【0109】本実施形態5においても、前記各実施形態
と同様に放熱特性及び電気的特性が良好で安定動作が達
成できる半導体装置を提供することができる。
と同様に放熱特性及び電気的特性が良好で安定動作が達
成できる半導体装置を提供することができる。
【0110】(実施形態6)図15は本発明の他の実施
形態(実施形態6)である半導体装置の実装状態を示す
模式的断面図である。本実施形態6は、パワーICやL
SIなどにおいて、配線基板からなる支持板3の表面に
半導体チップ7がフェイスダウンボンディングによって
固定され、放熱のために半導体チップ7の裏面に放熱フ
ィン51が取り付けられた構造になっている。
形態(実施形態6)である半導体装置の実装状態を示す
模式的断面図である。本実施形態6は、パワーICやL
SIなどにおいて、配線基板からなる支持板3の表面に
半導体チップ7がフェイスダウンボンディングによって
固定され、放熱のために半導体チップ7の裏面に放熱フ
ィン51が取り付けられた構造になっている。
【0111】支持板3の配線部分には半導体チップ7の
突起状電極9が接続されている。また、半導体チップ7
は、高熱伝導性接着剤15c(15)と高接合強度接着
剤16で構成される接合材13によって放熱フィン51
に固定されている。
突起状電極9が接続されている。また、半導体チップ7
は、高熱伝導性接着剤15c(15)と高接合強度接着
剤16で構成される接合材13によって放熱フィン51
に固定されている。
【0112】本実施形態6では、半導体チップ7の裏面
の中央部に高熱伝導性接着剤15cが配置されているこ
とから、効果的に放熱フィン51に熱が伝導性されるた
め、半導体装置1の安定動作が達成できる。
の中央部に高熱伝導性接着剤15cが配置されているこ
とから、効果的に放熱フィン51に熱が伝導性されるた
め、半導体装置1の安定動作が達成できる。
【0113】また、半導体チップ7の固定部側では、周
辺部に高接合強度接着剤16が配置されているため、熱
応力などのストレスによる劣化から保護される。
辺部に高接合強度接着剤16が配置されているため、熱
応力などのストレスによる劣化から保護される。
【0114】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。例え
ば、前記各実施形態では、搭載する半導体チップは一つ
としたが、支持板に複数の半導体チップを搭載する構造
においても前記実施例同様に適用でき同様な効果が得ら
れる。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。例え
ば、前記各実施形態では、搭載する半導体チップは一つ
としたが、支持板に複数の半導体チップを搭載する構造
においても前記実施例同様に適用でき同様な効果が得ら
れる。
【0115】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0116】(1)電気的/熱的な高伝導性と温度サイ
クルなど環境ストレスに対して高信頼性の半導体装置を
提供することができる。
クルなど環境ストレスに対して高信頼性の半導体装置を
提供することができる。
【0117】(2)環境有害物質(鉛)を使用すること
なく、環境ストレスに対して高信頼性半導体装置を提供
することができる。
なく、環境ストレスに対して高信頼性半導体装置を提供
することができる。
【0118】(3)半導体装置の動作時の発熱に対して
も安定して動作する半導体装置及びその製造方法を提供
することができる。
も安定して動作する半導体装置及びその製造方法を提供
することができる。
【図1】本発明の一実施形態(実施形態1)である半導
体装置を示す模式的断面図である。
体装置を示す模式的断面図である。
【図2】本実施形態1の半導体装置において半導体チッ
プをヘッダに固定する固定部材の配置を示す模式図であ
る。
プをヘッダに固定する固定部材の配置を示す模式図であ
る。
【図3】本実施形態1の半導体装置の模式的斜視図であ
る。
る。
【図4】本実施形態1の半導体装置の断面図である。
【図5】前記半導体装置に組み込まれる半導体チップの
模式的平面図である。
模式的平面図である。
【図6】前記半導体チップの模式的断面図である。
【図7】前記半導体装置の製造方法を示すフローチャー
トである。
トである。
【図8】前記半導体装置の製造に使用するリードフレー
ムの平面図である。
ムの平面図である。
【図9】半導体チップを固定した前記リードフレームの
平面図である。
平面図である。
【図10】本発明の他の実施形態(実施形態2)である
半導体装置を示す模式図である。
半導体装置を示す模式図である。
【図11】本発明の他の実施形態(実施形態3)である
半導体装置を示す模式図である。
半導体装置を示す模式図である。
【図12】本発明の他の実施形態(実施形態4)である
半導体装置を示す模式図である。
半導体装置を示す模式図である。
【図13】本発明の他の実施形態(実施形態5)である
半導体装置を示す模式的断面図である。
半導体装置を示す模式的断面図である。
【図14】前記半導体装置の製造方法を示すフローチャ
ートである。
ートである。
【図15】本発明の他の実施形態(実施形態6)である
半導体装置の実装状態を示す模式的断面図である。
半導体装置の実装状態を示す模式的断面図である。
【図16】従来の半導体装置を示す模式的断面図であ
る。
る。
【図17】従来の導電性接着剤における銀フィラー含有
率と低効率との相関を示すグラフである。
率と低効率との相関を示すグラフである。
【図18】従来の導電性接着剤における温度サイクルと
熱抵抗との相関を示すグラフである。
熱抵抗との相関を示すグラフである。
1…半導体装置(パワートランジスタ)、2…封止体
(パッケージ)、3…支持板(ヘッダ)、4…吊りリー
ド、5…リード、5a…ソースリード、5b…ゲートリ
ード、5e…突起状電極、7…半導体チップ、7a…固
定領域、9…突起状電極、10…第1電極(ドレイン電
極)、11…第2電極(ソース電極)、12…制御電極
(ゲート電極)、13…接合材、14…ワイヤ、15,
15a〜15f…高熱伝導性接着剤(高熱伝導性銀ペー
スト)、16…高接合強度接着剤(高接合強度銀ペース
ト)、20…連結部、21…取付用孔、25…半導体基
板、26…エピタキシャル層、27…ウェル、28…ソ
ース領域、29…ゲート絶縁膜、30…ゲート電極、3
1…層間絶縁膜、32…保護膜、40…リードフレー
ム、41…外枠、43…ワイヤパッド、44…タイバ
ー、45…連係部、50…絶縁性樹脂、51…放熱フィ
ン。
(パッケージ)、3…支持板(ヘッダ)、4…吊りリー
ド、5…リード、5a…ソースリード、5b…ゲートリ
ード、5e…突起状電極、7…半導体チップ、7a…固
定領域、9…突起状電極、10…第1電極(ドレイン電
極)、11…第2電極(ソース電極)、12…制御電極
(ゲート電極)、13…接合材、14…ワイヤ、15,
15a〜15f…高熱伝導性接着剤(高熱伝導性銀ペー
スト)、16…高接合強度接着剤(高接合強度銀ペース
ト)、20…連結部、21…取付用孔、25…半導体基
板、26…エピタキシャル層、27…ウェル、28…ソ
ース領域、29…ゲート絶縁膜、30…ゲート電極、3
1…層間絶縁膜、32…保護膜、40…リードフレー
ム、41…外枠、43…ワイヤパッド、44…タイバ
ー、45…連係部、50…絶縁性樹脂、51…放熱フィ
ン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 仁久 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 岡 浩偉 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F036 AA01 BA23 BB16 BC05 BD01 5F047 AA11 AA13 BA01 BA53 BB11 5F067 AB10 BD01 BE04 DF01
Claims (24)
- 【請求項1】 半導体チップを支持する支持板と、前記
支持板上に接着剤を介して固定される半導体チップとを
有する半導体装置であって、前記半導体チップは、相互
に接着領域を分けて設けられる第1の接着剤と第2の接
着剤によって前記支持板に固定され、前記第1の接着剤
は前記第2の接着剤よりも熱伝導性が高い高熱伝導性接
着剤であり、前記第2の接着剤は前記第1の接着剤より
も接合強度が高い高接合強度接着剤であることを特徴と
する半導体装置。 - 【請求項2】 前記高熱伝導性接着剤は金属を含む接着
剤であり、前記高接合強度接着剤は金属を含まない樹脂
接着剤であることを特徴とする請求項1に記載の半導体
装置。 - 【請求項3】 前記高熱伝導性接着剤は銀を含み、前記
高接合強度接着剤は銀を含まないことを特徴とする請求
項2に記載の半導体装置。 - 【請求項4】 前記半導体チップの固定面全域が前記高
熱伝導性接着剤と前記高接合強度接着剤で前記支持板に
固定されていることを特徴とする請求項1に記載の半導
体装置。 - 【請求項5】 前記高熱伝導性接着剤は前記固定面全域
内において複数箇所に設けられていることを特徴とする
請求項1に記載の半導体装置。 - 【請求項6】 前記高熱伝導性接着剤は前記半導体チッ
プの発熱部に対応するように配置されていることを特徴
とする請求項1に記載の半導体装置。 - 【請求項7】 前記高熱伝導性接着剤の周縁と前記高接
合強度接着剤による接着部との界面には空隙が存在しな
いことを特徴とする請求項1に記載の半導体装置。 - 【請求項8】 前記高熱伝導性接着剤は導電性の接着剤
からなり、前記高接合強度接着剤は導電性の接着剤また
は非導電性の接着剤からなることを特徴とする請求項1
に記載の半導体装置。 - 【請求項9】 前記高熱伝導性接着剤及び高接合強度接
着剤には鉛が含まれていないことを特徴とする請求項1
に記載の半導体装置。 - 【請求項10】 前記支持板には複数の半導体チップが
固定されていることを特徴とする請求項1に記載の半導
体装置。 - 【請求項11】 前記支持板は裏面に外部電極端子が複
数設けられる配線基板からなり、前記半導体チップは前
記配線基板の表面に固定されていることを特徴とする請
求項1に記載の半導体装置。 - 【請求項12】 前記支持板は放熱フィンからなり、前
記半導体チップは、前記放熱フィンの表面に固定され、
前記半導体チップの表面には複数の外部電極端子が設け
られていることを特徴とする請求項1に記載の半導体装
置。 - 【請求項13】 絶縁性樹脂からなる封止体と、前記封
止体によって少なくとも一部が被われ下面が前記封止体
から露出しかつ第1電極になる金属製の支持板と、前記
支持板に連なり前記封止体の一側面から突出する吊りリ
ードと、前記封止体の前記一側面から並んで突出する第
2電極になる第2電極リードおよび制御電極になる制御
電極リードと、前記封止体に被われるとともに下面に第
1電極を有し上面に第2電極と制御電極を有し下面が導
電性の接着剤を介して前記支持板に固定される半導体チ
ップと、前記封止体内に位置し前記第2電極と前記第2
電極リードおよび前記制御電極と前記制御電極リードを
電気的に接続するワイヤとを有する半導体装置であっ
て、前記半導体チップは、半導体チップの固定面全域
が、相互に接着領域を分けて設けられる高熱伝導性接着
剤と高接合強度接着剤によって前記支持板に固定され、
前記高熱伝導性接着剤の周縁と前記高接合強度接着剤に
よる接着部との界面には空隙が存在しないことを特徴と
する半導体装置。 - 【請求項14】 前記高熱伝導性接着剤は前記固定面全
域内において複数箇所に設けられ、前記一部の高熱伝導
性接着剤は前記半導体チップの発熱部に対応するように
配置されていることを特徴とする請求項13に記載の半
導体装置。 - 【請求項15】 前記高熱伝導性接着剤及び前記高接合
強度接着剤には鉛が含まれていないことを特徴とする請
求項13に記載の半導体装置。 - 【請求項16】 前記封止体の一側面から突出する制御
電極リードおよび第2電極リードは途中で屈曲して面実
装構造になっていることを特徴とする請求項13に記載
の半導体装置。 - 【請求項17】 前記支持板の前記封止体から突出した
部分には取付用孔が設けられていることを特徴とする請
求項13に記載の半導体装置。 - 【請求項18】 前記半導体チップには第1電極,第2
電極,制御電極をそれぞれ電極とするパワーMOSFE
T,パワーバイポーラトランジスタ,IGBTのうちの
いずれかのトランジスタを有することを特徴とする請求
項13に記載の半導体装置。 - 【請求項19】 支持板上の搭載部に接着剤を塗布する
工程と、前記接着剤上に半導体チップを取り付けた後に
前記接着剤を硬化させて前記半導体チップを前記支持板
上に固定する工程とを有する半導体装置の製造方法であ
って、前記支持板上の搭載部に高熱伝導性接着剤と高接
合強度接着剤を両者の界面に隙間が発生しないように塗
布し、その後前記両接着剤を硬化させることを特徴とす
る半導体装置の製造方法。 - 【請求項20】 前記支持板上の搭載部領域内に前記高
熱伝導性接着剤を複数箇所塗布することを特徴とする請
求項19に記載の半導体装置の製造方法。 - 【請求項21】 前記支持板の搭載部に固定される前記
半導体チップの発熱部に対応する領域に前記高熱伝導性
接着剤を塗布することを特徴とする請求項19に記載の
半導体装置の製造方法。 - 【請求項22】 前記支持板上に、前記高熱伝導性接着
剤として導電性の接着剤を塗布し、前記高接合強度接着
剤として導電性の接着剤または非導電性の接着剤を塗布
することを特徴とする請求項19に記載の半導体装置の
製造方法。 - 【請求項23】 前記接着剤として鉛を含まない接着剤
を塗布することを特徴とする請求項19に記載の半導体
装置の製造方法。 - 【請求項24】 前記支持板上に複数の半導体チップを
固定することを特徴とする請求項19に記載の半導体装
置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000173885A JP2001351929A (ja) | 2000-06-09 | 2000-06-09 | 半導体装置およびその製造方法 |
US09/867,655 US6552421B2 (en) | 2000-06-09 | 2001-05-31 | Semiconductor device and a method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000173885A JP2001351929A (ja) | 2000-06-09 | 2000-06-09 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001351929A true JP2001351929A (ja) | 2001-12-21 |
Family
ID=18676025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000173885A Pending JP2001351929A (ja) | 2000-06-09 | 2000-06-09 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6552421B2 (ja) |
JP (1) | JP2001351929A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010122795A1 (ja) * | 2009-04-22 | 2010-10-28 | パナソニック株式会社 | 半導体装置 |
JP2011023463A (ja) * | 2009-07-14 | 2011-02-03 | Denso Corp | 半導体モジュール |
JP2016040839A (ja) * | 2015-10-27 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7376728B1 (en) * | 2000-07-25 | 2008-05-20 | Ricoh Company, Ltd. | Method and system for monitoring, collecting information, diagnosing and servicing a remote system |
KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US6804118B2 (en) * | 2002-03-15 | 2004-10-12 | Delphi Technologies, Inc. | Thermal dissipation assembly for electronic components |
EP1473763A1 (en) * | 2003-04-30 | 2004-11-03 | STMicroelectronics S.r.l. | Manufacturing method of a lead frame for power semiconductor electronic devices, separating the leads and downsetting the die pad in one step |
DE10323007B4 (de) * | 2003-05-21 | 2005-10-20 | Infineon Technologies Ag | Halbleiteranordnung |
JP4248953B2 (ja) * | 2003-06-30 | 2009-04-02 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US7245007B1 (en) * | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
DE10349477A1 (de) * | 2003-10-21 | 2005-02-24 | Infineon Technologies Ag | Halbleiterbauteile mit einem Gehäuse und mit einem Halbleiterchip, sowie Verfahren zur Herstellung desselben |
JP3897749B2 (ja) * | 2003-10-31 | 2007-03-28 | 沖電気工業株式会社 | 半導体装置 |
JP3988735B2 (ja) * | 2004-03-15 | 2007-10-10 | 日立金属株式会社 | 半導体装置及びその製造方法 |
DE102004016940B4 (de) * | 2004-04-06 | 2019-08-08 | Continental Automotive Gmbh | Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip |
US20050260789A1 (en) * | 2004-05-21 | 2005-11-24 | Texas Instruments Incorporated | Method and system for applying an adhesive substance on an electronic device |
US7151309B2 (en) * | 2004-08-27 | 2006-12-19 | Texas Instruments Incorporated | Apparatus for improved power distribution in wirebond semiconductor packages |
WO2006068641A1 (en) * | 2004-12-20 | 2006-06-29 | Semiconductor Components Industries, L.L.C. | Electronic package having down-set leads and method |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7768075B2 (en) * | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
DE102006026023A1 (de) * | 2006-06-01 | 2007-12-06 | Infineon Technologies Ag | Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US8105880B2 (en) * | 2007-12-05 | 2012-01-31 | Analog Devices, Inc. | Method for attaching a semiconductor die to a leadframe, and a semiconductor device |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
CN101673722A (zh) * | 2008-09-10 | 2010-03-17 | 日月光半导体制造股份有限公司 | 导线架 |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
JP5467799B2 (ja) * | 2009-05-14 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP2462616A1 (de) | 2009-08-05 | 2012-06-13 | Continental Teves AG & Co. oHG | Sensoranordnung und chip mit zusätzlichen befestigungsbeinen |
JP2011128140A (ja) * | 2009-11-19 | 2011-06-30 | Dainippon Printing Co Ltd | センサデバイス及びその製造方法 |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
ITTO20120854A1 (it) | 2012-09-28 | 2014-03-29 | Stmicroelectronics Malta Ltd | Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione |
US9397018B2 (en) * | 2013-01-16 | 2016-07-19 | Infineon Technologies Ag | Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit |
US9230889B2 (en) | 2013-01-16 | 2016-01-05 | Infineon Technologies Ag | Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
WO2016204753A1 (en) * | 2015-06-17 | 2016-12-22 | Intel Corporation | Two material high k thermal encapsulant system |
JP2017059707A (ja) * | 2015-09-17 | 2017-03-23 | 富士通株式会社 | 積層チップ、積層チップを搭載する基板、及び積層チップの製造方法 |
WO2018067150A1 (en) * | 2016-10-06 | 2018-04-12 | Hewlett-Packard Development Company, L.P. | Adhesive sealing of thermal interface materials |
US10629557B2 (en) | 2016-12-30 | 2020-04-21 | Intel Corporation | Improving mechanical and thermal reliability in varying form factors |
CN110111739B (zh) * | 2019-05-07 | 2021-01-01 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933030A (en) * | 1989-06-21 | 1990-06-12 | Dietz Raymond L | Low temperature glass composition, paste and method of use |
US5391604A (en) * | 1993-07-30 | 1995-02-21 | Diemat, Inc. | Adhesive paste containing polymeric resin |
US6175152B1 (en) * | 1998-06-25 | 2001-01-16 | Citizen Watch Co., Ltd. | Semiconductor device |
-
2000
- 2000-06-09 JP JP2000173885A patent/JP2001351929A/ja active Pending
-
2001
- 2001-05-31 US US09/867,655 patent/US6552421B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010122795A1 (ja) * | 2009-04-22 | 2010-10-28 | パナソニック株式会社 | 半導体装置 |
CN102292803A (zh) * | 2009-04-22 | 2011-12-21 | 松下电器产业株式会社 | 半导体装置 |
JP5383795B2 (ja) * | 2009-04-22 | 2014-01-08 | パナソニック株式会社 | 半導体装置 |
US8691377B2 (en) | 2009-04-22 | 2014-04-08 | Panasonic Corporation | Semiconductor device |
JP2011023463A (ja) * | 2009-07-14 | 2011-02-03 | Denso Corp | 半導体モジュール |
JP2016040839A (ja) * | 2015-10-27 | 2016-03-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20010050422A1 (en) | 2001-12-13 |
US6552421B2 (en) | 2003-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001351929A (ja) | 半導体装置およびその製造方法 | |
US8564049B2 (en) | Flip chip contact (FCC) power package | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
US20060145319A1 (en) | Flip chip contact (FCC) power package | |
JP2009302564A (ja) | 直付リード線を備えるicチップパッケージ | |
JP3971568B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
CN109168320B (zh) | 半导体装置 | |
JP2019186326A (ja) | 半導体装置およびその製造方法 | |
JP4967277B2 (ja) | 半導体装置およびその製造方法 | |
Sawle et al. | DirectFET: a proprietary new source mounted power package for board mounted power | |
JP2005116702A (ja) | パワー半導体モジュール | |
US8482119B2 (en) | Semiconductor chip assembly | |
JP2001068498A (ja) | 半導体装置 | |
JP2005142189A (ja) | 半導体装置 | |
JP2007027404A (ja) | 半導体装置 | |
JP3922809B2 (ja) | 半導体装置 | |
JP3841007B2 (ja) | 半導体装置 | |
JP2002009219A (ja) | 樹脂封止型半導体装置 | |
JP4305424B2 (ja) | 半導体装置及びその製造方法 | |
TW200418161A (en) | Semiconductor chip package and method for manufacturing the same | |
US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
US9337132B2 (en) | Methods and configuration for manufacturing flip chip contact (FCC) power package | |
JPH11238962A (ja) | 半導体装置の製造方法及び半導体装置 | |
WO2024128062A1 (ja) | 半導体装置 |