DE102004016940B4 - Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip - Google Patents

Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip Download PDF

Info

Publication number
DE102004016940B4
DE102004016940B4 DE102004016940.3A DE102004016940A DE102004016940B4 DE 102004016940 B4 DE102004016940 B4 DE 102004016940B4 DE 102004016940 A DE102004016940 A DE 102004016940A DE 102004016940 B4 DE102004016940 B4 DE 102004016940B4
Authority
DE
Germany
Prior art keywords
chip
edge
circuit carrier
edge structure
chip receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004016940.3A
Other languages
English (en)
Other versions
DE102004016940A1 (de
Inventor
Dr. Gohlke Silvia
Dr. Münch Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE102004016940.3A priority Critical patent/DE102004016940B4/de
Priority to JP2005108963A priority patent/JP4312734B2/ja
Priority to US11/099,823 priority patent/US7256504B2/en
Publication of DE102004016940A1 publication Critical patent/DE102004016940A1/de
Application granted granted Critical
Publication of DE102004016940B4 publication Critical patent/DE102004016940B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

Schaltungsträger für einen Halbleiterchip (6) mit einem Substrat (1) aus einem isolierenden Material, auf dem ein Chipaufnahmebereich (2) und eine Mehrzahl den Chipaufnahmebereich umgebende Bondpads (5) angeordnet sind, wobei in einem Zentralbereich (14) des Chipaufnahmebereichs (2) der Chip (6) aufbringbar ist, und
der Chipaufnahmebereich (2) einen den Zentralbereich (14) umgebenden Randbereich (15) aufweist, der den Randverlauf des Chipaufnahmebereichs (2) definiert, welcher gegenüber der Länge der Seitenränder (10) des aufzubringenden Chips (6) eine solche Länge aufweist, die die Ausbildung von Adhäsionskräften ermöglicht, die ein Fließen eines Haftmittels (11) über die Kanten des Chipaufnahmebereichs (2) in Richtung der Bondpads (5) verhindern, wobei
in dem Randbereich (15) des Chipaufnahmebereichs (2) eine Mehrzahl von Randstrukturelementen (3) geometrischer Gestalt als Teil des Chipaufnahmebereichs angeordnet sind.

Description

  • Die Erfindung betrifft einen Schaltungsträger für einen Halbleiterchip mit einem Substrat aus einem isolierenden Material, auf dem ein Chipaufnahmebereich und eine Mehrzahl den Chipaufnahmebereich umgebende Bondpads angeordnet sind. Die Erfindung betrifft weiterhin ein Bauelement mit einem Schaltungsträger und einem Halbleiterchip.
  • Der Chipaufnahmebereich dient dazu, einen Halbleiterchip (Chip) aufzunehmen und zu haltern. Die Größe des Chipaufnahmebereichs ist dabei in der Regel an die Größe des Halbleiterchips angepasst. Dies bedeutet, der Halbleiterchip weist maximal die Größe des Chipaufnahmebereichs auf. Die Außenkanten des Halbleiterchips und des Chipaufnahmebereichs sind entweder in Deckung zueinander gebracht oder verlaufen annähernd parallel (sofern der Chip kleiner als der Chipaufnahmebereich ist). Die elektrische Verbindung zwischen Chipanschlussstellen auf einer von dem Substrat abgewandten Hauptfläche des Halbleiterchips und einem jeweiligen Bondpad erfolgt mittels Bonddrähten, wobei diese Verbindung nach dem Aufbringen und Befestigen des Halbleiterchips auf der Chipaufnahmefläche erfolgt.
  • Zur Befestigung des Halbleiterchips auf dem Chipaufnahmebereich werden anstatt des in der Vergangenheit häufig verwendeten Lotes immer häufiger elektrisch leitfähige Haftmittel, wie z.B. Klebstoffe, verwendet. Diese weisen zumindest eine Harzkomponente auf, die mit Füllstoffen angereichert ist. Bei der Aushärtung des Haftmittels unter Anwendung eines angepassten Temperaturprofils entmischt sich das mit den Füllstoffen angereicherte Harzsystem. Bei diesem Vorgang wird das Haftmittel dünnflüssig und beginnt fließfähige Eigenschaften zu entwickeln.
  • Um eine sichere Befestigung des Halbleiterchips auf der Landefläche sicher zu stellen, ist es erforderlich, dass das Haftmittel an zumindest drei Seitenkanten des Halbleiterchips leicht hervortritt. Dieses Kriterium wird im Rahmen des Herstellungsprozesses im Rahmen einer Sichtkontrolle überprüft. Da der Seitenrand des Halbleiterchips und der Randverlauf des Chipaufnahmebereichs in der Regel annähernd übereinstimmen, kann das während des Aushärtevorganges mit einer hohen Temperatur beaufschlagte Haftmittel auf das Substrat fließen. Dabei kann die unerwünschte Situation auftreten, dass das Haftmittel auf die in einem Abstand zu dem Chipaufnahmebereich angeordneten Bondpads „schwappen“ kann. Derart verunreinigte oder „kontaminierte“ Bondpads lassen das Durchführen einer zuverlässigen Bondverbindung ohne zusätzliche, aufwendige Reinigungsschritte jedoch nicht mehr zu.
  • Das vorstehend erläuterte Problem kann durch einen ausreichend großen Abstand der Bondpads von dem mit dem Klebstoff beaufschlagten Chipaufnahmebereich verringert, jedoch nicht vollständig vermieden werden. Darüber hinaus ergibt sich der Nachteil, dass der Flächenbedarf auf dem Schaltungsträger in unerwünschter Weise ansteigt. Dies würde zu einem Anstieg der Stückkosten des Bauelementes führen.
  • Zur Vermeidung der Kontaminierung der Bondpads wird vereinzelt während der Herstellung auch versucht, den Klebstoff unter Verwendung eines Siebs oder einer Schablone aufzubringen.
  • Eine Verminderung der Menge an Klebstoff, der häufig durch einen Druckvorgang auf den Chipaufnahmebereich aufgebracht wird, kann unter Umständen zu einer kritischen Mindermenge führen, wodurch sich zwischen dem Halbleiterchip und dem Chipaufnahmebereich Einschlüsse und Lunker bilden können, wodurch die Zuverlässigkeit des Bauelementes im Betrieb insgesamt negativ beeinflusst wird.
  • Um die Kontaminierung von Bondpads mit einem Haftmittel zu verhindern, wird in der JP H06- 342817 A vorgeschlagen zwischen dem Chipaufnahmebereich und den Bondpads einen den Chipaufnahmebereich umlaufenden Rahmen anzuordnen, über welchen sich die Bonddrähte erstrecken.
  • Die US 6 204 555 B1 schlägt vor, den Chip in einer Ausnehmung des Substrats zu versenken, so dass die Bondpads auf dem Chip und die Bondpads auf dem Substrat in einer Ebene liegen. Die Befestigung des Chips mit dem Substrat erfolgt innerhalb der Ausnehmung, wodurch sichergestellt ist, dass kein Haftmittel auf die Oberfläche des Substrats und damit auf dessen Bondpads gelangen kann.
  • Die JP H03- 64056 A schlägt vor, den Chipaufnahmebereich mit einer Aussparung zu umgeben, welche tiefer ist, als die Bondpads angeordnet sind. Hierdurch fließt ein über den Rand des Chipaufnahmebereichs tretendes Haftmittel in die Aussparung und wird dort gestoppt. Eine ähnliche Anordnung ist in der JP 10163407 A beschrieben, bei welcher der Aufnahmebereich von einer profilierten Fläche umgeben ist, welche ein Fließen des Haftmittels zum Stoppen bringt.
  • Die EP 0 457 260 A1 offenbart ein Halbleiterbauteil mit einem keramischen Gehäuse, bei dem ein Halbleiterchip direkt auf die keramische Oberfläche als ein isolierendes Substrat in einer Vertiefung des Keramikgehäuseunterteils geklebt ist. Um eine Kontamination der offenporigen Keramik mit dem Klebstoff und eine daher kommende mögliche schlechte Verbindung eines Bonddrahtes mit Bondpads zu vermeiden, wird vorgeschlagen, um den Halbleiterchip herum die Keramik mittels eines Lasers zu verändern, so dass sie eine größere Dichte hat, um ein weiteres Eindringen des Klebstoffs zu verhindern.
  • All diese, aus dem Stand der Technik bekannten, Vorgehensweisen haben den Nachteil, dass die Herstellung eines Schaltungsträgers für einen Halbleiterchip gegenüber den gängigen Vorgehensweisen abgeändert werden muss.
  • Es ist deshalb die Aufgabe der vorliegenden Erfindung, einen Schaltungsträger für einen Halbleiterchip sowie ein Bauelement mit einem Halbleiterchip und einem Schaltungsträger anzugeben, welche die aus dem Stand der Technik bekannten Nachteile nicht oder zumindest in einem stark verringerten Ausmaß aufweisen, nämlich trotz eines geringen Flächenverbrauchs die Bondpads durch das Haftmittel möglichst nicht zu verunreinigen.
  • Diese Aufgabe wird durch die Merkmale der Ansprüche 1 und 11 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem erfindungsgemäßen Schaltungsträger mit einem Substrat aus einem isolierenden Material ist in einem Zentralbereich des Chipaufnahmebereichs der Halbleiterchip aufbringbar, wobei ein den Zentralbereich umgebender Randbereich vorgesehen ist, der den Randverlauf des Chipaufnahmebereichs definiert, welcher gegenüber der Länge der Seitenränder des aufzubringenden Chips eine sehr viel größere Länge aufweist.
  • Mit anderen Worten bedeutet dies, dass die bislang geometrisch sehr linear gehaltene Außenkontur des Chipaufnahmebereichs derart geändert wird, dass die Länge der Außenkontur um ein Vielfaches vergrößert und damit zur Ausbildung von Adhesivkräften genutzt werden kann. Zum Stoppen der Fließfront von Bestandteilen des Klebstoffes beim Aushärtevorganges werden somit die Adhäsionskräfte zwischen dem fließfähigen Material des Klebstoffes und dem Material des Chipaufnahmebereichs ausgenutzt. Durch die Erhöhung der zur Verfügung stehenden wirksamen Länge des Randverlaufes des Chipaufnahmebereichs kann die frontale Ausdehnung der fließfähigen Bestandteile des Klebstoffes verringert werden, in dem diese durch Einwirkung von lateralen Adhäsionskräften gebremst wird.
  • Zu diesem Zweck sind gemäß dem Gedanken der Erfindung in dem Randbereich des Chipaufnahmebereichs eine Mehrzahl von Randstrukturelementen geometrischer Gestalt angeordnet. Die Randstrukturelemente sind dabei Teil des Chipaufnahmebereichs, d.h. sind bevorzugt einstückig mit diesem verbunden und zusammen mit diesem hergestellt und bestehen weiter bevorzugt aus dem gleichen Material wie der Zentralbereich des Chipaufnahmebereichs. Die Ausgestaltung der Randstrukturelemente ist dabei prinzipiell von untergeordneter Bedeutung, so lange diese einen Randverlauf hervor bringen, der gegenüber der Länge der Seitenränder des aufzubringenden Chips und den durch diese definierten und erzeugten Fließfronten des Klebstoffes eine sehr viel größere Länge aufweist.
  • Zweckmäßigerweise ist der Zentralbereich des Chipaufnahmebereichs dadurch definiert, dass dieser der Größe des Chips, d.h. dem Verlauf der Seitenränder des Chips, in etwa angepasst ist, wobei die Randstrukturelemente längs zumindest eines der Ränder angeordnet sind. Die Gestalt und die Abmaße des Zentralbereiches entsprechen somit der bislang bekannten Gestalt des Chipaufnahmebereiches, der nunmehr durch die vielen in dem Randbereich angeordneten Randstrukturelemente geometrischer Gestalt geändert bzw. vergrößert ist.
  • Zur weiteren Vergrößerung des Randverlaufs ist es bevorzugt, wenn weiterhin an den Ecken des Zentralbereiches Randstruktureckelemente angeordnet sind.
  • Gemäß einer weiteren Ausgestaltung der Erfindung weisen die Randstrukturelemente und/oder die Randstruktureckelemente zumindest einen Durchbruch auf. Dies hat mit Vorteil zur Folge, dass der Randverlauf nicht nur an den zu den Bondpads hingerichteten Außenrändern vergrößert ist, sondern dass ein Randverlauf auch „im Inneren“ des Chipaufnahmebereiches gebildet ist. Dabei ist es unschädlich, wenn Bestandteile des Klebstoffes in einen Durchbruch hinein auf das Substrat verlaufen, da diese Bestandteile nicht in Richtung der Bondpads fließen und diese kontaminieren können.
  • Gemäß einer weiteren Ausgestaltung der Erfindung sind zwei Randstrukturelemente und/oder ein Randstrukturelement und ein Randstruktureckelement beabstandet zueinander angeordnet. Alternativ kann vorgesehen sein, dass zwei Randstrukturelemente und/oder ein Randstrukturelement und ein Randstruktureckelement aneinander grenzend zueinander angeordnet sind. Welcher dieser Ausgestaltungen der Vorzug gegeben wird, kann von dem verwendeten Haftmittel und dessen Fließeigenschaften während der Aushärtphase abhängig gemacht werden. Die Ausgestaltung kann dabei hinsichtlich der insgesamt zu erreichenden Länge des Randverlaufes optimiert werden.
  • Gemäß einer zweckmäßigen Ausgestaltung ist ein Randstrukturelement gegenüberliegend einem der Bondpads angeordnet. Alternativ kann vorgesehen sein, dass die Bondpads zueinander beabstandet auf dem Substrat aufgebracht sind, so dass zwischen jeweils zwei benachbarten Bondpads ein Zwischenraum gebildet ist und ein Randstrukturelement gegenüber einem der Zwischenelemente angeordnet ist. Auch hier kann die Wahl abhängig davon gemacht werden, welcher Klebstoff eingesetzt wird und aus welchen Materialien der Chipaufnahmebereich gefertigt wird, da die Fließeigenschaften des Klebstoffs beim Aushärten im Wesentlichen von diesen beiden Faktoren abhängig sind.
  • Dies gilt auch für eine weitere bevorzugte Ausgestaltung, gemäß der die Randstrukturelemente eine maximale Ausdehnung von 25 - 50% eines Abstands vom Rand des Zentralbereiches in Richtung der Bondpads aufweisen.
  • Das erfindungsgemäße Bauelement weist einen Halbleiterchip auf, der auf einem Schaltungsträger der oben beschriebenen Art montiert ist. Mit dem erfindungsgemäßen Bauelement sind die gleichen Vorteile verbunden, wie diese im Zusammenhang mit dem Schaltungsträger beschrieben wurden.
  • Als Haftmittel zur Befestigung des Halbleiterchips auf dem Chipaufnahmebereich wird bevorzugt ein Klebstoff vorgesehen, der zumindest eine Harzkomponente und zumindest einen Füllstoff aufweist, wobei dessen Klebeeigenschaften nach einem Aushärtvorgang erzielt werden.
  • Weitere Vorteile und Ausgestaltungen der Erfindung werden nachfolgend anhand den Figuren näher erläutert. Es zeigen:
    • 1 eine Draufsicht auf einen Ausschnitt eines erfindungsgemäßen Schaltungsträgers, bei dem Randstrukturelemente gegenüberliegend einem Zwischenraum zweier Bondpads angeordnet sind,
    • 2 eine Draufsicht auf einen Ausschnitt eines erfindungsgemäßen Schaltungsträgers, bei dem Randstrukturelemente gegenüberliegend einem jeweiligen Bondpad angeordnet sind,
    • 3 bis 9 verschiedene Ausführungsbeispiele von Chipaufnahmebereichen für einen erfindungsgemäßen Schaltungsträger, bei denen der Randverlauf gegenüber der Länge der Seitenränder eines aufzubringenden Halbleiterchips aufgrund der vielen geometrischen Randstrukturelemente eine sehr viel größere Länge aufweist,
    • 10 einen Querschnitt durch den Schaltungsträger der 1 längs der Linie X-X, und
    • 11 einen Querschnitt durch einen Ausschnitt eines Schaltungsträgers aus dem Stand der Technik.
  • 11 zeigt einen aus dem Stand der Technik bekannten Schaltungsträger 20 und die bei diesen gegebene Problematik. Auf einem Substrat 1 aus einem nicht leitenden Material, z.B. einer Keramik, sind ein Chipaufnahmebereich 2 und in einem Abstand 16 davon ein Bondpad 5 angeordnet. Auf dem Chipaufnahmebereich 2 ist mittels eines Haftmittels 11 ein Halbleiterchip 6 aufgebracht und befestigt. Der Chip 6 weist auf seiner von dem Substrat 1 abgewandten Hauptseite eine Chipanschlussfläche 7 auf, die elektrisch über einen Bonddraht (nicht gezeigt) mit dem Bondpad 5 verbunden werden soll.
  • Das Aufbringen und Befestigen des Chips 6 auf dem Chipaufnahmebereich 2 erfolgt z.B. durch Aufdrucken des Haftmittels 11 auf den Chipaufnahmebereich, wobei das Haftmittel 11 zunächst zu dessen Rand 9 beabstandet ist. Beim Aufbringen des Chips 6 auf das Haftmittel 11 wird dieses in Richtung des Randes 9 gedrückt. Bei einer Sichtkontrolle wird überprüft, ob Haftmittel 11 an zumindest drei Seitenkanten des Halbleiterchips 6 zu erkennen ist, da lediglich solche Bauelemente als einwandfrei betrachtet werden. Anschließend erfolgt das Aushärten des Haftmittels 11, das z.B. in Form eines Klebstoffes mit zumindest einer Harzkomponente und einem Füllstoff ausgebildet ist.
  • Beim Aushärtevorgang, der mit dem Beaufschlagen eines auf das Haftmittel angepassten Temperaturprofils verbunden ist, findet eine Entmischung von Füllstoff(en) und Harzkomponente(n) statt, wobei letztere fließfähig wird (werden) und über den Rand 9 auf die Oberfläche des Substrates 1 und im ungünstigen Fall auf das Bondpad 5 fließen kann (können) . Ein solchermaßen verunreinigtes oder kontaminiertes Bondpad 5 lässt eine sichere Bondverbindung nicht mehr zu, so dass solche Bauelemente als Ausschuss aussortiert werden oder nachbearbeitet werden müssen. Das Fließen des Haftstoffes 11 über die Kante 9 kann durch eine zu hohe Dosierung des Haftmittels hervorgerufen werden, so dass während des Aushärtens die Adhäsionskräfte nicht ausreichen, um das Haftmittel an der Kante 9 zu halten.
  • Die Erfindung sieht deshalb vor, den Randverlauf des Chipaufnahmebereichs 2 derart zu gestalten, dass dieser gegenüber dem Stand der Technik um ein Vielfaches vergrößert wird. Dies wird anhand der 1 bis 9 besser ersichtlich.
  • 1 zeigt einen Ausschnitt auf einen erfindungsgemäßen Schaltungsträger 20 aus einem isolierenden Material in einer Draufsicht, 10 zeigt einen Querschnitt durch diesen Schaltungsträger längs der Linie X-X. Der Chipaufnahmebereich 2 besteht aus einem Zentralbereich 14 und einem Randbereich 15, in dem eine Mehrzahl an Randstrukturelementen 3 und einem Randstruktureckelement 4 vorgesehen sind. Der Zentralbereich 14 entspricht dabei von seiner Größe und Ausdehnung her dem aus dem Stand der Technik bekannten Chipaufnahmebereich für einen Chip gegebener Fläche. Seine Größe ist durch die mit dem Bezugszeichen 9 gekennzeichnete durchbrochene Linie dargestellt. Das Aufbringen des Haftmittels 11 erfolgt im Zentralbereich 14 bis zu einer Haftmittelgrenzlinie 12, die ebenfalls durch eine durchbrochene Linie dargestellt ist.
  • Die Vergrößerung des Randverlaufs wird ausschließlich durch die in dem Randbereich 15 angeordneten Randstrukturelemente 3 bzw. Randstruktureckelemente 4 realisiert. Der Randbereich 15 des Chipaufnahmebereichs 2 erstreckt sich dabei in dem zwischen den Bondpads 5 und dem Zentralbereich 14 gebildeten Abstand 16 und weist eine Breite 19 auf. Vorteilhafterweise beträgt das Verhältnis von Breite 19 zu Abstand 16 im Bereich zwischen 1 zu 4 bis 1 zu 2, d.h. die Breite 19 beträgt zwischen 25 und 50% des Abstands 16. Die Wahl des geeigneten Werts hängt dabei im Wesentlichen von den Materialien des Chipaufnahmebereichs und des Haftstoffs ab, welche die Fließeigenschaften beim Aushärten beeinflussen.
  • Aus der Querschnittsdarstellung längs der Linie X-X aus 1 wird der Unterschied zum Stand der Technik besonders deutlich ersichtlich. In dem zwischen dem Bondpad 5 und dem Zentralbereich 14 (der durch die Kante 9 definiert ist) gebildeten Abstand 16 erstreckt sich der Randbereich 15. Diese Verlängerung des Randverlaufes ist ausreichend, um ein Fließen des Klebstoffes beim Aushärten in Richtung des Bondpads zu verhindern, da die Adhäsionskräfte längs der Kanten des Chipaufnahmebereichs nunmehr ein derartiges Fließen verhindern können. Damit ist sichergestellt, dass eine zuverlässige elektrische Verbindung zwischen der Chipanschlussfläche 7 und dem Bondpad 5 mittels eines Bonddrahtes 8 realisiert werden kann.
  • Das bloße „Vergrößern“ des Chipaufnahmebereichs in den Randbereich mit einem linearen Randverlauf würde die Fließfront dagegen nicht stoppen können, da die Adhäsionskräfte nicht ausrechend groß wären. Vielmehr könnte das flüssige Haftmittel - je nach Material des Chipaufnahmebereichs - in seiner Ausbreitung noch beschleunigt werden, so dass ein zumindest teilweises Kontaminieren des Bondpads aufgrund der verringerten Distanz zwischen dem Bondpad und dem Chipaufnahmebereich die Folge wäre.
  • In dem Ausführungsbeispiel der 1 ist eine Anordnung gezeigt, in der die Randstrukturelemente 3 die Gestalt eines Dreiecks aufweisen. Die Spitzen dieser Dreiecke sind dabei auf einen Zwischenraum 13 gerichtet, welcher zwischen jeweils 2 benachbarten Bondpads gebildet ist.
  • Demgegenüber zeigt 2 eine Darstellung, in der die Spitzen der ebenfalls dreieckig ausgebildeten Randstrukturelemente 3 gegenüberliegend den Bondpads 5 angeordnet sind. Welche der beiden Anordnungen gewählt wird, hängt im Wesentlichen von dem eingesetzten Klebstoff zur Fixierung des Halbleiterchips 6 sowie dem Material des Chipaufnahmebereichs 2 ab, da diese beiden Komponenten die Fließeigenschaften des Klebstoffes beim Aushärten bestimmen.
  • Die 3 bis 9 zeigen jeweils in einer Draufsicht Ausschnitte verschiedener Chipaufnahmebereiche, wie sie auf einem Substrat aus isolierendem Material vorgesehen werden könnten.
  • In 3 sind die Randstrukturelemente 3 unmittelbar aneinander grenzend bogenförmig ausgebildet. 4 zeigt ebenfalls bogenförmig ausgebildete Randstrukturelemente 3, die zueinander beabstandet angeordnet sind. Zusätzlich ist ein Randstruktureckelement 4 an der Ecke des Zentralbereichs 14 ausgebildet. 5 zeigt rechteckige, zueinander beabstandete Randstrukturelemente 3 mit einem rechteckigen Randstruktureckelement 4. In 6 sind die Randstrukturelemente 3 ebenfalls zueinander beabstandet trapezförmig ausgeführt, wobei wiederum ein im Wesentlichen rechteckförmiges Randstruktureckelement 4 vorgesehen ist. In dem Ausführungsbeispiel der 7 sind die Randstrukturelemente 3 und das Randstruktureckelement 4 in Form eines „T“ ausgestaltet. 8 zeigt trapezförmig gebildete Randstrukturelemente 3, die mit ihrer kurzen Seitenkante dem Zentralbereich 14 zugewandt sind. 9 zeigt schließlich Randstrukturelemente, die jeweils einen Durchbruch 18 aufweisen und somit eine bogenförmige Gestalt ergeben. Die Durchbrüche 18 verlängern nicht nur den Randverlauf des Chipaufnahmebereichs 2, sondern stellen darüber hinaus auch Reservoirs für über die Kanten 9 hinausfließenden Klebstoff beim Aushärten dar.
  • Die in den 3 bis 9 gezeigten Ausführungsbeispiele können den Bondpads wahlweise gegenüberliegend oder aber den zwischen zwei Bondpads gebildeten Zwischenräumen gegenüberliegend angeordnet sein. Jedes der Ausführungsbeispiele kann wahlweise mit einem Randstruktureckelement 4 versehen werden oder nicht, unabhängig von den in den Figuren gezeigten Darstellungen. Die Gestalt des Randstruktureckelements kann prinzipiell beliebiger Natur sein. Neben der gezeigten Recheckform könnte sie auch die Geometrie der fraktalen Randstruktur aufweisen.

Claims (12)

  1. Schaltungsträger für einen Halbleiterchip (6) mit einem Substrat (1) aus einem isolierenden Material, auf dem ein Chipaufnahmebereich (2) und eine Mehrzahl den Chipaufnahmebereich umgebende Bondpads (5) angeordnet sind, wobei in einem Zentralbereich (14) des Chipaufnahmebereichs (2) der Chip (6) aufbringbar ist, und der Chipaufnahmebereich (2) einen den Zentralbereich (14) umgebenden Randbereich (15) aufweist, der den Randverlauf des Chipaufnahmebereichs (2) definiert, welcher gegenüber der Länge der Seitenränder (10) des aufzubringenden Chips (6) eine solche Länge aufweist, die die Ausbildung von Adhäsionskräften ermöglicht, die ein Fließen eines Haftmittels (11) über die Kanten des Chipaufnahmebereichs (2) in Richtung der Bondpads (5) verhindern, wobei in dem Randbereich (15) des Chipaufnahmebereichs (2) eine Mehrzahl von Randstrukturelementen (3) geometrischer Gestalt als Teil des Chipaufnahmebereichs angeordnet sind.
  2. Schaltungsträger nach Anspruch 1, dadurch gekennzeichnet, dass der Zentralbereich (14) durch Ränder (9) definiert ist, die dem Verlauf der Seitenränder (10) des Chips (6) in etwa angepasst sind und die Randstrukturelemente (3) längs zumindest eines der Ränder (9) angeordnet sind.
  3. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an den Ecken des Zentralbereichs (14) Randstruktureckelemente (4) angeordnet sind.
  4. Schaltungsträger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Randstrukturelemente (3) und/oder die Randstruktureckelemente (4) die Gestalt eines Vielecks oder eines „T“ aufweisen oder bogenförmig ausgebildet sind.
  5. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Randstrukturelemente (3) und/oder die Randstruktureckelemente (4) zumindest einen Durchbruch aufweisen.
  6. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwei Randstrukturelemente (3) und/oder ein Randstrukturelement (3) und ein Randstruktureckelement (4) beabstandet zueinander angeordnet sind.
  7. Schaltungsträger nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass zwei Randstrukturelemente (3) und/oder ein Randstrukturelement (3) und ein Randstruktureckelement (4) aneinander grenzend zueinander angeordnet sind.
  8. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Randstrukturelement (3) gegenüberliegend einem der Bondpads (5) angeordnet ist.
  9. Schaltungsträger nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Bondpads zueinander beabstandet auf dem Substrat aufgebracht sind, so dass zwischen jeweils zwei benachbarten Bondpads ein Zwischenraum (13) gebildet ist und ein Randstrukturelement (3) gegenüberliegend einem der Zwischenräume (13) angeordnet ist.
  10. Schaltungsträger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bondpads (5) in einem Abstand (16) zum Rand (9) des Zentralbereichs (14) angeordnet sind und die Randstrukturelemente (3) eine maximale Ausdehnung von 25 - 50% des Abstands (16) von dem Rand (9) in Richtung der Bondpads (5) aufweisen.
  11. Bauelement mit einem Halbleiterchip (6), der auf einem Chipaufnahmebereich (2) eines Schaltungsträgers (20) aufgebracht ist, dadurch gekennzeichnet, dass der Schaltungsträger (20) nach einem der vorhergehenden Ansprüche ausgebildet ist.
  12. Bauelement nach Anspruch 11, dadurch gekennzeichnet, dass als Haftmittel für die Befestigung des Halbleiterchips (6) ein Klebstoff vorgesehen ist, der zumindest eine Harzkomponente und zumindest einen Füllstoff aufweist.
DE102004016940.3A 2004-04-06 2004-04-06 Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip Expired - Fee Related DE102004016940B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004016940.3A DE102004016940B4 (de) 2004-04-06 2004-04-06 Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip
JP2005108963A JP4312734B2 (ja) 2004-04-06 2005-04-05 半導体チップのための回路担体および構造素子
US11/099,823 US7256504B2 (en) 2004-04-06 2005-04-06 Circuit support for a semiconductor chip and component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004016940.3A DE102004016940B4 (de) 2004-04-06 2004-04-06 Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip

Publications (2)

Publication Number Publication Date
DE102004016940A1 DE102004016940A1 (de) 2005-10-27
DE102004016940B4 true DE102004016940B4 (de) 2019-08-08

Family

ID=35053387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004016940.3A Expired - Fee Related DE102004016940B4 (de) 2004-04-06 2004-04-06 Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip

Country Status (3)

Country Link
US (1) US7256504B2 (de)
JP (1) JP4312734B2 (de)
DE (1) DE102004016940B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051049A1 (en) 2005-06-06 2009-02-26 Rohm Co., Ltd. Semiconductor device, substrate and semiconductor device manufacturing method
DE102017215048A1 (de) * 2017-08-29 2019-02-28 Conti Temic Microelectronic Gmbh Schaltungsträger für Leistungselektronik und Leistungselektronikmodul mit einem Schaltungsträger
DE102019104334A1 (de) 2019-02-20 2020-08-20 Infineon Technologies Ag Halbleiteranordnung und verfahren zum herstellen einer hableiteranordnung
DE102020126376A1 (de) 2020-10-08 2022-04-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrische kontaktanordnung, verfahren für deren herstellung und diese umfassendes optoelektronisches bauteil
CN114039219A (zh) * 2022-01-10 2022-02-11 珠海华萃科技有限公司 一种电子元器件焊锡用防漂移结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364056A (ja) 1989-08-01 1991-03-19 Mitsubishi Electric Corp 半導体装置
EP0457260A1 (de) 1990-05-18 1991-11-21 Fujitsu Limited Halbleiteranordnung mit einer keramischen Packung
JPH06342817A (ja) 1993-06-02 1994-12-13 Seiko Epson Corp 半導体装置
JPH10163407A (ja) 1996-11-26 1998-06-19 New Japan Radio Co Ltd 半導体装置用リードフレーム及び半導体装置
US6204555B1 (en) 1996-10-10 2001-03-20 Samsung Electronics Co., Ltd. Microwave-frequency hybrid integrated circuit
EP1347514A2 (de) * 2002-02-27 2003-09-24 Sanyo Electric Co., Ltd. Halbleitervorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
TWI242274B (en) * 2003-02-27 2005-10-21 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package and method for fabricating the same
US8536688B2 (en) * 2004-05-25 2013-09-17 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364056A (ja) 1989-08-01 1991-03-19 Mitsubishi Electric Corp 半導体装置
EP0457260A1 (de) 1990-05-18 1991-11-21 Fujitsu Limited Halbleiteranordnung mit einer keramischen Packung
JPH06342817A (ja) 1993-06-02 1994-12-13 Seiko Epson Corp 半導体装置
US6204555B1 (en) 1996-10-10 2001-03-20 Samsung Electronics Co., Ltd. Microwave-frequency hybrid integrated circuit
JPH10163407A (ja) 1996-11-26 1998-06-19 New Japan Radio Co Ltd 半導体装置用リードフレーム及び半導体装置
EP1347514A2 (de) * 2002-02-27 2003-09-24 Sanyo Electric Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
US20050218529A1 (en) 2005-10-06
JP4312734B2 (ja) 2009-08-12
US7256504B2 (en) 2007-08-14
JP2005303296A (ja) 2005-10-27
DE102004016940A1 (de) 2005-10-27

Similar Documents

Publication Publication Date Title
DE102005034485B4 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
DE60111330T2 (de) Lötstruktur und elektronische leiterplatte
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
DE69937180T2 (de) Lichtemittierende Halbleitervorrichtung in Chipbauweise
DE3800116A1 (de) Befestigungsanordnung fuer ein chipartiges bauteil auf einer gedruckten schaltung
DE3913221A1 (de) Halbleiteranordnung
EP0627104A1 (de) Kontaktiereinrichtung für eine chipkarte
DE102005003390B4 (de) Substrat für ein FBGA-Halbleiterbauelement
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE112014006568T5 (de) Systeme und verfahren zum verstärkten kleben
DE102004016940B4 (de) Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip
AT516750A4 (de) Verfahren zur Voidreduktion in Lötstellen
DE112014006563T5 (de) Systeme und verfahren zum verstärkten kleben
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
DE19701165C1 (de) Chipkartenmodul
DE102005054268B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
WO2007017328A1 (de) Sensoranordnung mit einem sensorbauelement und einem träger und verfahren zur herstellung einer sensoranordnung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE60005858T2 (de) Flip chip montage eines ic-kartenelements
AT404658B (de) Schneidleiste
DE69628630T2 (de) Dielektrisches filter und produktionsverfahren dafür
EP2260511A1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE10158770B4 (de) Leiterrahmen und Bauelement mit einem Leiterrahmen
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE