JPH06342817A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06342817A
JPH06342817A JP5132148A JP13214893A JPH06342817A JP H06342817 A JPH06342817 A JP H06342817A JP 5132148 A JP5132148 A JP 5132148A JP 13214893 A JP13214893 A JP 13214893A JP H06342817 A JPH06342817 A JP H06342817A
Authority
JP
Japan
Prior art keywords
die pad
paste
wiring pattern
semiconductor element
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5132148A
Other languages
English (en)
Inventor
Munenori Kurasawa
宗憲 倉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5132148A priority Critical patent/JPH06342817A/ja
Publication of JPH06342817A publication Critical patent/JPH06342817A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】配線パターン２及びダイパット３が形成されて
いる基板１と、前記基板に搭載される半導体素子１４
と、前記半導体素子１４を前記基板１に形成されている
前記ダイパット３上に固定するためのペースト５とに構
成された半導体装置において、前記半導体装置のダイパ
ット３と配線パターン２との間に囲い枠７又は、囲い溝
を設けるかダイパット部を基板面より低く設けたことに
より、ダイパット上に塗布された半導体素子を固定する
ための接着剤等からなるペーストが流出するのを防止す
ることを特徴とした半導体装置。 【効果】半導体素子と配線パターンとをワイヤーで接続
後、樹脂封止の際にワイヤー同士の接触及び接続部から
の剥離等を生じることがない。半導体装置内の接触不良
及び接続不良が生じないため、高歩留り及び高信頼性が
可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線パターン及びダイ
パットが形成されている基板に、半導体素子を接着剤等
からなるペーストでダイパット上に固定し、半導体素子
の電極と配線パターンとをワイヤーで接続する構造の半
導体装置に関する。
【０００２】
【従来の技術】従来、配線パターン及びダイパットが形
成されている基板に、半導体素子を接着剤等からなるペ
ーストでダイパット上に固定し、半導体素子の電極と配
線パターンとをワイヤーで接続する半導体装置は、大量
生産化、軽量短小化、高密度化、など多種特徴を有する
ため広く使用されている。特に最近では、半導体素子と
電気素子とを同じ配線基板に実装し樹脂封止された小型
のマルチチップパッケージ等が実用化されてきた。
【０００３】
【発明が解決しようとする課題】従来用いられてきた半
導体装置の構造を断面図を図４に、平面図を図５に用い
て説明する。図において、１は基板、２は配線パター
ン、３はダイパット、４は半導体素子、５は接着剤等か
らなるペースト、６はワイヤーである。半導体素子４を
ダイパット３上に固定するために使用される接着剤等か
らなるペースト５が、ダイパット３上へ塗布する際には
予め粘度の低い粘性流体であり、また、塗布した直後半
導体素子４が搭載され、その荷重によってダイパット３
上からペースト５が流出してしまうため、配線パターン
２と短絡する問題が発生した。よって配線パターン２の
隣同士の接触不良及び半導体素子４と配線パターン２と
のワイヤー６による接続が不可能となっていた。さらに
半導体素子４と配線パターン２とをワイヤー６で接続
後、樹脂封止する際にワイヤー６が樹脂によって動いて
しまいワイヤー６同士の接触不良及びワイヤー６の接続
部から剥離が発生するなど歩留りの低下と信頼性不良の
要因となっていた。
【０００４】
【課題を解決するための手段】本発明に係る半導体装置
は、配線パターン及びダイパットが形成されている基板
と、前記基板に搭載される半導体素子と、前記半導体素
子を前記基板に形成されている前記ダイパット上に固定
するためのペーストとに構成され、前記半導体装置の半
導体素子及びダイパットと配線パターンとの間に囲い枠
及び囲い溝またはダイパットを基板の表面より低くした
構造を設けることによりペーストの流出を防止すること
を特徴とする半導体装置であり、さらに樹脂封止時のワ
イヤー接触不良及び接続部剥離不良がないことを特徴と
する。
【０００５】
【実施例】以下の実施例により本発明の詳細を示す。
【０００６】本実施例のペースト流出防止に使用する絶
縁物質には、ポリイミド材、エポキシ材等が挙げられ、
中でもエポキシ材を使用した一例を示した物である。図
１は、本発明による請求項１の実施例の模式図である。
図において、基板１に半導体素子４を搭載するためにダ
イパット３を設けてあり、ダイパット３上に粘性流体の
接着剤等からなるペースト５をディスペンサー方式ある
いはスクリーン印刷方式で塗布され、直後に半導体素子
４を搭載しペースト５を硬化させ半導体素子４を固定す
る。ダイパット３と配線パターン２との間にはエポキシ
材で囲い枠７が形成されていて形成方法は（１）、ディ
スペンス方式、（２）、スクリーン印刷方式、（３）、
熱可塑性のエポキシ材を予め囲い形状にし基板１及びダ
イパット３上に設置し加熱溶融させ形成する方式もあ
る。本実施例においては（３）の方式にて説明する。囲
い枠７の形成のポイントとして、本実施例では形成厚を
ワイヤー６のループ最高到達点より若干低くし表面を粗
化した。また形成幅を１．０ｍｍ以内とするが、基板設
計上ダイパット３が半導体素子４の形状より幅広に設置
してある場合は、ダイパット３と配線パターン２との間
隔が狭くなるため、ダイパット３上もしくはダイパット
３に接触し形成することもある。
【０００７】上記のように構成された半導体装置は、ダ
イパット３上に塗布された接着剤等からなるペースト５
が例えば導通性の物質が含まれていた場合、常温時にお
いても粘性流体であるため自然に流れ出してしまいダイ
パット３と配線パターン２とが短絡する恐れがあった
が、囲い枠７によって流れを防止するため短絡が起こら
ない。よってダイパット３と配線パターン２との接触不
良を生じることがない。また、接着剤等からなるペース
ト５が配線パターン２上に流れ広がると、半導体素子４
とのワイヤー６による接続が不可能になってしまい、さ
らに配線パターン２の隣のパターン同士の接触不良が起
こることがあったが、前記の構造により接着剤等からな
るペースト５の流れ広がりを防止することが出来、接続
不良及び接触不良が生じることがない。
【０００８】接続する電極が細密な半導体装置において
は、半導体素子４と配線パターン２をワイヤー６で接続
する際、例えばワイヤー６が直径３２μｍと極細である
とワイヤー６が垂れ下がって隣のワイヤー６同士の接触
不良が発生することがあった。また、半導体素子４と配
線パターンをワイヤー６で接続後、樹脂封止を行う際、
樹脂の重さ及び樹脂注入時の流力によりワイヤー６が動
いたり接続部から剥離してしまう問題も多発したが、囲
い枠７の形成厚をワイヤー６のループ最高到達点より若
干低くしたことにより、ワイヤー６を保持し垂れ下がり
を抑えることが出来、さらにワイヤー６の動きも抑えら
れ、接続部からの剥離が発生しない。よって接触不良及
び接続不良は起こらないため歩留りが向上できる。ま
た、囲い枠７の表面を粗化にすることでワイヤー６のず
れを粗さにより防ぐことができる。
【０００９】図２は本発明による請求項２の実施例の模
式図である。図において、基板１に半導体素子４を搭載
するためにダイパット３を設けてあり、ダイパット３上
に粘性流体の接着剤等からなるペースト５をディスペン
サー方式あるいはスクリーン印刷方式で塗布され、直後
に半導体素子４を搭載しペースト５を硬化させ半導体素
子４を固定する。ダイパット３と配線パターン２との間
には囲い溝８が形成されている。
【００１０】上記のように構成された半導体装置は、ダ
イパット３上に塗布された接着剤等からなるペースト５
が例えば導通性の物質が含まれていた場合、常温時にお
いても粘性流体であるため自然に流れ出してしまいダイ
パット３と配線パターン２とが短絡する恐れがあった
が、囲い溝８によって流れを防止するため短絡が起こる
ことがない。よってダイパット３と配線パターン２との
接触不良を生じることがない。また、接着剤等からなる
ペースト５が配線パターン２上に流れ広がると、半導体
素子４とのワイヤー６による接続が不可能になってしま
い、さらに配線パターン２の隣のパターン同士の接触不
良が起こる恐れがあったが、前記の構造により接着剤等
からなるペースト５の流れ広がりを防止するため接続不
良及び接触不良の問題ない。
【００１１】図３は、本発明による請求項３の実施例の
模式図である。図において、基板１に半導体素子４を搭
載するためにダイパット３０を設けてあり、ダイパット
３０は基板１の表面より低くしてある。ここでの実施例
ではダイパット３０を基板１の表面より半導体素子４の
厚み分低くしてある構造で述べてあり、このダイパット
３０上に粘性流体の接着剤等からなるペースト５をディ
スペンサー方式等で塗布され、直後に半導体素子４を搭
載しペースト５を硬化させ半導体素子４を固定する。
【００１２】上記のように構成された半導体装置は、ダ
イパット３０上に塗布された接着剤等からなるペースト
５が例えば導通性の物質が含まれていた場合、常温時に
おいても粘性流体であるため自然に流れ出してしまいダ
イパット３０と配線パターン２とが短絡する恐れがあっ
たが、ダイパット３０が基板１の表面より低くしてある
ことによって接着剤等からなるペースト５の流れを防止
することが出来、配線パターン２との短絡が起こること
がない。よってダイパット３０と配線パターン２との接
触不良を生じることがない。また、接着剤等からなるペ
ースト５が配線パターン２上に流れ広がると、半導体素
子４とのワイヤー６による接続が不可能になってしま
い、さらに配線パターン２の隣のパターン同士の接触不
良が起こるおそれがあったが、前記の構造により接着剤
等からなるペースト５の流れ広がりを防止するため接続
不良及び接触不良を生じることがない。
【００１３】前記の構造は接着剤からなるペースト５の
短絡防止だけではなく、半導体素子４と配線パターン２
とをワイヤー６で接続する際、半導体素子４の表面と基
板１の表面が同じ高さであるため、ワイヤー６のループ
最高到達点が低くなり半導体装置全体が薄型化すること
が可能になる。また、ワイヤー６が短くなるためワイヤ
ー６の剛性が増すのでワイヤー６が垂れ下がって隣のワ
イヤー同士の接触不良が発生することない。さらに、半
導体素子４と配線パターンをワイヤー６で接続後、樹脂
封止を行う際、樹脂の重さ及び樹脂注入時の流力により
ワイヤー６が動いてたり接続部から剥離してしまう問題
もない。よって接触不良及び接続不良を生じることがな
い。
【００１４】
【発明の効果】以上の説明から明らかなように、本発明
は半導体装置の半導体素子及びダイパットと配線パター
ンとの間に囲い枠及び囲い溝、またはダイパットを基板
の表面より低くする構造を設けたことによりペーストの
流出を防止したので、ダイパットと配線パターンとの短
絡、半導体装置と配線パターンのワイヤー接続不良、配
線パターン同士の接触不良が生じることがない。また囲
い枠をワイヤーのループ最高到達点より若干低く形成し
たことでワイヤーの垂れ下がり、樹脂封止時のワイヤー
接触不良、接続部からの剥離も生じるおそれがなく、歩
留り及び信頼性を向上することができる。さらにダイパ
ットを基板の表面より下げ、半導体素子と配線パターン
の高さを同じにしてワイヤーのループ最高到達点を低く
し、またワイヤーが短くなり剛性が増すことで、ワイヤ
ー垂れ下がり、樹脂封止時のワイヤー接触不良、接続部
からの剥離も生じることがなく、歩留り及び信頼性の向
上と半導体装置全体の薄型化が可能になった。
【図面の簡単な説明】
【図１】 本発明のダイパットと配線パターンの間に囲
い枠を設けた半導体装置の模式図。
【図２】 本発明のダイパットと配線パターンの間に囲
い溝を設けた半導体装置の模式図。
【図３】 本発明のダイパットを基板表面より低くした
半導体装置の模式図。
【図４】 従来技術の半導体装置の断面図。
【図５】 従来技術の半導体装置の平面図。
【符号の説明】 １：基板 ２：配線パターン ３：ダイパット ４：半導体素子 ５：接着剤等からなるペースト ６：ワイヤー ７：囲い枠 ８：囲い溝 ３０：基板表面より低くしたダイパット

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 配線パターン及びダイパットが形成され
    ている基板と、前記基板に搭載される半導体素子と、前
    記半導体素子を前記基板に形成されている前記ダイパッ
    ト上に固定するためのペーストとに構成された半導体装
    置において、前記半導体装置の半導体素子及びダイパッ
    トと配線パターンとの間に囲い枠を設けたことを特徴と
    する半導体装置。
  2. 【請求項２】 配線パターン及びダイパットが形成され
    ている基板と、前記基板に搭載される半導体素子と、前
    記半導体素子を前記基板に形成されている前記ダイパッ
    ト上に固定するためのペーストとに構成された半導体装
    置において、前記半導体装置の半導体素子及びダイパッ
    トと配線パターンとの間に囲い溝を設けたことを特徴と
    する半導体装置。
  3. 【請求項３】 配線パターン及びダイパットが形成され
    ている基板と、前記基板に搭載される半導体素子と、前
    記半導体素子を前記基板に形成されている前記ダイパッ
    ト上に固定するためのペーストとに構成された半導体装
    置において、前記半導体装置のダイパットを基板の表面
    より低くしたことを特徴とする半導体装置。
JP5132148A 1993-06-02 1993-06-02 半導体装置 Pending JPH06342817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5132148A JPH06342817A (ja) 1993-06-02 1993-06-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5132148A JPH06342817A (ja) 1993-06-02 1993-06-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH06342817A true JPH06342817A (ja) 1994-12-13

Family

ID=15074484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5132148A Pending JPH06342817A (ja) 1993-06-02 1993-06-02 半導体装置

Country Status (1)

Country Link
JP (1) JPH06342817A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256504B2 (en) 2004-04-06 2007-08-14 Siemens Aktiengesellschaft Circuit support for a semiconductor chip and component
CN103681388A (zh) * 2012-09-19 2014-03-26 瑞萨电子株式会社 制造半导体器件的方法
JP2017001104A (ja) * 2015-06-04 2017-01-05 富士電機株式会社 電子装置
JP2017194720A (ja) * 2017-08-02 2017-10-26 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256504B2 (en) 2004-04-06 2007-08-14 Siemens Aktiengesellschaft Circuit support for a semiconductor chip and component
DE102004016940B4 (de) 2004-04-06 2019-08-08 Continental Automotive Gmbh Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip
CN103681388A (zh) * 2012-09-19 2014-03-26 瑞萨电子株式会社 制造半导体器件的方法
JP2014060306A (ja) * 2012-09-19 2014-04-03 Renesas Electronics Corp 半導体装置の製造方法
JP2017001104A (ja) * 2015-06-04 2017-01-05 富士電機株式会社 電子装置
JP2017194720A (ja) * 2017-08-02 2017-10-26 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法

Similar Documents

Publication Publication Date Title
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP2972096B2 (ja) 樹脂封止型半導体装置
KR19980042617A (ko) 웨이퍼 레벨 패키징
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JPH02201948A (ja) 半導体装置パッケージ
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
EP0841699B1 (en) Film capacitor and semiconductor package or device with it
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPH06342817A (ja) 半導体装置
JPH11163204A (ja) 半導体装置及びその実装構造
JP3181243B2 (ja) 半導体装置及びその製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH09199374A (ja) 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置
JPH03257854A (ja) 半導体装置
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
KR100190283B1 (ko) 반도체 패키지 구조
JP2770043B2 (ja) 電子部品搭載用基板
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JPS60110145A (ja) 樹脂封止型半導体装置
JP2000077433A (ja) 半導体装置およびその製造方法
JPH04119653A (ja) 集積回路素子
JPH0294535A (ja) 混成集積回路
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JPH03220759A (ja) 樹脂封止型半導体装置