JPH09199374A - 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 - Google Patents
薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置Info
- Publication number
- JPH09199374A JPH09199374A JP8296436A JP29643696A JPH09199374A JP H09199374 A JPH09199374 A JP H09199374A JP 8296436 A JP8296436 A JP 8296436A JP 29643696 A JP29643696 A JP 29643696A JP H09199374 A JPH09199374 A JP H09199374A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- thin film
- semiconductor device
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 取扱いが容易で容易に実装が可能であり、さ
らには電源系のノイズの低減をより効果的に行える薄膜
コンデンサおよびこれを用いた半導体装置を提供する。 【解決手段】 基体１２上に第１の電極膜１８が形成さ
れ、該第１の電極膜１８上に高誘電体皮膜２０が形成さ
れ、この高誘電体皮膜２０上に第２の電極膜２２が形成
され、前記基体１２の前記第１の電極膜１８が形成され
た面と反対側の面に前記第１の電極膜１８と電気的に接
続する外部接続端子２８が形成されていることを特徴と
している。
らには電源系のノイズの低減をより効果的に行える薄膜
コンデンサおよびこれを用いた半導体装置を提供する。 【解決手段】 基体１２上に第１の電極膜１８が形成さ
れ、該第１の電極膜１８上に高誘電体皮膜２０が形成さ
れ、この高誘電体皮膜２０上に第２の電極膜２２が形成
され、前記基体１２の前記第１の電極膜１８が形成され
た面と反対側の面に前記第１の電極膜１８と電気的に接
続する外部接続端子２８が形成されていることを特徴と
している。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜コンデンサおよ
びこれを搭載した半導体装置に関する。
びこれを搭載した半導体装置に関する。
【０００２】
【従来の技術】半導体チップの高速化、高集積化に伴
い、ノイズ対策が重要になっている。特に電源系ノイズ
を低減するためには電源と接地間にコンデンサを配置す
る必要がある。従来、一般的にはチップコンデンサを半
導体装置の外部に配置しているが、半導体チップとの間
に距離があることから、十分なノイズの低減が図れなか
った。このため例えばリードフレームのリードの先端に
チップコンデンサを搭載する例もある。
い、ノイズ対策が重要になっている。特に電源系ノイズ
を低減するためには電源と接地間にコンデンサを配置す
る必要がある。従来、一般的にはチップコンデンサを半
導体装置の外部に配置しているが、半導体チップとの間
に距離があることから、十分なノイズの低減が図れなか
った。このため例えばリードフレームのリードの先端に
チップコンデンサを搭載する例もある。
【０００３】
【発明が解決しようとする課題】リードフレームの先端
にチップコンデンサを搭載すれば、半導体チップとの間
の距離を短くでき、ノイズの低減に効果がある。しかし
ながら、細いリードフレームの先端に導電性接着剤を用
いてチップコンデンサを搭載するのは厄介であり、コス
トが増大する。
にチップコンデンサを搭載すれば、半導体チップとの間
の距離を短くでき、ノイズの低減に効果がある。しかし
ながら、細いリードフレームの先端に導電性接着剤を用
いてチップコンデンサを搭載するのは厄介であり、コス
トが増大する。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、取扱い
が容易で容易に実装が可能であり、さらには電源系のノ
イズの低減をより効果的に行える薄膜コンデンサおよび
これを用いた半導体装置を提供するにある。
なされたものであり、その目的とするところは、取扱い
が容易で容易に実装が可能であり、さらには電源系のノ
イズの低減をより効果的に行える薄膜コンデンサおよび
これを用いた半導体装置を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る薄
膜コンデンサは、基体上に第１の電極膜が形成され、該
第１の電極膜上に高誘電体皮膜が形成され、この高誘電
体皮膜上に第２の電極膜が形成され、前記基体の前記第
１の電極膜が形成された面と反対側の面に前記第１の電
極膜と電気的に接続する外部接続端子が形成されている
ことを特徴としている。前記外部接続端子をボールバン
プに形成できる。ボールバンプ等の外部接続端子により
リードフレームのリード先端に容易に搭載できる。前記
基体表面にめっき皮膜を形成して平滑化し、該めっき皮
膜上に前記第１の電極膜を形成することにより、第１の
電極膜にピンホールをなくして耐圧を高めることができ
る。前記基体に鉄系合金、または銅もしくは銅合金を用
い、前記めっき皮膜にニッケルめっき皮膜を形成するこ
とができる。また前記基体にポリイミドフィルムを用
い、前記めっき皮膜をクロムめっき皮膜を下地とするニ
ッケルめっき皮膜にすることによって、ニッケルめっき
のポリイミドフィルムへの拡散防止と、第１の電極膜の
ピンホールをなくすことができる。
するため次の構成を備える。すなわち、本発明に係る薄
膜コンデンサは、基体上に第１の電極膜が形成され、該
第１の電極膜上に高誘電体皮膜が形成され、この高誘電
体皮膜上に第２の電極膜が形成され、前記基体の前記第
１の電極膜が形成された面と反対側の面に前記第１の電
極膜と電気的に接続する外部接続端子が形成されている
ことを特徴としている。前記外部接続端子をボールバン
プに形成できる。ボールバンプ等の外部接続端子により
リードフレームのリード先端に容易に搭載できる。前記
基体表面にめっき皮膜を形成して平滑化し、該めっき皮
膜上に前記第１の電極膜を形成することにより、第１の
電極膜にピンホールをなくして耐圧を高めることができ
る。前記基体に鉄系合金、または銅もしくは銅合金を用
い、前記めっき皮膜にニッケルめっき皮膜を形成するこ
とができる。また前記基体にポリイミドフィルムを用
い、前記めっき皮膜をクロムめっき皮膜を下地とするニ
ッケルめっき皮膜にすることによって、ニッケルめっき
のポリイミドフィルムへの拡散防止と、第１の電極膜の
ピンホールをなくすことができる。
【０００６】また本発明に係る半導体装置用パッケージ
は、半導体チップを搭載する半導体装置用パッケージに
おいて、パッケージ本体の電源ラインもしくは接地ライ
ン上に上記薄膜コンデンサを前記外部接続端子により電
気的に接続して搭載したことを特徴としている。さらに
本発明に係る半導体装置は、リードフレームを用いた樹
脂封止型半導体装置において、前記リードフレームの電
源ラインもしくは接地ライン上に上記の薄膜コンデンサ
を前記外部接続端子により電気的に接続して搭載し、該
薄膜コンデンサの第２の電極膜側を半導体チップの接地
用パッドもしくは電源用パッドに電気的に接続したこと
を特徴としている。
は、半導体チップを搭載する半導体装置用パッケージに
おいて、パッケージ本体の電源ラインもしくは接地ライ
ン上に上記薄膜コンデンサを前記外部接続端子により電
気的に接続して搭載したことを特徴としている。さらに
本発明に係る半導体装置は、リードフレームを用いた樹
脂封止型半導体装置において、前記リードフレームの電
源ラインもしくは接地ライン上に上記の薄膜コンデンサ
を前記外部接続端子により電気的に接続して搭載し、該
薄膜コンデンサの第２の電極膜側を半導体チップの接地
用パッドもしくは電源用パッドに電気的に接続したこと
を特徴としている。
【０００７】また本発明に係る薄膜コンデンサは、基体
上に第１の電極膜が形成され、該第１の電極膜上に高誘
電体皮膜が形成され、この高誘電体皮膜上に第２の電極
膜が形成され、前記基体の前記第１の電極膜が形成され
た面と反対側の面に前記第１の電極膜と電気的に接続す
る外部接続端子と、前記第２の電極膜と電気的に接続す
る外部接続端子とが形成されていることを特徴としてい
る。前記基体と第１の電極膜、高誘電体皮膜を貫通して
形成され、内壁面に高誘電体皮膜が形成された透孔によ
り、前記第２の電極膜と外部接続端子とを接続すること
ができる。前記両外部接続端子をボールバンプに形成で
きる。このボールバンプ等の外部接続端子によって、リ
ードフレームの電源ライン、接地ラインに、あるいあ半
導体チップの電源用パッド、接地用パッドに接続して容
易に搭載できる。前記基体表面にめっき皮膜を形成して
平滑化し、該めっき皮膜上に前記第１の電極膜を形成す
ることにより、第１の電極膜にピンホールをなくして耐
圧を高めることができる。前記基体に鉄系合金、または
銅もしくは銅合金を用い、前記めっき皮膜にニッケルめ
っき皮膜を形成することができる。また前記基体にポリ
イミドフィルムを用い、前記めっき皮膜をクロムめっき
皮膜を下地とするニッケルめっき皮膜にすることによっ
て、ニッケルめっきのポリイミドフィルムへの拡散防止
と、第１の電極膜のピンホールをなくすことができる。
上に第１の電極膜が形成され、該第１の電極膜上に高誘
電体皮膜が形成され、この高誘電体皮膜上に第２の電極
膜が形成され、前記基体の前記第１の電極膜が形成され
た面と反対側の面に前記第１の電極膜と電気的に接続す
る外部接続端子と、前記第２の電極膜と電気的に接続す
る外部接続端子とが形成されていることを特徴としてい
る。前記基体と第１の電極膜、高誘電体皮膜を貫通して
形成され、内壁面に高誘電体皮膜が形成された透孔によ
り、前記第２の電極膜と外部接続端子とを接続すること
ができる。前記両外部接続端子をボールバンプに形成で
きる。このボールバンプ等の外部接続端子によって、リ
ードフレームの電源ライン、接地ラインに、あるいあ半
導体チップの電源用パッド、接地用パッドに接続して容
易に搭載できる。前記基体表面にめっき皮膜を形成して
平滑化し、該めっき皮膜上に前記第１の電極膜を形成す
ることにより、第１の電極膜にピンホールをなくして耐
圧を高めることができる。前記基体に鉄系合金、または
銅もしくは銅合金を用い、前記めっき皮膜にニッケルめ
っき皮膜を形成することができる。また前記基体にポリ
イミドフィルムを用い、前記めっき皮膜をクロムめっき
皮膜を下地とするニッケルめっき皮膜にすることによっ
て、ニッケルめっきのポリイミドフィルムへの拡散防止
と、第１の電極膜のピンホールをなくすことができる。
【０００８】さらに本発明に係る半導体装置用パッケー
ジは、半導体チップを搭載する半導体装置用パッケージ
において、パッケージ本体の電源ラインと接地ライン上
に上記薄膜コンデンサを前記外部接続端子の各々を電気
的に接続して搭載したことを特徴としている。また本発
明に係る半導体装置は、上記半導体装置用パッケージに
半導体チップを搭載し、該半導体チップを封止したこと
を特徴としている。この場合に、半導体チップをパッケ
ージ本体にフリップチップ接続して搭載し、薄膜コンデ
ンサをこの半導体チップとパッケージ本体との間隙内に
位置するように配置するとスペース効率がよくなる。ま
たさらに本発明に係る半導体装置では、半導体装置用パ
ッケージに半導体チップが搭載され、該半導体チップが
封止された半導体装置において、前記半導体チップの電
源用パッドと接地用パッド上に請求項９、１０、１１、
１２、１３または１４記載の薄膜コンデンサを前記外部
接続端子の各々を電気的に接続して半導体チップ上に直
接搭載したことを特徴としている。この場合にも、半導
体チップをパッケージ本体にフリップチップ接続して搭
載し、薄膜コンデンサを半導体チップとパッケージ本体
との空隙内に位置するように半導体チップ上に搭載する
とスペース効率がよくなる。
ジは、半導体チップを搭載する半導体装置用パッケージ
において、パッケージ本体の電源ラインと接地ライン上
に上記薄膜コンデンサを前記外部接続端子の各々を電気
的に接続して搭載したことを特徴としている。また本発
明に係る半導体装置は、上記半導体装置用パッケージに
半導体チップを搭載し、該半導体チップを封止したこと
を特徴としている。この場合に、半導体チップをパッケ
ージ本体にフリップチップ接続して搭載し、薄膜コンデ
ンサをこの半導体チップとパッケージ本体との間隙内に
位置するように配置するとスペース効率がよくなる。ま
たさらに本発明に係る半導体装置では、半導体装置用パ
ッケージに半導体チップが搭載され、該半導体チップが
封止された半導体装置において、前記半導体チップの電
源用パッドと接地用パッド上に請求項９、１０、１１、
１２、１３または１４記載の薄膜コンデンサを前記外部
接続端子の各々を電気的に接続して半導体チップ上に直
接搭載したことを特徴としている。この場合にも、半導
体チップをパッケージ本体にフリップチップ接続して搭
載し、薄膜コンデンサを半導体チップとパッケージ本体
との空隙内に位置するように半導体チップ上に搭載する
とスペース効率がよくなる。
【０００９】さらにまた本発明に係る半導体チップで
は、電源用パッドもしくは接地用パッドに請求項１、
２、３、４または５記載の薄膜コンデンサを前記外部接
続端子により電気的に接続して搭載したことを特徴とす
る。あるいは電源用パッドと接地用パッドに請求項９、
１０、１１、１２、１３または１４記載の薄膜コンデン
サを前記外部接続端子の各々を電気的に接続して搭載し
たことを特徴とする。
は、電源用パッドもしくは接地用パッドに請求項１、
２、３、４または５記載の薄膜コンデンサを前記外部接
続端子により電気的に接続して搭載したことを特徴とす
る。あるいは電源用パッドと接地用パッドに請求項９、
１０、１１、１２、１３または１４記載の薄膜コンデン
サを前記外部接続端子の各々を電気的に接続して搭載し
たことを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は薄膜コン
デンサ１０の第１の実施の形態を示す。１２は基体の一
例たる厚さ１０μｍ程度のポリイミドフィルムである。
なお、基体はポリイミドフィルムの他、エポキシ樹脂フ
ィルム、ポリエステル樹脂フィルム等を用いることもで
きる。このポリイミドフィルム１２上に数μｍのクロム
めっき皮膜１４が形成され、このクロムめっき皮膜１４
上に数μｍのニッケルめっき皮膜１６が形成されてい
る。１８はパラジウム皮膜あるいは白金皮膜からなる第
１の電極膜であり、ニッケルめっき皮膜１６上にスパッ
タリングによって５０００Å程度の厚さに形成されてい
る。
を添付図面に基づいて詳細に説明する。図１は薄膜コン
デンサ１０の第１の実施の形態を示す。１２は基体の一
例たる厚さ１０μｍ程度のポリイミドフィルムである。
なお、基体はポリイミドフィルムの他、エポキシ樹脂フ
ィルム、ポリエステル樹脂フィルム等を用いることもで
きる。このポリイミドフィルム１２上に数μｍのクロム
めっき皮膜１４が形成され、このクロムめっき皮膜１４
上に数μｍのニッケルめっき皮膜１６が形成されてい
る。１８はパラジウム皮膜あるいは白金皮膜からなる第
１の電極膜であり、ニッケルめっき皮膜１６上にスパッ
タリングによって５０００Å程度の厚さに形成されてい
る。
【００１１】２０はチタン酸ストロンティウムあるいは
チタン酸バリウムからなる高誘電体皮膜であり、第１の
電極膜１８上にスパッタリングによって厚さ１μｍ程度
の厚さに形成されている。２２はパラジウム皮膜あるい
は白金皮膜からなる第２の電極膜であり、高誘電体皮膜
２０上にスパッタリングによって５０００Å程度の厚さ
に形成されている。この第２の電極膜２２上にワイヤ等
を接続可能なように銅めっき皮膜２４が３μｍ程度の厚
さに形成されている。前記ポリイミドフィルム１２の適
所にはレーザー光によって透孔２６が開口され、クロム
めっき皮膜１４が露出され、この露出したクロムめっき
皮膜１４上に外部接続端子の一例たるボールバンプ２８
が形成されて薄膜コンデンサ１０に完成されている。ボ
ールバンプ２８は、はんだの充填、はんだめっきによる
盛り上げ、またはニッケルめっきにより盛り上げた後、
金めっきを施すなどして形成する。
チタン酸バリウムからなる高誘電体皮膜であり、第１の
電極膜１８上にスパッタリングによって厚さ１μｍ程度
の厚さに形成されている。２２はパラジウム皮膜あるい
は白金皮膜からなる第２の電極膜であり、高誘電体皮膜
２０上にスパッタリングによって５０００Å程度の厚さ
に形成されている。この第２の電極膜２２上にワイヤ等
を接続可能なように銅めっき皮膜２４が３μｍ程度の厚
さに形成されている。前記ポリイミドフィルム１２の適
所にはレーザー光によって透孔２６が開口され、クロム
めっき皮膜１４が露出され、この露出したクロムめっき
皮膜１４上に外部接続端子の一例たるボールバンプ２８
が形成されて薄膜コンデンサ１０に完成されている。ボ
ールバンプ２８は、はんだの充填、はんだめっきによる
盛り上げ、またはニッケルめっきにより盛り上げた後、
金めっきを施すなどして形成する。
【００１２】上記第１の電極膜１８はポリイミドフィル
ム１２上に直接スパッタリングして形成してもよい。し
かしながら、ポリイミドフィルム１２の表面には微細な
凹凸がある。例えば図２に示すような、アンダーカット
的な凹部が存在すると、スパッタリングによってはこの
凹部内にまで皮膜を形成することができず、必要な耐圧
が得られなくなることが判明した。そこで、ポリイミド
フィルム１２上にめっき皮膜を形成することにより、め
っき皮膜１４、１６は凹部内にも回り込むことから、こ
のめっき皮膜１４、１６上にスパッタリングすることに
よりピンホールのない第１の電極膜１８を形成でき、耐
圧を向上させることができる（図３）。薄膜コンデンサ
１０の製造方法の一例としては、所要大きさのポリイミ
ドフィルム１２上に、クロムめっき皮膜１４、ニッケル
めっき皮膜１６、第１の電極膜１８、高誘電体皮膜２
０、第２の電極膜２２、銅めっき皮膜２４を前記したよ
うに形成し、またポリイミドフィルム１２に所要のパタ
ーンで透孔２６を形成し、各透孔にボールバンプ２８を
形成した後、例えば格子状にスライシングすることによ
って一時に多数の薄膜コンデンサ１０を形成することが
できる（図示せず）。以下に説明する他の例の薄膜コン
デンサも同様である。
ム１２上に直接スパッタリングして形成してもよい。し
かしながら、ポリイミドフィルム１２の表面には微細な
凹凸がある。例えば図２に示すような、アンダーカット
的な凹部が存在すると、スパッタリングによってはこの
凹部内にまで皮膜を形成することができず、必要な耐圧
が得られなくなることが判明した。そこで、ポリイミド
フィルム１２上にめっき皮膜を形成することにより、め
っき皮膜１４、１６は凹部内にも回り込むことから、こ
のめっき皮膜１４、１６上にスパッタリングすることに
よりピンホールのない第１の電極膜１８を形成でき、耐
圧を向上させることができる（図３）。薄膜コンデンサ
１０の製造方法の一例としては、所要大きさのポリイミ
ドフィルム１２上に、クロムめっき皮膜１４、ニッケル
めっき皮膜１６、第１の電極膜１８、高誘電体皮膜２
０、第２の電極膜２２、銅めっき皮膜２４を前記したよ
うに形成し、またポリイミドフィルム１２に所要のパタ
ーンで透孔２６を形成し、各透孔にボールバンプ２８を
形成した後、例えば格子状にスライシングすることによ
って一時に多数の薄膜コンデンサ１０を形成することが
できる（図示せず）。以下に説明する他の例の薄膜コン
デンサも同様である。
【００１３】上記の薄膜コンデンサ１０は、ポリイミド
フィルム１２側に外方に突出するボールバンプ２８を有
するから、図４、図５に示すように、リードフレーム３
８のリード先端に位置決めしてのせて加熱すると、ボー
ルバンプ２８のセルフアライメント作用により容易に細
いリード先端上に搭載できる。なお、薄膜コンデンサ１
０をより確実にリード上に接合するために、図４に示す
ようにボールバンプ２８を複数箇所に設けるとよい。リ
ードフレーム３８は半導体装置用パッケージの一例であ
るが、他のパッケージ、例えばセラミックパッケージや
プラスチックＰＧＡ、ＢＧＡ等のパッケージの配線パタ
ーン上にも同様にして薄膜コンデンサ１０を容易に搭載
できる（図示せず）。薄膜コンデンサ１０はリードフレ
ーム３８の電源ライン上あるいは接地ライン上にボール
バンプ２８によって電気的に接続して搭載し、リードフ
レーム３８に搭載されている半導体チップ４０の接地用
パッドあるいは電源用パッドにワイヤにより接続する。
そして半導体チップ４０を樹脂封止することにより樹脂
封止型の半導体装置に完成される。もちろん前記セラミ
ックパッケージ、プラスチックＰＧＡ、ＢＧＡのパッケ
ージの場合にも、同様にして電源ライン上あるいは接地
ライン上に上記薄膜コンデンサを搭載することにより薄
膜コンデンサ付きの半導体装置用パッケージに形成する
ことができる（図示せず）。さらにこれら半導体装置用
パッケージに半導体チップを搭載して必要な電気的接続
をとった上で、半導体チップを封止することで半導体装
置に完成できる（図示せず）。
フィルム１２側に外方に突出するボールバンプ２８を有
するから、図４、図５に示すように、リードフレーム３
８のリード先端に位置決めしてのせて加熱すると、ボー
ルバンプ２８のセルフアライメント作用により容易に細
いリード先端上に搭載できる。なお、薄膜コンデンサ１
０をより確実にリード上に接合するために、図４に示す
ようにボールバンプ２８を複数箇所に設けるとよい。リ
ードフレーム３８は半導体装置用パッケージの一例であ
るが、他のパッケージ、例えばセラミックパッケージや
プラスチックＰＧＡ、ＢＧＡ等のパッケージの配線パタ
ーン上にも同様にして薄膜コンデンサ１０を容易に搭載
できる（図示せず）。薄膜コンデンサ１０はリードフレ
ーム３８の電源ライン上あるいは接地ライン上にボール
バンプ２８によって電気的に接続して搭載し、リードフ
レーム３８に搭載されている半導体チップ４０の接地用
パッドあるいは電源用パッドにワイヤにより接続する。
そして半導体チップ４０を樹脂封止することにより樹脂
封止型の半導体装置に完成される。もちろん前記セラミ
ックパッケージ、プラスチックＰＧＡ、ＢＧＡのパッケ
ージの場合にも、同様にして電源ライン上あるいは接地
ライン上に上記薄膜コンデンサを搭載することにより薄
膜コンデンサ付きの半導体装置用パッケージに形成する
ことができる（図示せず）。さらにこれら半導体装置用
パッケージに半導体チップを搭載して必要な電気的接続
をとった上で、半導体チップを封止することで半導体装
置に完成できる（図示せず）。
【００１４】図６は薄膜コンデンサ１０の第２の実施の
形態を示す。前記実施の形態と同一の部材は同一符号を
付し、説明を省略する。本例では、ポリイミドフィルム
１２に設けた透孔２６およびポリイミドフィルム１２面
にスパッタリングおよびめっきによって皮膜を形成し、
この皮膜をエッチング加工して配線パターン２７を形成
し、この配線パターン２７にボールバンプ２８を形成す
るようにしている。本実施の形態でも上記と同様の作用
効果を奏し、また前記と同様にして半導体装置用パッケ
ージや半導体装置に形成できる（図示せず）。なお、配
線パターン２７の適所にボールバンプ２８を形成するこ
とができるのでボールバンプ２８の形成箇所の自由度が
増大する。
形態を示す。前記実施の形態と同一の部材は同一符号を
付し、説明を省略する。本例では、ポリイミドフィルム
１２に設けた透孔２６およびポリイミドフィルム１２面
にスパッタリングおよびめっきによって皮膜を形成し、
この皮膜をエッチング加工して配線パターン２７を形成
し、この配線パターン２７にボールバンプ２８を形成す
るようにしている。本実施の形態でも上記と同様の作用
効果を奏し、また前記と同様にして半導体装置用パッケ
ージや半導体装置に形成できる（図示せず）。なお、配
線パターン２７の適所にボールバンプ２８を形成するこ
とができるのでボールバンプ２８の形成箇所の自由度が
増大する。
【００１５】図７は薄膜コンデンサ１０の第３の実施の
形態を示す。前記実施の形態と同一の部材は同一の符号
を付し、説明を省略する。本例では基体２９にポリイミ
ドフィルムでなく、４２アロイ（鉄−ニッケル合金）等
の鉄系合金、あるいは銅もしくは銅合金を用いている。
これら金属の基体２９の表面にも凹凸が存在するから、
ニッケルめっき皮膜１６を形成し、その上に第１の電極
膜１８をスパッタリングによって形成するようにしてい
る。また、基体２９の下面側にソルダーレジスト膜３０
を形成し、フォトリソグラフィによってソルダーレジス
ト膜３０の適所に透孔を形成して、この透孔に外部接続
端子たるボールバンプ２８を形成するようにしている。
本実施の形態でも上記と同様の作用効果を奏し、また同
様にして半導体装置用パッケージや半導体装置を形成で
きる（図示せず）。
形態を示す。前記実施の形態と同一の部材は同一の符号
を付し、説明を省略する。本例では基体２９にポリイミ
ドフィルムでなく、４２アロイ（鉄−ニッケル合金）等
の鉄系合金、あるいは銅もしくは銅合金を用いている。
これら金属の基体２９の表面にも凹凸が存在するから、
ニッケルめっき皮膜１６を形成し、その上に第１の電極
膜１８をスパッタリングによって形成するようにしてい
る。また、基体２９の下面側にソルダーレジスト膜３０
を形成し、フォトリソグラフィによってソルダーレジス
ト膜３０の適所に透孔を形成して、この透孔に外部接続
端子たるボールバンプ２８を形成するようにしている。
本実施の形態でも上記と同様の作用効果を奏し、また同
様にして半導体装置用パッケージや半導体装置を形成で
きる（図示せず）。
【００１６】図８は薄膜コンデンサ１０の第４の実施の
形態を示す。前記実施の形態と同一の部材は同一の符号
を付し、説明を省略する。本例では、第１の実施の形態
において、第２の電極膜２２に電気的に接続するボール
バンプ３２をボールバンプ２８と同様に、ポリイミドフ
ィルム１２の下面側に設けている。このボールバンプ３
２を形成するには、ポリイミドフィルム１２にクロムめ
っき皮膜１４、ニッケルめっき皮膜１６を形成した段階
で、レーザー光により、ポリイミドフィルム１２、クロ
ムめっき皮膜１４、ニッケルめっき皮膜１６に透孔３４
を形成し、該透孔３４をマスクして、ニッケルめっき皮
膜１６上にスパッタリングにより第１の電極膜１８を形
成し、その後スパッタリングにより高誘電体皮膜２０を
形成する。すると高誘電体皮膜２０は上記透孔３４内壁
にまで形成され、絶縁膜として機能する。なお、ポリイ
ミドフィルム１２、クロムめっき皮膜１４、ニッケルめ
っき皮膜１６は前記のごとく実際上極めて薄く、透孔３
４も浅いので、スパッタリングにより該透孔３４内壁に
も皮膜が形成されるのである。次いで高誘電体皮膜２０
上に第２の電極膜２２を形成し、この第２の電極膜２２
上に銅めっき皮膜２４を形成する。そして透孔３４内
に、ポリイミドフィルム１２下面側に突出するボールバ
ンプ３２を形成するのである。ボールバンプ２８は前記
と同様にして形成する。
形態を示す。前記実施の形態と同一の部材は同一の符号
を付し、説明を省略する。本例では、第１の実施の形態
において、第２の電極膜２２に電気的に接続するボール
バンプ３２をボールバンプ２８と同様に、ポリイミドフ
ィルム１２の下面側に設けている。このボールバンプ３
２を形成するには、ポリイミドフィルム１２にクロムめ
っき皮膜１４、ニッケルめっき皮膜１６を形成した段階
で、レーザー光により、ポリイミドフィルム１２、クロ
ムめっき皮膜１４、ニッケルめっき皮膜１６に透孔３４
を形成し、該透孔３４をマスクして、ニッケルめっき皮
膜１６上にスパッタリングにより第１の電極膜１８を形
成し、その後スパッタリングにより高誘電体皮膜２０を
形成する。すると高誘電体皮膜２０は上記透孔３４内壁
にまで形成され、絶縁膜として機能する。なお、ポリイ
ミドフィルム１２、クロムめっき皮膜１４、ニッケルめ
っき皮膜１６は前記のごとく実際上極めて薄く、透孔３
４も浅いので、スパッタリングにより該透孔３４内壁に
も皮膜が形成されるのである。次いで高誘電体皮膜２０
上に第２の電極膜２２を形成し、この第２の電極膜２２
上に銅めっき皮膜２４を形成する。そして透孔３４内
に、ポリイミドフィルム１２下面側に突出するボールバ
ンプ３２を形成するのである。ボールバンプ２８は前記
と同様にして形成する。
【００１７】本例の薄膜コンデンサ１０は図９、図１０
に示すように、例えばリードフレーム３８の電源ライン
３８ａと接地ライン３８ｂ上にボールバンプ２８とボー
ルバンプ３２を用いて搭載して、容易に半導体装置用パ
ッケージに形成できる。この場合、リード先端側は図示
のごとく隣接するもの同士段々間隔が狭まってくるのが
通例であるから、ボールバンプ２８とボールバンプ３２
との間隔に一致するところにアライメントして、加熱す
ることで搭載できる。したがって、どのリードフレーム
にも容易に搭載可能である。このようにして半導体チッ
プを樹脂封止して半導体装置に完成できる。図１１、図
１２はセラミックあるいはプラスチックからなるパッケ
ージ本体３９の電源ライン３９ａと接地ライン３９ｂに
薄膜コンデンサ１０を搭載してパッケージに形成した例
を示す。またこのパッケージに半導体チップ４０を搭載
し、ワイヤ等により配線パターンと電気的に接続し、キ
ャップ４１によって半導体チップ４０を封止して半導体
装置に完成できる。また図１３はＰＢＧＡ型のパッケー
ジ本体４３の電源ライン４３ａ、接地ライン４３ｂに薄
膜コンデンサ１０を搭載して半導体装置用パッケージに
形成した例を示す。さらに、半導体チップ４０を搭載
し、必要な電気的接続をとった上で、封止樹脂４４で半
導体チップ４０を封止して半導体装置に完成できる。
に示すように、例えばリードフレーム３８の電源ライン
３８ａと接地ライン３８ｂ上にボールバンプ２８とボー
ルバンプ３２を用いて搭載して、容易に半導体装置用パ
ッケージに形成できる。この場合、リード先端側は図示
のごとく隣接するもの同士段々間隔が狭まってくるのが
通例であるから、ボールバンプ２８とボールバンプ３２
との間隔に一致するところにアライメントして、加熱す
ることで搭載できる。したがって、どのリードフレーム
にも容易に搭載可能である。このようにして半導体チッ
プを樹脂封止して半導体装置に完成できる。図１１、図
１２はセラミックあるいはプラスチックからなるパッケ
ージ本体３９の電源ライン３９ａと接地ライン３９ｂに
薄膜コンデンサ１０を搭載してパッケージに形成した例
を示す。またこのパッケージに半導体チップ４０を搭載
し、ワイヤ等により配線パターンと電気的に接続し、キ
ャップ４１によって半導体チップ４０を封止して半導体
装置に完成できる。また図１３はＰＢＧＡ型のパッケー
ジ本体４３の電源ライン４３ａ、接地ライン４３ｂに薄
膜コンデンサ１０を搭載して半導体装置用パッケージに
形成した例を示す。さらに、半導体チップ４０を搭載
し、必要な電気的接続をとった上で、封止樹脂４４で半
導体チップ４０を封止して半導体装置に完成できる。
【００１８】また、図１４は半導体チップ４０上に薄膜
コンデンサ１０を搭載した例を示す。半導体チップ４０
上には所要の配列でパッド４２が形成されている。そし
てそのうちの所要の２個の電源用パッド４２ａと接地用
パッド４２ｂが薄膜コンデンサ１０の前記ボールバンプ
２８とボールバンプ３２の間隔と同一になるように設計
されている。したがって薄膜コンデンサ１０をボールバ
ンプ２８とボールバンプ３２とにより電源用パッド４
２、接地用パッド４２ｂに電気的に接続して搭載可能で
ある。本例では薄膜コンデンサ１０を半導体チップ４０
上に直接搭載するから、電源系ノイズを極めて効果的に
低減できる。また半導体チップ４０への薄膜コンデンサ
１０の搭載も容易である。この薄膜コンデンサ１０を搭
載した半導体チップ４０を所要のパッケージに搭載して
封止することにより種々の半導体装置に完成できる。も
ちろん樹脂封止型半導体装置に限られず、セラミックパ
ッケージ等を用いた半導体装置に適用してもよい。
コンデンサ１０を搭載した例を示す。半導体チップ４０
上には所要の配列でパッド４２が形成されている。そし
てそのうちの所要の２個の電源用パッド４２ａと接地用
パッド４２ｂが薄膜コンデンサ１０の前記ボールバンプ
２８とボールバンプ３２の間隔と同一になるように設計
されている。したがって薄膜コンデンサ１０をボールバ
ンプ２８とボールバンプ３２とにより電源用パッド４
２、接地用パッド４２ｂに電気的に接続して搭載可能で
ある。本例では薄膜コンデンサ１０を半導体チップ４０
上に直接搭載するから、電源系ノイズを極めて効果的に
低減できる。また半導体チップ４０への薄膜コンデンサ
１０の搭載も容易である。この薄膜コンデンサ１０を搭
載した半導体チップ４０を所要のパッケージに搭載して
封止することにより種々の半導体装置に完成できる。も
ちろん樹脂封止型半導体装置に限られず、セラミックパ
ッケージ等を用いた半導体装置に適用してもよい。
【００１９】図１５は上記薄膜コンデンサ１０付きの半
導体チップ４０をパッケージ本体４３にフリップチップ
接続した例を示す。この場合、薄膜コンデンサ１０は半
導体チップ４０とパッケージ本体４３との間の間隙内に
配置されるからスペース効率がよくなる。また図１６
は、同様に半導体チップ４０をパッケージ本体４３にフ
リップチップ接続して搭載したものであるが、本例で
は、薄膜コンデンサ１０を半導体チップ４０とパッケー
ジ本体４３との間の隙間に位置してパッケージ本体４３
側の電源ラインと接地ラインに跨がるようにして搭載し
ている。本例でもスペース効率をよくすることができ
る。この場合パッケージ本体４３に搭載する薄膜コンデ
ンサ１０は前記第１の実施の形態〜第３の実施の形態の
ものであってもよい。第２の電極膜には半導体チップ４
０に設けた電源用パッドもしくは接地用パッドをバンプ
を介して接続すればよい（図示せず）。
導体チップ４０をパッケージ本体４３にフリップチップ
接続した例を示す。この場合、薄膜コンデンサ１０は半
導体チップ４０とパッケージ本体４３との間の間隙内に
配置されるからスペース効率がよくなる。また図１６
は、同様に半導体チップ４０をパッケージ本体４３にフ
リップチップ接続して搭載したものであるが、本例で
は、薄膜コンデンサ１０を半導体チップ４０とパッケー
ジ本体４３との間の隙間に位置してパッケージ本体４３
側の電源ラインと接地ラインに跨がるようにして搭載し
ている。本例でもスペース効率をよくすることができ
る。この場合パッケージ本体４３に搭載する薄膜コンデ
ンサ１０は前記第１の実施の形態〜第３の実施の形態の
ものであってもよい。第２の電極膜には半導体チップ４
０に設けた電源用パッドもしくは接地用パッドをバンプ
を介して接続すればよい（図示せず）。
【００２０】半導体チップ４０上に直接薄膜コンデンサ
１０を搭載した上記各例では、いずれも配線パターンを
形成した半導体チップ４０の表面側に薄膜コンデンサ１
０を搭載した例を示した。図１７には、半導体チップ４
０の裏面側に薄膜コンデンサ１０を搭載した半導体チッ
プ４０を示す。この場合、半導体チップ４０の裏面側に
電源パッドおよび接地パッドを引出し、この電源パッド
および接地パッドに跨がるようにして薄膜コンデンサ１
０をその外部接続端子により電気的に接続して搭載して
いる。電源パッドから引き出された配線パターン４５に
は、ワイヤ４６によりパッケージ本体４３側の電源ライ
ンと接続するようにするとよい。本例でも半導体チップ
４０上に直接薄膜コンデンサ１０を搭載したので電源ノ
イズを軽減できる。また半導体チップ４０の裏面側を有
効利用できるので、半導体チップ４０表面側の配線パタ
ーンを密にすることができる。なお、場合によっては、
半導体チップ４０の裏面側に引き出した接地用パッドあ
るいは電源用パッドに前記第１の実施の形態〜第３の実
施の形態の薄膜コンデンサ１０を搭載して薄膜付きの半
導体チップに形成してもよい（図示せず）。この場合、
薄膜コンデンサ１０の第２の電極をワイヤを介してパッ
ケージ本体４３側の電源ラインもしくは接地ラインと電
気的に接続するようにする。本例でも電源ノイズを軽減
でき、さらには半導体チップ表面側の配線パターンを密
にすることができる。
１０を搭載した上記各例では、いずれも配線パターンを
形成した半導体チップ４０の表面側に薄膜コンデンサ１
０を搭載した例を示した。図１７には、半導体チップ４
０の裏面側に薄膜コンデンサ１０を搭載した半導体チッ
プ４０を示す。この場合、半導体チップ４０の裏面側に
電源パッドおよび接地パッドを引出し、この電源パッド
および接地パッドに跨がるようにして薄膜コンデンサ１
０をその外部接続端子により電気的に接続して搭載して
いる。電源パッドから引き出された配線パターン４５に
は、ワイヤ４６によりパッケージ本体４３側の電源ライ
ンと接続するようにするとよい。本例でも半導体チップ
４０上に直接薄膜コンデンサ１０を搭載したので電源ノ
イズを軽減できる。また半導体チップ４０の裏面側を有
効利用できるので、半導体チップ４０表面側の配線パタ
ーンを密にすることができる。なお、場合によっては、
半導体チップ４０の裏面側に引き出した接地用パッドあ
るいは電源用パッドに前記第１の実施の形態〜第３の実
施の形態の薄膜コンデンサ１０を搭載して薄膜付きの半
導体チップに形成してもよい（図示せず）。この場合、
薄膜コンデンサ１０の第２の電極をワイヤを介してパッ
ケージ本体４３側の電源ラインもしくは接地ラインと電
気的に接続するようにする。本例でも電源ノイズを軽減
でき、さらには半導体チップ表面側の配線パターンを密
にすることができる。
【００２１】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２２】
【発明の効果】本発明に係る薄膜コンデンサによれば、
基体の第１の電極膜が形成された面と反対側の面に第１
の電極膜と電気的に接続する外部接続端子を形成したの
で、リードフレームのリード先端等の半導体装置用パッ
ケージの配線パターンへの搭載が容易に行える。また、
電源ノイズを低減した半導体装置を提供できる。さら
に、基体の第１の電極膜が形成された面と反対側の面に
第１の電極膜と電気的に接続する外部接続端子と、第２
の電極膜と電気的に接続する外部接続端子とを形成した
ので、リードフレーム等の半導体装置用パッケージの電
源ライン、接地ライン上、あるいは半導体チップの電源
用パッド、接地用パッドに容易に搭載できる。そして電
源ノイズを低減した半導体装置を提供できる。
基体の第１の電極膜が形成された面と反対側の面に第１
の電極膜と電気的に接続する外部接続端子を形成したの
で、リードフレームのリード先端等の半導体装置用パッ
ケージの配線パターンへの搭載が容易に行える。また、
電源ノイズを低減した半導体装置を提供できる。さら
に、基体の第１の電極膜が形成された面と反対側の面に
第１の電極膜と電気的に接続する外部接続端子と、第２
の電極膜と電気的に接続する外部接続端子とを形成した
ので、リードフレーム等の半導体装置用パッケージの電
源ライン、接地ライン上、あるいは半導体チップの電源
用パッド、接地用パッドに容易に搭載できる。そして電
源ノイズを低減した半導体装置を提供できる。
【図１】薄膜コンデンサの第１の実施の形態を示した断
面図である。
面図である。
【図２】スパッタリング膜の欠陥を示す説明図である。
【図３】基体表面にめっき皮膜を形成した場合の説明図
である。
である。
【図４】リードフレームのリード先端へ薄膜コンデンサ
を搭載した状態の説明図である。
を搭載した状態の説明図である。
【図５】リードフレームのリード先端へ薄膜コンデンサ
を搭載した状態の説明図である。
を搭載した状態の説明図である。
【図６】薄膜コンデンサの第２の実施の形態を示す断面
図である。
図である。
【図７】薄膜コンデンサの第３の実施の形態を示す断面
図である。
図である。
【図８】薄膜コンデンサの第４の実施の形態を示す断面
図である。
図である。
【図９】薄膜コンデンサをリードフレームに搭載した状
態を示す平面図である。
態を示す平面図である。
【図１０】薄膜コンデンサをリードフレームに搭載した
状態を示す正面図である。
状態を示す正面図である。
【図１１】パッケージ本体へ薄膜コンデンサを搭載した
状態の説明図である。
状態の説明図である。
【図１２】パッケージ本体へ薄膜コンデンサを搭載した
状態の説明図である。
状態の説明図である。
【図１３】パッケージ本体へ薄膜コンデンサを搭載した
状態の説明図である。
状態の説明図である。
【図１４】薄膜コンデンサを半導体チップ上に搭載した
平面図である。
平面図である。
【図１５】半導体チップの表面側に薄膜コンデンサを搭
載し、半導体チップをフリップチップ接続した例を示す
説明図である。
載し、半導体チップをフリップチップ接続した例を示す
説明図である。
【図１６】半導体チップとパッケージ本体との間に薄膜
コンデンサを配置した説明図である。
コンデンサを配置した説明図である。
【図１７】半導体チップの裏面側に薄膜コンデンサを搭
載した例を示す説明図である。
載した例を示す説明図である。
１０ 薄膜コンデンサ １２ ポリイミドフィルム １４ クロムめっき皮膜 １６ ニッケルめっき皮膜 １８ 第１の電極膜 ２０ 高誘電体皮膜 ２２ 第２の電極膜 ２４ 銅めっき皮膜 ２６ 透孔 ２８ ボールバンプ ２９ 基体 ３０ ソルダーレジスト膜 ３２ ボールバンプ ３４ 透孔 ３８ リードフレーム ３９ パッケージ本体 ４０ 半導体チップ ４１ キャップ ４２ パッド ４３ パッケージ本体 ４４ 封止樹脂
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｈ (72)発明者 渡辺 章司 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 井原 義博 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内
Claims (21)
- 【請求項１】 基体上に第１の電極膜が形成され、該第
１の電極膜上に高誘電体皮膜が形成され、この高誘電体
皮膜上に第２の電極膜が形成され、前記基体の前記第１
の電極膜が形成された面と反対側の面に前記第１の電極
膜と電気的に接続する外部接続端子が形成されているこ
とを特徴とする薄膜コンデンサ。 - 【請求項２】 前記外部接続端子がボールバンプである
ことを特徴とする請求項１記載の薄膜コンデンサ。 - 【請求項３】 前記基体表面にめっき皮膜が形成され、
該めっき皮膜上に前記第１の電極膜が形成されているこ
とを特徴とする請求項１または２記載の薄膜コンデン
サ。 - 【請求項４】 前記基体が鉄系合金、または銅もしくは
銅合金からなり、前記めっき皮膜がニッケルめっき皮膜
であることを特徴とする請求項３記載の薄膜コンデン
サ。 - 【請求項５】 前記基体がポリイミドフィルムであり、
前記めっき皮膜がクロムめっき皮膜を下地とするニッケ
ルめっき皮膜であることを特徴とする請求項３記載の薄
膜コンデンサ。 - 【請求項６】 半導体チップを搭載する半導体装置用パ
ッケージにおいて、パッケージ本体の電源ラインもしく
は接地ライン上に請求項１、２、３、４または５記載の
薄膜コンデンサを前記外部接続端子により電気的に接続
して搭載したことを特徴とする半導体装置用パッケー
ジ。 - 【請求項７】 請求項６記載の半導体装置用パッケージ
に半導体チップを搭載すると共に、前記薄膜コンデンサ
の第２の電極膜側を半導体チップの接地用パッドもしく
は電源用パッドに電気的に接続し、前記半導体チップを
封止したことを特徴とする半導体装置。 - 【請求項８】 半導体装置用パッケージに半導体チップ
が搭載され、該半導体チップが封止された半導体装置に
おいて、 前記半導体チップの電源用パッドもしくは接地用パッド
に請求項１、２、３、４または５記載の薄膜コンデンサ
を前記外部接続端子により電気的に接続して半導体チッ
プ上に直接搭載したことを特徴とする半導体装置。 - 【請求項９】 基体上に第１の電極膜が形成され、該第
１の電極膜上に高誘電体皮膜が形成され、この高誘電体
皮膜上に第２の電極膜が形成され、前記基体の前記第１
の電極膜が形成された面と反対側の面に前記第１の電極
膜と電気的に接続する外部接続端子と、前記第２の電極
膜と電気的に接続する外部接続端子とが形成されている
ことを特徴とする薄膜コンデンサ。 - 【請求項１０】 前記基体と第１の電極膜、高誘電体皮
膜を貫通して形成され、内壁面に高誘電体皮膜が形成さ
れた透孔により、前記第２の電極膜と外部接続端子とが
接続されていることを特徴とする請求項９記載の薄膜コ
ンデンサ。 - 【請求項１１】 前記両外部接続端子がボールバンプで
あることを特徴とする請求項９または１０記載の薄膜コ
ンデンサ。 - 【請求項１２】 前記基体表面にめっき皮膜が形成さ
れ、該めっき皮膜上に前記第１の電極膜が形成されてい
ることを特徴とする請求項９、１０または１１記載の薄
膜コンデンサ。 - 【請求項１３】 前記基体が鉄系合金、または銅もしく
は銅合金からなり、前記めっき皮膜がニッケルめっき皮
膜であることを特徴とする請求項１２記載の薄膜コンデ
ンサ。 - 【請求項１４】 前記基体がポリイミドフィルムであ
り、前記めっき皮膜がクロムめっき皮膜を下地とするニ
ッケルめっき皮膜であることを特徴とする請求項１２記
載の薄膜コンデンサ。 - 【請求項１５】 半導体チップを搭載する半導体装置用
パッケージにおいて、 パッケージ本体の電源ラインと接地ライン上に請求項
９、１０、１１、１２、１３または１４記載の薄膜コン
デンサを前記外部接続端子の各々を電気的に接続して搭
載したことを特徴とする半導体装置用パッケージ。 - 【請求項１６】 請求項１５記載の半導体装置用パッケ
ージに半導体チップを搭載し、該半導体チップを封止し
たことを特徴とする半導体装置。 - 【請求項１７】 前記半導体チップがパッケージ本体に
フリップチップ接続して搭載され、 前記薄膜コンデンサが前記半導体チップとパッケージ本
体との間隙内に位置するように配置されていることを特
徴とする請求項１６記載の半導体装置。 - 【請求項１８】 半導体装置用パッケージに半導体チッ
プが搭載され、該半導体チップが封止された半導体装置
において、 前記半導体チップの電源用パッドと接地用パッド上に請
求項９、１０、１１、１２、１３または１４記載の薄膜
コンデンサを前記外部接続端子の各々を電気的に接続し
て半導体チップ上に直接搭載したことを特徴とする半導
体装置。 - 【請求項１９】 前記半導体チップがパッケージ本体に
フリップチップ接続して搭載され、 前記薄膜コンデンサが前記半導体チップとパッケージ本
体との空隙内に位置するように半導体チップ上に搭載さ
れたことを特徴とする請求項１８記載の半導体装置。 - 【請求項２０】 電源用パッドもしくは接地用パッドに
請求項１、２、３、４または５記載の薄膜コンデンサを
前記外部接続端子により電気的に接続して搭載したこと
を特徴とする半導体チップ。 - 【請求項２１】 電源用パッドと接地用パッドに請求項
９、１０、１１、１２、１３または１４記載の薄膜コン
デンサを前記外部接続端子の各々を電気的に接続して搭
載したことを特徴とする半導体チップ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8296436A JPH09199374A (ja) | 1995-11-13 | 1996-11-08 | 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 |
| KR1019970048433A KR100277314B1 (ko) | 1996-11-08 | 1997-09-24 | 박막콘덴서 및 이를탑재한반도체장치 |
| DE69734426T DE69734426T2 (de) | 1996-11-08 | 1997-11-05 | Filmkapazität und Halbleiterpackung oder Anordnung damit |
| EP97308896A EP0841699B1 (en) | 1996-11-08 | 1997-11-05 | Film capacitor and semiconductor package or device with it |
| US08/965,653 US6184567B1 (en) | 1996-11-08 | 1997-11-06 | Film capacitor and semiconductor package or device carrying same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-294455 | 1995-11-13 | ||
| JP29445595 | 1995-11-13 | ||
| JP8296436A JPH09199374A (ja) | 1995-11-13 | 1996-11-08 | 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199374A true JPH09199374A (ja) | 1997-07-31 |
Family
ID=26559838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8296436A Pending JPH09199374A (ja) | 1995-11-13 | 1996-11-08 | 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199374A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894396B2 (en) * | 2002-07-18 | 2005-05-17 | Fujitsu Limited | Semiconductor device with capacitor |
| US7005747B2 (en) | 2002-10-02 | 2006-02-28 | Shinko Electric Industries Co., Ltd. | Semiconductor device having additional functional element and method of manufacturing thereof |
| JP2009521276A (ja) * | 2005-12-22 | 2009-06-04 | プロテウス バイオメディカル インコーポレイテッド | 植え込み型集積回路 |
| JP2009224817A (ja) * | 2009-07-08 | 2009-10-01 | Renesas Technology Corp | 半導体回路デバイス |
| JP4502564B2 (ja) * | 1999-12-24 | 2010-07-14 | 富士通株式会社 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
-
1996
- 1996-11-08 JP JP8296436A patent/JPH09199374A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4502564B2 (ja) * | 1999-12-24 | 2010-07-14 | 富士通株式会社 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
| US6894396B2 (en) * | 2002-07-18 | 2005-05-17 | Fujitsu Limited | Semiconductor device with capacitor |
| US7005747B2 (en) | 2002-10-02 | 2006-02-28 | Shinko Electric Industries Co., Ltd. | Semiconductor device having additional functional element and method of manufacturing thereof |
| JP2009521276A (ja) * | 2005-12-22 | 2009-06-04 | プロテウス バイオメディカル インコーポレイテッド | 植え込み型集積回路 |
| JP2009224817A (ja) * | 2009-07-08 | 2009-10-01 | Renesas Technology Corp | 半導体回路デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| US5654584A (en) | Semiconductor device having tape automated bonding leads | |
| US5556810A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating | |
| US6518655B2 (en) | Multi-chip package-type semiconductor device | |
| JP3483720B2 (ja) | 半導体装置 | |
| KR100277314B1 (ko) | 박막콘덴서 및 이를탑재한반도체장치 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JPH09199374A (ja) | 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 | |
| JPH1197616A (ja) | マルチチップモジュールおよびその製造方法 | |
| US5200642A (en) | Internal capacitor arrangement for semiconductor device assembly | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH0521698A (ja) | 半導体装置 | |
| JP2001094046A (ja) | 半導体装置 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JPH06342817A (ja) | 半導体装置 | |
| JPH03155144A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| KR20000003000A (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| JP2993480B2 (ja) | 半導体装置 | |
| JPH10284514A (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| KR970072341A (ko) | 본딩패드의 범프와 내장된 리드 프레임이 접착된 패키지 및 그의 제조방법 | |
| JP4132124B2 (ja) | 半導体装置の構造 | |
| JPS6224634A (ja) | 半導体装置 |