JPH1197616A - マルチチップモジュールおよびその製造方法 - Google Patents
マルチチップモジュールおよびその製造方法Info
- Publication number
- JPH1197616A JPH1197616A JP9259589A JP25958997A JPH1197616A JP H1197616 A JPH1197616 A JP H1197616A JP 9259589 A JP9259589 A JP 9259589A JP 25958997 A JP25958997 A JP 25958997A JP H1197616 A JPH1197616 A JP H1197616A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- chip
- insulating film
- chip module
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】放熱特性，高周波特性が良好で、製造容易なマ
ルチチップモジュールおよびその製造方法を提供する。 【解決手段】予めベース基板の片面にベアチップ部品を
搭載するための凹部及びベース基板の一部がポスト状に
飛び出た部分を複数個設け、その幾つかのポストの根本
にポストの根本が島状に浮き出る様な溝及び単位モジュ
ールとして切り出すカッティングラインの位置にシール
ド用の壁面となる部分等の凹凸を設けておき、ベアーチ
ップ部品の搭載や埋め込み樹脂による絶縁膜の形成及び
多層配線等を行った後、前記ベース基板を裏面よりエッ
チング又は研削により薄層化することにより前記絶縁膜
により隔離された島状の導体部分を形成し、もってベー
ス基板の裏面にアース導体と電気的に隔離された電極を
形成する。
ルチチップモジュールおよびその製造方法を提供する。 【解決手段】予めベース基板の片面にベアチップ部品を
搭載するための凹部及びベース基板の一部がポスト状に
飛び出た部分を複数個設け、その幾つかのポストの根本
にポストの根本が島状に浮き出る様な溝及び単位モジュ
ールとして切り出すカッティングラインの位置にシール
ド用の壁面となる部分等の凹凸を設けておき、ベアーチ
ップ部品の搭載や埋め込み樹脂による絶縁膜の形成及び
多層配線等を行った後、前記ベース基板を裏面よりエッ
チング又は研削により薄層化することにより前記絶縁膜
により隔離された島状の導体部分を形成し、もってベー
ス基板の裏面にアース導体と電気的に隔離された電極を
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置の小型化
と高性能化の一手段として、ベアー半導体チップと受動
素子を複数個相互に接続して一つのモジュールにするマ
ルチチップモジュールに関する。
と高性能化の一手段として、ベアー半導体チップと受動
素子を複数個相互に接続して一つのモジュールにするマ
ルチチップモジュールに関する。
【０００２】
【従来の技術】従来のマルチチップモジュールにおける
ベアー半導体チップの実装方法の一例は、特開平3−155
144 号に示すように、ベアー半導体ＩＣチップの厚さよ
り所定分厚い絶縁フィルムにあらかじめベアー半導体Ｉ
Ｃチップの外形形状より所定分大きい穴を形成し、この
絶縁フィルムを支持板に接着剤を介して貼り合わせ、前
記ベアー半導体ＩＣチップを接着剤を介して前記貼り合
わせ絶縁フィルムの穴部に接着し、ベアー半導体ＩＣチ
ップと絶縁フィルムの空隙およびベアー半導体ＩＣチッ
プの表面を絶縁フィルムと同種の液状樹脂で絶縁フィル
ム層と高さが均一になるように塗布した後、熱硬化し、
ベアー半導体ＩＣチップ上の導体パッド部の上部の樹脂
をフォトリソグラフィー法で除去した後、全面に導体膜
を形成し、フォトリソグラフィー法で所定の導体配線を
形成している。
ベアー半導体チップの実装方法の一例は、特開平3−155
144 号に示すように、ベアー半導体ＩＣチップの厚さよ
り所定分厚い絶縁フィルムにあらかじめベアー半導体Ｉ
Ｃチップの外形形状より所定分大きい穴を形成し、この
絶縁フィルムを支持板に接着剤を介して貼り合わせ、前
記ベアー半導体ＩＣチップを接着剤を介して前記貼り合
わせ絶縁フィルムの穴部に接着し、ベアー半導体ＩＣチ
ップと絶縁フィルムの空隙およびベアー半導体ＩＣチッ
プの表面を絶縁フィルムと同種の液状樹脂で絶縁フィル
ム層と高さが均一になるように塗布した後、熱硬化し、
ベアー半導体ＩＣチップ上の導体パッド部の上部の樹脂
をフォトリソグラフィー法で除去した後、全面に導体膜
を形成し、フォトリソグラフィー法で所定の導体配線を
形成している。
【０００３】また従来の半導体装置（特にマルチチップ
モジュール）とその製造方法の一例は、特開平5−47856
号に示すように、パッケージに配設された少なくとも１
個のステージにチップをマウントし、前記パッケージと
チップに絶縁膜を塗着し、前記パッケージ上の接続パッ
ドと前記チップ上のパッドに導通するバイアホールを前
記絶縁膜に設け、前記バイアホール間を配線パターンに
よって接続するように構成している。
モジュール）とその製造方法の一例は、特開平5−47856
号に示すように、パッケージに配設された少なくとも１
個のステージにチップをマウントし、前記パッケージと
チップに絶縁膜を塗着し、前記パッケージ上の接続パッ
ドと前記チップ上のパッドに導通するバイアホールを前
記絶縁膜に設け、前記バイアホール間を配線パターンに
よって接続するように構成している。
【０００４】
【発明が解決しようとする課題】特開平3−155144 号お
よび特開平5−47856号の実施例では、支持板或いはパッ
ケージが絶縁基板で成っており、一般に絶縁基板の材料
は導電材料および半導体材料に比べ熱伝導率が１桁以上
低いため、消費電力の大きい電力増幅器等の実装には不
適である。
よび特開平5−47856号の実施例では、支持板或いはパッ
ケージが絶縁基板で成っており、一般に絶縁基板の材料
は導電材料および半導体材料に比べ熱伝導率が１桁以上
低いため、消費電力の大きい電力増幅器等の実装には不
適である。
【０００５】さらに、特開平5−47856号の実施例では、
チップ裏面のマウント用導体層（例えばＡｕ−Ｓｉ共晶
または導電性接着剤）と絶縁フィルム上の導体配線との
間に電気的接合が無く、高周波領域での回路動作に安定
性を欠く。
チップ裏面のマウント用導体層（例えばＡｕ−Ｓｉ共晶
または導電性接着剤）と絶縁フィルム上の導体配線との
間に電気的接合が無く、高周波領域での回路動作に安定
性を欠く。
【０００６】さらに、特開平3−155144 号に示す従来の
ベアー半導体チップの実装方法の一例では、ベアー半導
体ＩＣチップと絶縁フィルム間の空隙およびベアー半導
体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で
絶縁フィルム層と高さが均一になるように塗布した後、
熱硬化する工程において、熱硬化時の液状樹脂の収縮に
よりベアー半導体ＩＣチップと絶縁フィルム間の空隙部
に窪みが生じ易い。前記空隙部に窪みが生じると、前記
空隙部の導体配線にショートまたは断線等の不良を生じ
る。
ベアー半導体チップの実装方法の一例では、ベアー半導
体ＩＣチップと絶縁フィルム間の空隙およびベアー半導
体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で
絶縁フィルム層と高さが均一になるように塗布した後、
熱硬化する工程において、熱硬化時の液状樹脂の収縮に
よりベアー半導体ＩＣチップと絶縁フィルム間の空隙部
に窪みが生じ易い。前記空隙部に窪みが生じると、前記
空隙部の導体配線にショートまたは断線等の不良を生じ
る。
【０００７】さらに、特開平5−47856号に示す半導体装
置とその製造方法の一例においても、液状樹脂の熱硬化
工程において、熱硬化時の液状樹脂の収縮によりパッケ
ージとチップ間の空隙部の絶縁膜に窪みが生じ易く、前
記空隙部の配線パターンにショートまたは断線等の不良
が生じ易い。
置とその製造方法の一例においても、液状樹脂の熱硬化
工程において、熱硬化時の液状樹脂の収縮によりパッケ
ージとチップ間の空隙部の絶縁膜に窪みが生じ易く、前
記空隙部の配線パターンにショートまたは断線等の不良
が生じ易い。
【０００８】さらに、従来例では、マルチチップモジュ
ール単位でキャップを装着することが可能な構造となっ
ていない。このため外部からのダメージに対して機械的
な保護がなされておらず破損し易い。さらに、高周波領
域で動作させる様な場合、電磁シールドが弱くなり他か
らの妨害を受け易くなる等の課題があった。
ール単位でキャップを装着することが可能な構造となっ
ていない。このため外部からのダメージに対して機械的
な保護がなされておらず破損し易い。さらに、高周波領
域で動作させる様な場合、電磁シールドが弱くなり他か
らの妨害を受け易くなる等の課題があった。
【０００９】
【課題を解決するための手段】本発明は、上で述べた課
題を解決するため、金属や半導体から成るベース基板の
片面に予めベアチップ部品を搭載するための凹凸部及び
ベース基板の一部がポスト状に飛び出た部分を複数個設
け、その幾つかのポストの根本にポストの根本が島状に
浮き出る様な溝を設け、前記チップ搭載用の凹凸部分の
上に電極上に金属性のバンプを持つ半導体素子またはＩ
Ｃチップで成るベアーチップ部品を取り付け、前記ベア
ーチップ部品を埋め込むように樹脂状の第１絶縁膜で覆
い、前記絶縁膜と前記ベアーチップ上のバンプとが所定
の同じ高さに平坦化加工し、その上に金属層と絶縁膜と
によって多層配線パターンを形成し、前記バンプと前記
パターンの一部とを電気的に接続した後、前記ベース基
板を裏面よりエッチング又は研削により薄層化すること
により前記絶縁膜により隔離された島状の導体部分を形
成し、もってベース基板の裏面にアース導体と電気的に
隔離された電極を形成出来る。
題を解決するため、金属や半導体から成るベース基板の
片面に予めベアチップ部品を搭載するための凹凸部及び
ベース基板の一部がポスト状に飛び出た部分を複数個設
け、その幾つかのポストの根本にポストの根本が島状に
浮き出る様な溝を設け、前記チップ搭載用の凹凸部分の
上に電極上に金属性のバンプを持つ半導体素子またはＩ
Ｃチップで成るベアーチップ部品を取り付け、前記ベア
ーチップ部品を埋め込むように樹脂状の第１絶縁膜で覆
い、前記絶縁膜と前記ベアーチップ上のバンプとが所定
の同じ高さに平坦化加工し、その上に金属層と絶縁膜と
によって多層配線パターンを形成し、前記バンプと前記
パターンの一部とを電気的に接続した後、前記ベース基
板を裏面よりエッチング又は研削により薄層化すること
により前記絶縁膜により隔離された島状の導体部分を形
成し、もってベース基板の裏面にアース導体と電気的に
隔離された電極を形成出来る。
【００１０】また、前記ベアチップ部品を搭載した面と
反対側の面の単位モジュールサイズに切り出した時に単
位モジュールの側面となる箇所に、予め深さが前記エッ
チング又は研磨により薄層化するときの削りしろより深
くした凹み部を設けておき、前記エッチング又は研削し
た後、単位モジュールサイズに切り出し、モジュールの
側面に出来た凹みの部分にはめ込むように逆の凹みを持
った金属製のキャップを設ける。
反対側の面の単位モジュールサイズに切り出した時に単
位モジュールの側面となる箇所に、予め深さが前記エッ
チング又は研磨により薄層化するときの削りしろより深
くした凹み部を設けておき、前記エッチング又は研削し
た後、単位モジュールサイズに切り出し、モジュールの
側面に出来た凹みの部分にはめ込むように逆の凹みを持
った金属製のキャップを設ける。
【００１１】
【発明の実施の形態】以下、本発明の実施例について詳
細に説明する。図１は本発明の実施例のマルチチップモ
ジュールの断面図である。図１では、金属や半導体から
成るベース基板１−１，１−２，１−３，１−４と、そ
の上にチップ搭載用の凹み２を設け、電極上に金属性
（例えばＡｕまたはＡｌ等）のバンプ４を持つ複数の半
導体素子またはＩＣチップで成るベアーチップ部品３と
を搭載し、前記ベアーチップ部品３およびベース基板の
ポスト部１−３を埋め込むように覆った樹脂状の第１絶
縁膜５と、その上に多層配線を行うための第２の絶縁膜
６及び第３の絶縁膜７と金属層にて形成した第１配線パ
ターン８と第１配線パターン上に形成したコンデンサ９
とその上に金属層にて形成した第２配線パターン１０と
第２，第３の絶縁膜を貫通する導電性のスルーホール１
１とさらに全体を覆う金属製のキャップ１２で構成して
いる。このマルチチップモジュールでは、信号の入出力
端子や電源供給端子となる電極はベース基板の裏面に形
成され、ベース基板のポスト部１−３により金属層にて
形成し配線パターン１０に接続される。
細に説明する。図１は本発明の実施例のマルチチップモ
ジュールの断面図である。図１では、金属や半導体から
成るベース基板１−１，１−２，１−３，１−４と、そ
の上にチップ搭載用の凹み２を設け、電極上に金属性
（例えばＡｕまたはＡｌ等）のバンプ４を持つ複数の半
導体素子またはＩＣチップで成るベアーチップ部品３と
を搭載し、前記ベアーチップ部品３およびベース基板の
ポスト部１−３を埋め込むように覆った樹脂状の第１絶
縁膜５と、その上に多層配線を行うための第２の絶縁膜
６及び第３の絶縁膜７と金属層にて形成した第１配線パ
ターン８と第１配線パターン上に形成したコンデンサ９
とその上に金属層にて形成した第２配線パターン１０と
第２，第３の絶縁膜を貫通する導電性のスルーホール１
１とさらに全体を覆う金属製のキャップ１２で構成して
いる。このマルチチップモジュールでは、信号の入出力
端子や電源供給端子となる電極はベース基板の裏面に形
成され、ベース基板のポスト部１−３により金属層にて
形成し配線パターン１０に接続される。
【００１２】また、図２は本発明の実施例のマルチチッ
プモジュールの裏面から見た図である。図２においてベ
ース基板のアースとなる部分１−１と電極となる部分１
−２とは第１の絶縁膜５により電気的に隔離されてい
る。また、電磁シールド用として側面に導電性の壁１−
４が設けられている。
プモジュールの裏面から見た図である。図２においてベ
ース基板のアースとなる部分１−１と電極となる部分１
−２とは第１の絶縁膜５により電気的に隔離されてい
る。また、電磁シールド用として側面に導電性の壁１−
４が設けられている。
【００１３】図３から図９は本発明の実施例のマルチチ
ップモジュールの製造工程を示す。図３はベース基板の
裏面をエッチング又は研削する前の状態での断面を示
す。ベース基板として平坦部，１−１，電極部，１−
２，ポスト部１−３，シールド壁１−４と、その上にチ
ップ搭載用の凹み２を一括してエッチング又は機械加工
により設けた図である。
ップモジュールの製造工程を示す。図３はベース基板の
裏面をエッチング又は研削する前の状態での断面を示
す。ベース基板として平坦部，１−１，電極部，１−
２，ポスト部１−３，シールド壁１−４と、その上にチ
ップ搭載用の凹み２を一括してエッチング又は機械加工
により設けた図である。
【００１４】図４は図３で示したベース基板上に、電極
上に金属性（例えばＡｕまたはＡｌ等）のバンプ４を持
つ複数の半導体素子またはＩＣチップで成るベアーチッ
プ部品３を搭載した図である。図５は図４で示したベー
ス基板の凹凸やベアーチップ部品を絶縁性の樹脂５で埋
め込んだ図である。図６は図５で示したベース基板の凹
凸やベアーチップ部品を絶縁性の樹脂５で埋め込んだ後
研削又は研磨により表面を平坦化した図である。図７は
平坦化した上に多層配線を行うための第２の絶縁膜６及
び第３の絶縁膜７と金属層にて形成した第１配線パター
ン８と第１配線パターン上に形成したコンデンサ９とそ
の上に金属層にて形成した第２配線パターン１０と第
２，第３の絶縁膜を貫通する導電性のスルーホール１１
を形成した図である。
上に金属性（例えばＡｕまたはＡｌ等）のバンプ４を持
つ複数の半導体素子またはＩＣチップで成るベアーチッ
プ部品３を搭載した図である。図５は図４で示したベー
ス基板の凹凸やベアーチップ部品を絶縁性の樹脂５で埋
め込んだ図である。図６は図５で示したベース基板の凹
凸やベアーチップ部品を絶縁性の樹脂５で埋め込んだ後
研削又は研磨により表面を平坦化した図である。図７は
平坦化した上に多層配線を行うための第２の絶縁膜６及
び第３の絶縁膜７と金属層にて形成した第１配線パター
ン８と第１配線パターン上に形成したコンデンサ９とそ
の上に金属層にて形成した第２配線パターン１０と第
２，第３の絶縁膜を貫通する導電性のスルーホール１１
を形成した図である。
【００１５】図８は図７に示したマルチチップモジュー
ルを裏面よりエッチング又は研削によりＡ−Ａ′断面ま
で削った場合の裏面を示す図である。信号の入出力端及
び電源供給用端子１−２が絶縁樹脂５でアース導体とな
るベース電極１−１と分離されている。図９は図７に示
したマルチチップモジュールを裏面よりエッチング又は
研削によりＡ−Ａ′断面まで削った後シールド壁１−４
を形成する位置で切断し単位マルチチップモジュールと
した場合を示す図である。
ルを裏面よりエッチング又は研削によりＡ−Ａ′断面ま
で削った場合の裏面を示す図である。信号の入出力端及
び電源供給用端子１−２が絶縁樹脂５でアース導体とな
るベース電極１−１と分離されている。図９は図７に示
したマルチチップモジュールを裏面よりエッチング又は
研削によりＡ−Ａ′断面まで削った後シールド壁１−４
を形成する位置で切断し単位マルチチップモジュールと
した場合を示す図である。
【００１６】図１０は他の実施例を示す図であり、シー
ルド壁の代わりに導電性のキャップを用いる場合の例
で、ベース基板として平坦部１−１，電極部１−２，ポ
スト部１−３と、その上にチップ搭載用の凹み２を一括
してエッチング又は機械加工により設けた図である。
ルド壁の代わりに導電性のキャップを用いる場合の例
で、ベース基板として平坦部１−１，電極部１−２，ポ
スト部１−３と、その上にチップ搭載用の凹み２を一括
してエッチング又は機械加工により設けた図である。
【００１７】図１１は図１０に示したマルチチップモジ
ュールを裏面よりエッチング又は研削によりＡ−Ａ′断
面まで削った場合の裏面を示す図である。信号の入出力
端及び電源供給用端子１−２が絶縁樹脂５でアース導体
となるベース電極１−１と分離されている。また、単位
モジュールサイズに切り出した時に単位モジュールの側
面となる箇所に、予め深さが前記エッチング又は研磨に
より薄層化するときの削りしろより深くした凹み部１３
を設けている。
ュールを裏面よりエッチング又は研削によりＡ−Ａ′断
面まで削った場合の裏面を示す図である。信号の入出力
端及び電源供給用端子１−２が絶縁樹脂５でアース導体
となるベース電極１−１と分離されている。また、単位
モジュールサイズに切り出した時に単位モジュールの側
面となる箇所に、予め深さが前記エッチング又は研磨に
より薄層化するときの削りしろより深くした凹み部１３
を設けている。
【００１８】図１２は本発明のマルチチップモジュール
の他の実施例の断面であり、ベース基板１のベアチップ
部品を搭載した面と反対側の面の単位モジュールサイズ
に切り出した時に単位モジュールの側面となる箇所に、
予め深さが前記エッチング又は研磨により薄層化すると
きの削りしろより深くした凹み部１３を設けておき、前
記エッチング又は研削により図の点線で示した所まで薄
層化し、単位モジュールサイズに切り出した後前記凹み
１３の部分にはめ込むように逆の凹みを持った金属製の
キャップ１２を設けた図である。図１３は図１２に示し
たマルチチップモジュールの裏面を示す。
の他の実施例の断面であり、ベース基板１のベアチップ
部品を搭載した面と反対側の面の単位モジュールサイズ
に切り出した時に単位モジュールの側面となる箇所に、
予め深さが前記エッチング又は研磨により薄層化すると
きの削りしろより深くした凹み部１３を設けておき、前
記エッチング又は研削により図の点線で示した所まで薄
層化し、単位モジュールサイズに切り出した後前記凹み
１３の部分にはめ込むように逆の凹みを持った金属製の
キャップ１２を設けた図である。図１３は図１２に示し
たマルチチップモジュールの裏面を示す。
【００１９】図１４は本発明を適用したマルチチップモ
ジュールの一例の等価回路を示す。半導体素子としてＦ
ＥＴを用いた２段の高周波増幅器である。図１５は図１
４で示した高周波増幅器のパターン図であり、信号の入
出力端子Pin，Pout とゲートバイアス端子Ｖｇ，ドレイ
ンバイアス端子Ｖｄはビヤホールと導電性ポストを通り
裏面の電極端子に接続されている。
ジュールの一例の等価回路を示す。半導体素子としてＦ
ＥＴを用いた２段の高周波増幅器である。図１５は図１
４で示した高周波増幅器のパターン図であり、信号の入
出力端子Pin，Pout とゲートバイアス端子Ｖｇ，ドレイ
ンバイアス端子Ｖｄはビヤホールと導電性ポストを通り
裏面の電極端子に接続されている。
【００２０】
【発明の効果】本発明によれば、ベース基板に電極上に
金属性のバンプを持つ複数のベアーチップ部品を搭載
し、これらを樹脂状の第１絶縁膜で埋め込むように覆
い、前記バンプと前記絶縁膜とを所定の同じ高さに平坦
化加工し、その上多層配線パターンを形成するマルチチ
ップモジュールにおいて、ベース基板の片面にベアチッ
プ部品を搭載するための凹凸部及びベース基板の一部が
ポスト状に飛び出た部分を複数個設け、その幾つかのポ
ストの根本にポストの根本が島状に浮き出る様な溝を予
め一括して設けておくことによりマルチチップモジュー
ルの製作が容易になると共に、前記ベース基板の裏側に
信号の入出力端子や電源電圧を供給するための電極を設
けることが可能となり、もってマルチチップモジュール
をマザーボード等に組み込むときのリード線部を極力短
く出来高周波領域での特性を大幅に改善出来る。
金属性のバンプを持つ複数のベアーチップ部品を搭載
し、これらを樹脂状の第１絶縁膜で埋め込むように覆
い、前記バンプと前記絶縁膜とを所定の同じ高さに平坦
化加工し、その上多層配線パターンを形成するマルチチ
ップモジュールにおいて、ベース基板の片面にベアチッ
プ部品を搭載するための凹凸部及びベース基板の一部が
ポスト状に飛び出た部分を複数個設け、その幾つかのポ
ストの根本にポストの根本が島状に浮き出る様な溝を予
め一括して設けておくことによりマルチチップモジュー
ルの製作が容易になると共に、前記ベース基板の裏側に
信号の入出力端子や電源電圧を供給するための電極を設
けることが可能となり、もってマルチチップモジュール
をマザーボード等に組み込むときのリード線部を極力短
く出来高周波領域での特性を大幅に改善出来る。
【００２１】また、本願では、マルチチップモジュール
を単位モジュールサイズに切り出した時に単位モジュー
ルの側面となる箇所にシールド用の壁を形成可能とし、
もって外部からのダメージに対して機械的な保護がなさ
れると共に、高周波領域で動作させる様な場合、電磁シ
ールド効果が強くなり、他からの妨害を受け難くするこ
とが出来る。
を単位モジュールサイズに切り出した時に単位モジュー
ルの側面となる箇所にシールド用の壁を形成可能とし、
もって外部からのダメージに対して機械的な保護がなさ
れると共に、高周波領域で動作させる様な場合、電磁シ
ールド効果が強くなり、他からの妨害を受け難くするこ
とが出来る。
【図１】本発明の一実施例のマルチチップモジュールの
断面図。
断面図。
【図２】本発明の一実施例のマルチチップモジュールの
裏面を示す平面図。
裏面を示す平面図。
【図３】本発明のマルチチップモジュールの製造工程を
示す断面図。
示す断面図。
【図４】本発明のマルチチップモジュールの製造工程を
示す断面図。
示す断面図。
【図５】本発明のマルチチップモジュールの製造工程を
示す断面図。
示す断面図。
【図６】本発明のマルチチップモジュールの製造工程を
示す断面図。
示す断面図。
【図７】本発明のマルチチップモジュールの製造工程を
示す断面図。
示す断面図。
【図８】本発明の製造途中のマルチチップモジュールの
裏面を示す平面図。
裏面を示す平面図。
【図９】本発明のマルチチップモジュールの断面図。
【図１０】本発明の他の実施例のマルチチップモジュー
ルの製造工程を示す断面図。
ルの製造工程を示す断面図。
【図１１】本発明の他の実施例の製造途中のマルチチッ
プモジュールの裏面を示す平面図。
プモジュールの裏面を示す平面図。
【図１２】本発明の他の実施例のマルチチップモジュー
ルの断面図。
ルの断面図。
【図１３】本発明の他の実施例のマルチチップモジュー
ルの裏面を示す平面図。
ルの裏面を示す平面図。
【図１４】本発明のマルチチップモジュールの一例を示
す等価回路図。
す等価回路図。
【図１５】本発明のマルチチップモジュールの上面パタ
ーンの一例を示す平面図。
ーンの一例を示す平面図。
１…ベース基板、２…チップ搭載用凹み、３…ベアーチ
ップ、４…バンプ、５…第１の絶縁膜、６…第２の絶縁
膜、７…第３の絶縁膜、８…第１配線パターン、９…コ
ンデンサ、１０…第２配線パターン、１２…キャップ、
１３…凹み部、１４…単位モジュール。
ップ、４…バンプ、５…第１の絶縁膜、６…第２の絶縁
膜、７…第３の絶縁膜、８…第１配線パターン、９…コ
ンデンサ、１０…第２配線パターン、１２…キャップ、
１３…凹み部、１４…単位モジュール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加賀谷 修 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山下 喜市 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内
Claims (6)
- 【請求項１】金属性のアース導体層を設けた金属や半導
体から成るベース基板と、その上に搭載する電極上に金
属性のバンプを持つ複数の半導体素子またはＩＣチップ
で成るベアーチップ部品と、前記ベアーチップ部品を埋
め込むように覆った樹脂状の第１絶縁膜とから成り、前
記絶縁膜と前記ベアーチップ上のバンプとが所定の同じ
高さに平坦化加工され、その上に金属層と絶縁膜とによ
って多層配線パターンが形成され、前記バンプと前記パ
ターンの一部とが電気的に接続され、前記絶縁膜上配線
パターンの一部と前記ベース基板とが導電性のポストに
より接続され、前記導電性ポストとベース基板とが接続
される箇所の幾つかが他のベース基板部と絶縁膜により
隔離されベース基板の一部が島状の電極を構成した構造
で成るマルチチップモジュールにおいて、前記ベアーチ
ップ部品搭載用の凹凸及び導電性ポスト部の凹凸を予め
前記ベース基板と一体形成されたことを特徴とするマル
チチップモジュール。 - 【請求項２】請求項１に記載のマルチチップモジュール
において、ベース基板の一部に前記マルチチップモジュ
ールの側面全体を囲むように凸部を設け、その上に金属
性の凹状キャップを設けたことを特徴とするマルチチッ
プモジュール。 - 【請求項３】請求項１に記載のマルチチップモジュール
において、ベース基板の側面の一部に凹みを設け、前記
凹みをストッパーとして働く様に、前記マルチチップモ
ジュール全体を覆う金属製のキャップを設けたことを特
徴とするマルチチップモジュール。 - 【請求項４】金属や半導体から成るベース基板の片面に
ベアチップ部品を搭載するための凹凸部及びベース基板
の一部がポスト状に飛び出た部分を複数個設け、その幾
つかのポストの根本にポストの根本が島状に浮き出る様
な溝を設け、前記チップ搭載用の凹凸部分に半導体素子
またはＩＣチップで成るベアーチップ部品を搭載し、前
記ベアーチップ部品の各電極上に少なくとも前記ベアー
チップ部品の高さむら以上の高さで成る金属性のバンプ
を設け、前記ベアーチップ部品および前記バンプおよび
前記ブロックを埋め込むように樹脂状の第１絶縁膜で覆
い、前記バンプおよび前記ブロックおよび前記絶縁膜を
所定の同じ高さに平坦化加工し、その上に金属層と絶縁
膜とにて多層配線パターンを形成して、前記バンプおよ
び前記ブロックと前記パターンの一部とを電気的に接続
し、その後、前記ベース基板を裏面よりエッチング又は
研磨により薄層化することにより電極として前記絶縁膜
により隔離された島状の導体部分を形成して成ることを
特徴とするマルチチップモジュールの製造方法。 - 【請求項５】請求項４に記載のマルチチップモジュール
の製造方法において、予めベース基板の一部に前記マル
チチップモジュールの側面全体を囲むように凸部を設
け、その位置を切断するような大きさの単位モジュール
サイズに切り出し、その上に金属性の凹状キャップを設
けたことを特徴とするマルチチップモジュールの製造方
法。 - 【請求項６】請求項４に記載のマルチチップモジュール
の製造方法において、前記ベアチップ部品を搭載した面
と反対側の面の単位モジュールサイズに切り出した場合
にモジュールの側面となる位置に、予め深さが前記エッ
チング又は研磨により薄層化するときの削りしろより深
く、かつベース基板の厚さより浅い複数の凹み部を設け
ておき、前記エッチング又は研削した後、単位モジュー
ルサイズに切り出し、ベース基板の側面に出来た凹みを
ストッパーとして働く様に、前記マルチチップモジュー
ル全体を覆う金属製のキャップを設けて成ることを特徴
とするマルチチップモジュールの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25958997A JP3840761B2 (ja) | 1997-09-25 | 1997-09-25 | マルチチップモジュールおよびその製造方法 |
| CNB988082535A CN1167131C (zh) | 1997-08-19 | 1998-08-19 | 基底基板及制作用来装载多个半导体裸芯片器件的构造体的方法 |
| DE69838849T DE69838849T2 (de) | 1997-08-19 | 1998-08-19 | Mehrchip-Modulstruktur und deren Herstellung |
| KR1020007001632A KR100543836B1 (ko) | 1997-08-19 | 1998-08-19 | 멀티칩 모듈 구조체 및 그 제작 방법 |
| US09/485,400 US6495914B1 (en) | 1997-08-19 | 1998-08-19 | Multi-chip module structure having conductive blocks to provide electrical connection between conductors on first and second sides of a conductive base substrate |
| PCT/JP1998/003668 WO1999009595A1 (en) | 1997-08-19 | 1998-08-19 | Multichip module structure and method for manufacturing the same |
| EP98938890A EP1030369B1 (en) | 1997-08-19 | 1998-08-19 | Multichip module structure and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25958997A JP3840761B2 (ja) | 1997-09-25 | 1997-09-25 | マルチチップモジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197616A true JPH1197616A (ja) | 1999-04-09 |
| JP3840761B2 JP3840761B2 (ja) | 2006-11-01 |
Family
ID=17336214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25958997A Expired - Fee Related JP3840761B2 (ja) | 1997-08-19 | 1997-09-25 | マルチチップモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3840761B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075814A (ko) * | 2002-03-20 | 2003-09-26 | 주식회사 씨큐브디지탈 | 반도체 멀티칩 모듈 패키지 및 그 제조 방법 |
| JP2007103714A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| CN104701305A (zh) * | 2013-12-06 | 2015-06-10 | 上海北京大学微电子研究院 | 一种双晶片覆晶结构 |
| WO2016117075A1 (ja) * | 2015-01-22 | 2016-07-28 | 新電元工業株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| WO2017130421A1 (ja) * | 2016-01-31 | 2017-08-03 | 新電元工業株式会社 | 半導体モジュール |
| WO2017130420A1 (ja) * | 2016-01-31 | 2017-08-03 | 新電元工業株式会社 | 半導体モジュール |
| KR20210073868A (ko) * | 2019-12-11 | 2021-06-21 | 현대모비스 주식회사 | 방열판 일체형 파워 모듈 및 이의 제조방법 |
| KR20220128587A (ko) * | 2021-03-12 | 2022-09-21 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | 반도체 패키지 구조, 방법, 소자 및 전자 제품 |
| KR20220128586A (ko) * | 2021-03-12 | 2022-09-21 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | 반도체 패키지 구조, 방법, 소자 및 전자 제품 |
| KR20220137537A (ko) * | 2021-04-01 | 2022-10-12 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | 반도체 패키지 구조, 방법, 소자 및 전자 제품 |
-
1997
- 1997-09-25 JP JP25958997A patent/JP3840761B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075814A (ko) * | 2002-03-20 | 2003-09-26 | 주식회사 씨큐브디지탈 | 반도체 멀티칩 모듈 패키지 및 그 제조 방법 |
| JP2007103714A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| US7892887B2 (en) | 2005-10-05 | 2011-02-22 | Sony Corporation | Semiconductor device and fabrication method thereof |
| US7981722B2 (en) | 2005-10-05 | 2011-07-19 | Sony Corporation | Semiconductor device and fabrication method thereof |
| KR101316645B1 (ko) * | 2005-10-05 | 2013-10-10 | 소니 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN104701305A (zh) * | 2013-12-06 | 2015-06-10 | 上海北京大学微电子研究院 | 一种双晶片覆晶结构 |
| WO2016117075A1 (ja) * | 2015-01-22 | 2016-07-28 | 新電元工業株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| JP6093093B2 (ja) * | 2015-01-22 | 2017-03-08 | 新電元工業株式会社 | 半導体モジュール |
| JPWO2016117075A1 (ja) * | 2015-01-22 | 2017-04-27 | 新電元工業株式会社 | 半導体モジュール |
| WO2017130421A1 (ja) * | 2016-01-31 | 2017-08-03 | 新電元工業株式会社 | 半導体モジュール |
| WO2017130420A1 (ja) * | 2016-01-31 | 2017-08-03 | 新電元工業株式会社 | 半導体モジュール |
| JP6254299B2 (ja) * | 2016-01-31 | 2017-12-27 | 新電元工業株式会社 | 半導体モジュール |
| JP6254300B2 (ja) * | 2016-01-31 | 2017-12-27 | 新電元工業株式会社 | 半導体モジュール |
| JPWO2017130420A1 (ja) * | 2016-01-31 | 2018-02-01 | 新電元工業株式会社 | 半導体モジュール |
| JPWO2017130421A1 (ja) * | 2016-01-31 | 2018-02-01 | 新電元工業株式会社 | 半導体モジュール |
| US10319704B2 (en) | 2016-01-31 | 2019-06-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor module |
| US10461042B2 (en) | 2016-01-31 | 2019-10-29 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor module |
| KR20210073868A (ko) * | 2019-12-11 | 2021-06-21 | 현대모비스 주식회사 | 방열판 일체형 파워 모듈 및 이의 제조방법 |
| KR20220128587A (ko) * | 2021-03-12 | 2022-09-21 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | 반도체 패키지 구조, 방법, 소자 및 전자 제품 |
| KR20220128586A (ko) * | 2021-03-12 | 2022-09-21 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | 반도체 패키지 구조, 방법, 소자 및 전자 제품 |
| KR20220137537A (ko) * | 2021-04-01 | 2022-10-12 | 상하이 이부 세미컨덕터 컴퍼니 리미티드 | 반도체 패키지 구조, 방법, 소자 및 전자 제품 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3840761B2 (ja) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100543836B1 (ko) | 멀티칩 모듈 구조체 및 그 제작 방법 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6593647B2 (en) | Semiconductor device | |
| JPH11195733A (ja) | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 | |
| JP2001085361A (ja) | 半導体装置およびその製造方法 | |
| US20080123299A1 (en) | Circuit Device and Manufacturing Method of the Same | |
| JPH06244360A (ja) | 半導体装置 | |
| CN111128920A (zh) | 一种半导体装置及其制造方法 | |
| JPH1197616A (ja) | マルチチップモジュールおよびその製造方法 | |
| US6774479B2 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
| KR100277314B1 (ko) | 박막콘덴서 및 이를탑재한반도체장치 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| CN111081554A (zh) | 一种嵌入式封装结构及其制造方法 | |
| KR100752665B1 (ko) | 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JPH1140740A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JP3815033B2 (ja) | マルチチップモジュール用ベース基板の作製方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2002064177A (ja) | 半導体素子およびその製造方法 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |