JPH11195733A - 半導体装置の製造方法、半導体装置用導電性板および半導体装置 - Google Patents

半導体装置の製造方法、半導体装置用導電性板および半導体装置

Info

Publication number
JPH11195733A
JPH11195733A JP10262124A JP26212498A JPH11195733A JP H11195733 A JPH11195733 A JP H11195733A JP 10262124 A JP10262124 A JP 10262124A JP 26212498 A JP26212498 A JP 26212498A JP H11195733 A JPH11195733 A JP H11195733A
Authority
JP
Japan
Prior art keywords
semiconductor device
external electrode
semiconductor chip
conductive plate
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10262124A
Other languages
English (en)
Other versions
JP3521758B2 (ja
Inventor
Toshiki Nakayama
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP26212498A priority Critical patent/JP3521758B2/ja
Publication of JPH11195733A publication Critical patent/JPH11195733A/ja
Application granted granted Critical
Publication of JP3521758B2 publication Critical patent/JP3521758B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】小型で薄型の半導体装置を簡便な設備により提
供し、従来のようなトランスファーモールド技術のため
のモールド用の金型やその駆動装置、あるいはリードフ
レームを曲げるための金型とその駆動装置等の設備投資
を不要にすること。 【解決手段】導電板をエッチングして少なくとも外部電
極端子形成部を残してその他を薄肉化する。チップなど
の搭載処理をし、樹脂封止した後、導電板の薄肉部を完
全に研削などにより除去する。半導体装置１００は、内
部に半導体チップ１１０を持ち、樹脂１５０により封止
されている。下部にはダイ付け突起部１２、外部電極形
成部１３が露出している。半導体チップ１１０は、接着
剤１２０によりダイ付け突起部１２へ固定されている。
半導体チップ１１０の入出力は、導電性ワイヤ１３０を
介して外部電極形成部１３へ接続され、外部電極形成部
１３が半導体装置１００の下部に露出していることで達
成されている。 【効果】樹脂より突出した入出力端子がない、小型半導
体装置を製造することが可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを搭
載し、樹脂封止して形成される半導体装置の製造方法、
この方法に用いる半導体装置用導電性板、および半導体
装置に関する。
【０００２】
【従来の技術】従来の半導体装置の一例として、図２７
に示す構造がある。この技術は、半導体装置用導電性板
（以下、リードフレームとする。）５０上に半導体チッ
プ５１０を接着剤５２０を用いて設置し、導電性ワイヤ
５３０を用いて半導体チップ５１０をリードフレーム５
０を接続する。次いで、チップ周囲をトランスファーモ
ールドと呼ばれる技術を使い樹脂５４０で封止し、樹脂
５４０の側端面より突出したリードフレーム５０部分を
クランク状に折り曲げることにより半導体装置５００を
製造する。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置は、以下のような課題を有する。
【０００４】すなわち、トランスファーモールド技術を
用いるために、モールド用の金型やその駆動装置、ま
た、リードフレームを曲げるための金型とその駆動装置
が必要であり、非常に大きな設備投資を必要としてい
る。また、リードフレーム５０を半導体装置毎に折り曲
げるために、工数が多くかかり、半導体装置が高価にな
る。また、リードフレーム５０が樹脂５４０より突出し
ていることにより、半導体装置が大きくなり、実装した
場合に大きな面積を基板上で必要とし、製品としての小
型化が困難である。
【０００５】本発明は、このような従来技術の課題を解
決するものであり、その目的とするところは、従来に比
して大幅に小型、薄型にすることができるようにした半
導体装置の製造方法と、これにより製造された小型、薄
型の半導体装置、並びにこの半導体装置を製造するのに
利用される導電性板を提供するところにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、導電性板の
片面にて半導体チップ搭載領域と当該チップ搭載領域の
周囲に配置される外部電極端子形成領域とを残してその
周囲に薄肉部を形成するエッチング工程と、前記半導体
チップ搭載領域上に半導体チップを搭載する工程と、前
記半導体チップと前記外部電極端子形成領域とを電気的
に導通させるボンディング工程と、前記導電性板の半導
体チップ搭載面側にて半導体チップおよび外部電極端子
を内包する樹脂封止工程と、前記導電性板の非エッチン
グ面側から当該導電性板の薄肉部相当厚さ分を研削除去
する工程と、から構成した。
【０００７】このような方法をとることで、厚肉部とな
る半導体チップ搭載領域と当該チップ搭載領域の周囲に
配置される外部電極端子形成領域を残し、これらの周辺
領域をハーフエッチングにより薄肉部として形成した導
電性板を用いる。この導電性板のチップ搭載領域として
の厚肉部表面に半導体チップが搭載され、その導電性板
厚肉部突起箇所の周辺に配置された外部電極端子形成領
域の表面と半導体チップのパッド（例えば入出力用）と
を導電性ワイヤなどにより接続する。ワイヤボンディン
グである。導電性板の半導体チップ搭載面側にて半導体
チップおよび外部電極端子、並びに導電性ワイヤなどを
内包する樹脂等により封止し、その後、樹脂封止されて
いない面から前記導電性板薄肉部を例えば研削等により
除去するのである。その結果、研削面側は、導電性板の
外部電極端子の裏面が各々独立して露出するので、その
箇所を入出力端子とした半導体装置を得ることができ、
小型で薄型の半導体装置を簡便な設備により提供するこ
とができる。また、請求項１記載の半導体装置の製造方
法によれば、樹脂側端面より突出した入出力端子がない
半導体装置を製造することが可能である。
【０００８】また、第２の構成に係る半導体装置の製造
方法は、導電性板の片面にて半導体チップ搭載領域の周
囲に配置される外部電極端子形成領域を残してその周囲
に薄肉部を形成するエッチング工程と、前記薄肉部とし
ての半導体チップ搭載領域上に半導体チップを搭載する
工程と、前記半導体チップと前記外部電極端子形成領域
とを電気的に導通させるボンディング工程と、前記導電
性板の半導体チップ搭載面側にて半導体チップおよび外
部電極端子を内包する樹脂封止工程と、前記導電性板の
非エッチング面側から当該導電性板の薄肉部相当厚さ分
を研削除去する工程と、から構成した。
【０００９】このような構成では、導電性板をエッチン
グするのは外部電極端子形成領域を除く表面であり、エ
ッチングによって形成された外部電極端子形成領域の間
にチップ搭載領域が薄肉に形成される。チップをこの領
域に接着設置することで、外部電極端子形成領域の頂面
と半導体チップの表面がほぼ同一となり、ワイヤボンデ
ィング後に樹脂封止し、更に導電性板の外部露出面側で
ある非エッチング面側から導電性板の薄肉部相当厚さ以
上、特に半導体チップのシリコン基板厚さ部分を薄くす
る程度まで切削あるいは研削によって取り除く。これに
より、薄形半導体装置を製造することができる。すなわ
ち、半導体チップの搭載領域部分の厚み分を更に除くこ
とができるので、より薄形の半導体装置を得ることがで
きるのである。特に樹脂より突出した入出力端子がない
小型半導体装置を製造することが可能であるとともに、
請求項１記載の半導体装置よりも同一工程ながら更に小
型（薄型）半導体装置を製造することが可能となってい
る。
【００１０】更に、本発明は、１枚の導電性板状に複数
の半導体装置構成要素の領域を設定し、この複数の領域
の半導体装置構成要素に対して前記各工程を行なった後
に、各半導体装置構成要素単位に分断処理する工程を含
む構成とすることもできる。
【００１１】また、上記製造方法において、導電性板に
薄肉部を形成するエッチングは等方性エッチングとして
行なうことが望ましい。等方性エッチングであるためエ
ッチング領域は奥に進むほどえぐれた状態となる。した
がって、薄肉部から立設した状態にある非エッチング領
域は、表面側に至るにしたがって迫り出し、オーバハン
グ状態となる。このため後工程で樹脂封止が行われる
が、樹脂内への埋め込み側の相当直径が大きくなり、こ
れがアンカとして作用するために薄肉部を研削除去して
島として残されても樹脂から抜け出ることが防止され
る。
【００１２】他の半導体装置の製造方法として、上述し
た半導体装置の製造方法であって、外部電極端子形成領
域における前記ボンディング工程にて使われた領域を除
く領域にて厚み方向に切断する封止樹脂工程を含むこと
ができる。
【００１３】このような構成とすることにより、外観が
直方体形状となっている半導体装置のコーナ縁辺部分の
直交２面に跨ってＬ字状の直角面外部電極端子が形成さ
れる。これにより基板へのハンダ実装に際してハンダフ
ィレットが大きく形成され、実装固定が強化される。ま
た、半導体装置を基板に平面的に実装せずに立設させた
状態での実装が可能となる。基板に対する実装面積が小
さくなるので、効率的な実装密度が得られる。
【００１４】また、前述した半導体装置の製造方法であ
って、前記研削除去する工程では導電性板の薄肉部相当
厚さを超えて半導体チップ裏面側を一部研削することが
できる。
【００１５】このようにすることで、上記方法に比べ
て、更に薄型の半導体装置が提供できる。しかも除去す
るのは半導体チップの回路が形成されていない裏面側な
ので、回路自体に影響を与えることがない。
【００１６】また、前記半導体装置の製造方法であっ
て、前記導電性板の薄肉部を除去する工程の後に前記外
部端子として用いられる部位の露出面に対して導電性メ
ッキを施す工程を更に有してなることを特徴とする。
【００１７】このようにすることで、露出面の保護（例
えば、露出面の酸化を防止すること）や、半導体装置の
実装基板への実装時のはんだのぬれ性を向上させること
ができる。
【００１８】また、複数の半導体装置構成要素を同時に
製造する方法において、前記半導体装置構成要素に対し
て前記各工程を行なった後に前記外部電極端子として用
いられるランド部よりも外側にて半導体装置構成要素単
位に前記導電性板の厚み方向に切断する工程を含む構成
とすることができる。
【００１９】このような構成をとることで、複数の半導
体装置が１つの導電性板から製造できることとなり、量
産性に優れる方法である。すなわち、複数の半導体装置
の構成要素に対し樹脂封止、研削等の工程を１回の作業
で行なうことができるので、処理個数が増大し、半導体
装置１個あたりの工数が削減される。
【００２０】一方、本発明に用いられる半導体装置用導
電性板としては、半導体装置構成要素の形成領域内で、
導電性材料からなる平板の片面に対し、少なくとも半導
体チップ搭載領域の周囲に配置される外部電極端子形成
領域を残し、その余の領域の表面層をエッチング除去し
て薄肉部とし、当該薄肉部により前記外部電極端子形成
領域相互が架橋されたことを特徴とする。
【００２１】更に、半導体装置構成要素の形成領域内
で、導電性材料からなる平板の片面に対し、半導体チッ
プ搭載領域と当該チップ搭載領域の周囲に配置される外
部電極端子形成領域とを残し、その余の領域の表面層を
エッチング除去して薄肉部とし、当該薄肉部により前記
半導体チップ搭載領域と当該チップ搭載領域の周囲に配
置される前記外部電極端子形成領域とが架橋されたもの
を用いる。アンカ作用で埋め込まれた外部電極端子が封
止樹脂から抜け出ることがなくなるのである。また、封
止樹脂に接している面に与えられた曲率面が存在するた
め、これが抜け止め作用をなす。これらは外部電極端子
を形成するために行われる導電性板のエッチング処理を
等方性エッチングによって行なうことで実現できる。
【００２２】これらの半導体装置用導電性板であって、
前記外部電極端子形成領域及び薄肉部からなる半導体装
置構成要素が１枚の平板に複数設けられていることを特
徴とするまた、前記半導体装置用導電性板は、銅系材料
からなることを特徴とする。高放熱性を考慮すると銅系
材料を利用することが好ましい。また、半導体チップと
の熱膨張率の差を考慮した場合には、鉄−ニッケル系合
金を使用してもよい。更に、前記薄肉部を形成するエッ
チング工程は等方性のエッチングにより行なうことが望
ましい。
【００２３】本発明に係る半導体装置は、表面に電極を
有する半導体チップと、前記半導体チップの周囲にて各
々が独立して形成されると共に、前記半導体チップの前
記電極と電気的に導通が図られるように接続された外部
電極端子と、前記半導体チップの裏面を除く全面並びに
前記外部電極端子の前記半導体チップ裏面と同じ側の面
を除く全面を覆うように設けられた封止樹脂とを有し、
前記半導体チップの載置部または半導体チップ自体の封
止樹脂からの露出面と前記外部電極端子の封止樹脂から
の露出面が同一平面上に位置するように設定したことを
特徴とする。なお、この構成において、外部電極端子が
半導体チップの周囲に独立して形成されているとある
が、これは半導体チップおよびお互いの外部電極端子同
士とが所定の距離を隔てて島状に配置されていることを
意味している。
【００２４】この構成では、製品形態では外部電極端子
は封止樹脂面から突出しておらず、実装高さを小さくす
ることができる。
【００２５】また、上述の各半導体装置において、前記
外部電極端子部の前記半導体チップ裏面と同じ側の面に
導電性のめっき層が形成されていることを特徴とする。
【００２６】このようにすることで、外部端子部の露出
面の保護がなされることになる。
【００２７】また、前記半導体装置において、外部電極
端子部は前記半導体チップの全辺に対応して形成される
ことを特徴とする。このようにすれば、半導体装置の高
集積化が図られる。
【００２８】または、前記半導体装置において、外部電
極端子部は前記半導体チップの１辺に対応する位置にお
いて複数列形成されるとともに隣り合う外部端子部は千
鳥状に形成されてなることを特徴とする。このようにす
れば、高集積化が図られた上に、隣り合う外部端子間の
距離を１列に並べた場合に比して得ることができ、実装
基板との接続信頼性を充分に得ることができる。
【００２９】半導体装置の外部電極端子には半田ボール
を予め一体的に取りつけるようにすれば実装が極めて簡
単に行なえる。
【００３０】更に、本発明は、半導体チップとボンディ
ングされチップ周辺に独立して配置される外部電極端子
の封止樹脂内への埋め込み部側の相当直径を露出側の相
当直径より大きくした構成とすることができる。半導体
チップとボンディングされチップ周辺に独立して配置さ
れる外部電極端子における封止樹脂に接している面は曲
率を有する面からなるように構成してもよい。このよう
な半導体装置では、当初導電性板と一体的になって薄肉
部を連結材としてチップ搭載領域に接続されていたが、
研削により独立した島としてチップ周辺部にて封止樹脂
内に埋め込まれつつ、先端面のみを外表面に露出して外
部電極面となる。このとき、埋め込み電極の埋め込み側
の相当直径が大きく、露出側の相当直径が小さいため、
【００３１】
【発明の実施の形態】以下に、本発明に係る半導体装置
の製造方法、半導体装置用導電性板および半導体装置の
具体的実施の形態を図面を参照して詳細に説明する。
【００３２】図１および図２は、本発明の第１の実施形
態に係る半導体装置の断面図および底面図である。図示
のように、本発明に係る半導体装置は、半導体チップの
電極と外部電極端子部とを電気的導通を図って樹脂封止
された半導体装置において、前記半導体チップの平面に
沿った封止樹脂外表面部に前記外部電極端子を同一平面
となるように露出形成させてなることを特徴としてい
る。すなわち、第１実施形態に係る半導体装置１００内
部に半導体チップ１１０を持ち、樹脂１５０により封止
され、全体として外観が直方体形状に形成されている。
直方体の封止樹脂１５０における下面中央には、銅板か
らなるダイ付け突起部１２の底面が臨まれ、またその一
対の縁辺に沿って複数の外部電極端子１３が底面の端子
面を露出させて配列している。これらのダイ付け突起部
１２と外部電極端子１３の端子面と、封止樹脂１５０の
底面とは一平面をなしている。半導体チップ１１０は、
接着剤１２０によりダイ付け突起部１２の上面へ固定さ
れている。半導体チップ１１０の入出力は、導電性ワイ
ヤ１３０を介して外部電極端子１３の上面へ接続され、
ワイヤボンディング側を封止樹脂１５０により封止して
構成され、前記外部電極端子１３が半導体装置１００の
下部に露出させていることで入出力をなすようにしてい
る。
【００３３】このような第１実施形態に係る半導体装置
１００の製造方法を図３の工程フローチャートを参照し
て説明する。まず、図３（１）に示しているように、銅
平板からなる半導体装置用導電性板（以下、単に導電性
板とする。）１０を用意する。この導電性板１０の片面
を等方性エッチング処理して、半導体チップ１１０の搭
載領域Ｃと、これに隣接して配置される外部電極端子形
成領域Ｔとを残して、図３（２）に示すように、それら
の周囲に薄肉部１１を形成するようにしている。薄肉部
１１は導電性板１０の肉厚の半分程度にすればよい。図
４は断面図、図５は導電性板１０を上部よりみた平面図
であり、本発明の導電性板の第１実施例を示すものであ
る。エッチング処理は等方性エッチングであるため、図
4に部分的に拡大して示したように、マスク面側からエ
ッチング深さ方向に至るにしたがってエッチング領域が
拡大し、その結果、非エッチング領域は高さ方向におい
て、マスク面側の相当直径Ｄが基部の相当直径ｄより大
きくなって、オーバハング状態に形成される。外部電極
端子領域Ｔは、後述するように薄肉部を研削して除去す
ることで封止樹脂内に残留するので、埋め込み側が大径
となり、露出側が小径となる。したがってアンカ作用を
発揮させることができ、封止樹脂から外部電極端子が抜
け出ることが防止される。
【００３４】導電性板１０は、もとは均一な厚みをもつ
導電性板であり、腐食加工などを施し板状の一部の厚み
を薄くすることにより、チップ搭載領域Ｃおよび外部電
極端子形成領域Ｔを厚肉部であるランド部とし、その周
囲に薄肉部１１が存在している。この導電性板１０の厚
肉部となる中央のランド部はダイ付け突起形成部１２１
となって、半導体チップを搭載するものであり、別の厚
肉のランド部として隣接配置している外部電極形成部１
３１の上面は、半導体チップの入出力部パッドから導電
性ワイヤなどで接続される部分となる。外部電極形成部
１３１は、単数あるいは複数個、ダイ付け突起形成部１
２１の周辺に配置させられる。各突起であるダイ付け突
起形成部１２１、外部電極形成部１３１は、独立した突
起になるよう薄肉部１１より高くしてある。また、ダイ
付け突起形成部１２１、外部電極形成部１１０の一部あ
るいは全部の上面には、導電性めっき等の処理を施す場
合がある。これを図３（３）に示している。
【００３５】次に図３（４）および図６の断面図に示す
ように、導電性板１０のダイ付け突起形成部１２１の上
に半導体チップ１１０を接着剤１２０などを用いて搭載
し、半導体チップ１１０の入出力パッドと導電性板１０
における外部電極形成部１３１の上部平坦部を導電性ワ
イヤ１３０を用い接続する（図３（５）参照）。ボンデ
ィング処理した半導体装置の平面図は、図７である。
【００３６】その後、図３（６）および図８に示すよう
に、導電性板１０の上の突起が存在する面において、す
なわち半導体チップ１１０搭載面のダイ付け突起形成部
１２１、外部電極形成部１３１、半導体チップ１１０、
導電性ワイヤ１３０が配置される部分で、これらの全て
を覆うように、樹脂１５０にて封止する。封止したの
ち、導電性板１０の樹脂封止されていない面すなわち非
エッチング面側から、薄肉部１１の相当厚さの分だけ、
導電性板１０が露出している面より研削（あるいはカッ
ティング）する。その際の研削は、薄肉部１１が完全に
なくなるまで行う。すなわち、ダイ付け突起部１２と外
部電極部１３が電気的に完全に独立するような位置であ
る、図３（７）および図８中の研削面１６０に示す位置
まで研削する。
【００３７】これらの工程を経ることによって得られた
半導体装置が、図１の半導体装置１００である。この時
の半導体装置１００の裏面、すなわち実装される面の構
造は、図２に示すものになる。導電性板１０に形成され
ていたダイ付け突起部１２と外部電極端子１３がそれぞ
れ独立した状態で半導体装置表面に露出しており、本半
導体装置１００の入出力部となる。
【００３８】この露出面であるダイ付け突起部１２の露
出面と外部電極端子１３の露出面に、図３（８）に示す
ように、導電性めっきを施し、露出面の酸化防止、実装
時のはんだのぬれ性の向上を考慮する場合もある。
【００３９】次に、本発明に係る第２の実施形態の半導
体装置を図９および図１０に示す。この図９および図１
０は、半導体装置の断面図および底面図である。第２の
実施形態に係る半導体装置は、封止樹脂中に埋め込まれ
た半導体チップと埋め込み外部電極形成部とがほぼ同一
厚さ（高さ）を有する構造とされ、特に半導体チップは
活性側とは反対面のシリコン基板側が研削されて薄肉化
されている点に特徴があり、半導体装置としての厚さが
大幅に小さく形成されている。すなわち、半導体装置２
００は、内部に半導体チップ２１０を持ち、樹脂２４０
により封止されており、全体として外観が直方体形状に
形成されている。直方体の封止樹脂２４０における下面
中央には半導体チップ２１０の裏面、外部電極形成部２
３の底面端子面が露出している。半導体チップ２１０の
入出力は、導電性ワイヤ２３０を介して外部電極形成部
２３の上面へ接続され、外部電極形成部２３が半導体装
置２００の下部に露出していることで達成されている。
【００４０】この構造を得る為の製造工程を図１１に示
す。まず、同図（１）に示すように、銅平板からなる半
導体装置用導電性板（以下、単に導電性板とする。）２
０を用意する。導電性板２０は、もとは均一な厚みをも
つ導電性板であり、腐食加工などを施し板状の一部の厚
みを薄くすることにより厚肉部と薄肉部が存在してい
る。第１実施形態がチップ搭載領域Ｃと外部電極端子形
成領域Ｔとをランド部として残し、他の領域を薄肉部と
してエッチング処理するようにしているが、この第２実
施形態は、チップ搭載領域Ｃも薄肉部としてエンチング
する部位とした点が第１実施形態と異なる。すなわち、
導電性板２０は半導体チップ搭載領域Ｃの周囲に配置さ
れる外部電極端子形成領域Ｔのみをランド部として残
し、図１１（２）に示しているように、その周囲にエッ
チング除去された薄肉部２１を形成し、この薄肉部は非
エッチング面側の研削により前記外部電極端子形成領域
Ｔの相互間を分離可能な深さに設定したのである。図１
２はエッチング処理した導電性板２０の断面図、図１３
は上部よりみた平面図である。
【００４１】この導電性板２０では、半導体チップを搭
載する部分を薄肉部２１としている。図１２、図１３で
示すダイ付け部２２の位置に半導体チップを搭載する
（以下、ダイ付け部２２とする。）。また、ダイ付け部
２２は、薄肉部２１の表面の一部である。厚肉部突起箇
所である外部電極形成部２３１は、半導体チップの入出
力部から導電性ワイヤ２３０などで接続される部分とな
る。外部電極形成部２３は、単数あるいは複数個、ダイ
付け部２２の周辺に配置させられる。外部電極形成部２
３１は、独立した突起になるように薄肉部２１より厚く
してある。また、ダイ付け部２２、外部電極形成部２３
１の一部あるいは全部の上面には、ボンディングの際の
接合性の向上の為に、図１１（３）に示しているよう
に、導電性めっきを施す場合がある。
【００４２】次に図１１（４）および図１４の断面図に
示すように、導電性板２０のダイ付け部２２の上に半導
体チップ２１０を接着剤２２０などを用いて搭載し、半
導体チップ２１０の入出力パッドと導電性板２０の外部
電極形成部２３の上部平坦部を導電性ワイヤ２３０を用
い接続する（図１１（５）参照）。ボンディング処理し
た半導体装置の平面図は、図１５である。
【００４３】その後、図１１（６）および図１６に示す
ように導電性板２０の上の突起が存在する面、すなわち
半導体チップ２１０の搭載面のダイ付け部２２、外部電
極形成部２３、半導体チップ２１０、導電性ワイヤ２３
０の全てを覆うように、樹脂２４０にて封止する。封止
したのち、導電性板２０を薄肉部２１側、すなわち樹脂
封止されていない面すなわち非エッチング面側から、導
電性板２０が露出している面より研削（あるいはカッテ
ィング）する。その際の研削は、薄肉部２１が完全にな
くなるまで行う。すなわち、外部電極形成部２３が電気
的に完全に独立する研削面２５０に示す位置まで研削す
る。この場合、半導体チップ２１０の底面は、外部電極
形成部２３の上面より下方の位置にある為に、研削面２
５０まで研削する際には、半導体チップ１１０の下面の
一部は研削されることになる（図１１（７）参照）。
【００４４】これらの工程を経ることによって得られた
半導体装置が、図９、図１０の半導体装置２００であ
る。この時の半導体装置２００の裏面、すなわち実装さ
れる面の構造は、図１０に示すものになる。導電性板２
０に形成されていた外部電極形成部２３がそれぞれ独立
した状態で半導体装置表面に露出しており、本半導体装
置２００の入出力部となる。それと同時に、搭載されて
いる半導体チップ２１０の底面が露出した状態となる。
【００４５】この露出面である外部電極形成部２３に導
電性めっきを施し、露出面の酸化防止、実装時のはんだ
のぬれ性の向上を考慮する場合もある。
【００４６】また、導電性板は、図５あるいは図１３に
示すように、１枚に１つの半導体チップを搭載すること
を限定しない。すなわち、図１７に示すように、１枚の
導電性板３０上に、ダイ付け突起部あるいはダイ付け形
成部３１と外部電極形成部３２からなる半導体装置構成
要素パターン３３を列状あるいは格子状に複数配置する
ことも可能である。
【００４７】この場合、導電性板３０上を樹脂封止し、
裏面からの研削を行った後に、切断線３５より切り離す
必要がある。しかし、樹脂封止、裏面の研削等を一括し
て行うことが可能であり、大幅な工数の削減が可能であ
る。
【００４８】また全体を通じて、外部電極端子部は半導
体チップの１辺に対応する位置において、複数列に形成
されるとともに隣り合う外部端子部は千鳥状になるよう
に配置形成されてもよい。この構成例を図１８〜図２０
の模式説明図に示す。図１８および図１９はダイ付け部
４１の側縁部に沿って外部電極端子４２を単純に２列並
べた例である。半導体チップの電極パッドと各外部電極
端子４２とはＪワイヤボンディングの手法を一部に採用
することにより外縁部端子との導通を確保できる。ま
た、図２０（１）に示すように、外部電極端子４２の配
列を千鳥配列とすれば特別な手法を用いること無く簡単
にボンディングできる。更に同図（２）では、ダイ付け
部４１の全周の各辺に沿って外部電極端子４２を配列し
たものである。これらの例では、より高集積化したパッ
ケージ製品が得られる。
【００４９】図２１には変形例として外部電極端子４２
に対してハンダボール４４をマウントした例を示してい
る。実施形態の半導体装置では外部電極端子は封止樹脂
の平面と同一平面上に形成される。このため、基板側へ
の実装に際して面合わせにより端子整合を図らなければ
ならないが、ハンダボール４４が突起状態でマウントさ
れるため、基板端子との位置合わせが容易になり、実装
作業を簡便化できる。
【００５０】次に、図２２〜図２３には第３実施形態に
係る半導体装置の製造方法とこれにより得られる半導体
装置の外観を示している。この実施形態は、半導体チッ
プの電極と外部電極端子部とを電気的導通を図って樹脂
封止された半導体装置において、封止樹脂のコーナ外表
面部に前記外部電極端子をＬ字状に露出形成させた構成
の半導体装置を得るためのもので、第１および第２実施
形態の製造方法を利用し、特に厚み方向の切断個所を選
択することにより実装上の効果が高い形態の半導体装置
を得ることができる。
【００５１】この第３実施形態に係る半導体装置の製造
方法を図２２を参照して説明する。これは複数の半導体
装置を複数同時に製造するためのもので、複数の装置構
成要素を形成できるような平面積を有する銅板製導電性
板６０を準備する。この導電性板６０には装置構成要素
単位ごとに半導体チップ搭載領域Ｃの周囲に配置される
外部電極端子形成領域Ｔのみをランド部として残し、図
２２（２）に示しているように、その周囲にエッチング
除去された薄肉部６１を形成し、この薄肉部６１は非エ
ッチング面側の研削により前記外部電極端子形成領域Ｔ
の相互間を分離可能な深さに設定し、ランド部は隣接す
る装置構成要素の外部電極端子形成部と共用するように
している。
【００５２】この導電性板６０では、半導体チップ６１
０を搭載する部分を薄肉部６１とし、外部電極端子形成
部６３１で囲まれるダイ付け部６２の位置に半導体チッ
プを搭載する。また、ダイ付け部６２は、薄肉部６１の
表面の一部である。厚肉部突起箇所である外部電極端子
形成部６３１は、半導体チップの入出力部から導電性ワ
イヤ６３０などで接続される部分となる。外部電極端子
形成部６３１は、独立した突起になるように薄肉部６１
より厚くしてあるとともに、隣接する装置構成要素と共
用するようにしているため、幅寸法は隣接するチップか
らのくるボンディングワイヤ６３０をそれぞれ溶着でき
るスペースを確保できるように設定する。また、ダイ付
け部６２、外部電極形成部６３１の一部あるいは全部の
上面には、ボンディングの際の接合性の向上の為に、図
２２（３）に示しているように、導電性めっきを施す場
合がある。
【００５３】次に図２２（４）の断面図に示すように、
導電性板６０のダイ付け部６２の上に半導体チップ６１
０を接着剤６２０などを用いて搭載し、半導体チップ６
１０の入出力パッドと導電性板６０の外部電極形成部６
３１の上部平坦部を導電性ワイヤ６３０を用い接続する
（図２２（５）参照）。
【００５４】その後、図２２（６）に示すように導電性
板６０の上の突起が存在する面、すなわち半導体チップ
６１０の搭載面のダイ付け部６２、外部電極形成部６３
１、半導体チップ６１０、導電性ワイヤ６３０の全てを
覆うように、樹脂６４０にて封止する。封止したのち、
導電性板６０を薄肉部６１側、すなわち樹脂封止されて
いない面すなわち非エッチング面側から、導電性板６０
が露出している面より研削（あるいはカッティング）す
る。その際の研削は、薄肉部６１が完全になくなるまで
行う。すなわち、外部電極端子６３が電気的に完全に独
立する研削面６５０に示す位置まで研削する。この場
合、半導体チップ６１０の底面は、外部電極形成部６３
の上面より下方の位置にある為に、研削面６５０まで研
削する際には、半導体チップ６１０の下面の一部は研削
されることになる（図２２（７）参照）。
【００５５】ところで、図２２（７）から明らかなよう
に、この実施例では複数の装置要素単位が同時に形成さ
れるため、これらを分離するための厚み方向の分断位置
を外部電極端子形成部６３１を中央から分断するように
分断線６６０が設定されている。これにより、各半導体
装置６００のコーナ部分に図２３に示すようなＬ字形状
の外部電極端子６３が形成される。図示のように、実施
形態では、Ｌ字形外部電極端子６３は、エッチング深さ
にもよるが、直方体のパッケージにおける長辺に沿った
側端面側で長く、パッケージ裏面に露出した面が短くな
るように設定されている。
【００５６】図２４に第４実施形態を示す。これは外部
電極端子形成部７３１を片側だけに片寄せて配置し、こ
れにワイヤボンディングして樹脂封止させ、厚み方向に
沿って装置単位間を分離する分断線を外部電極端子形成
部７３１を分割するような位置に設定したものである。
もちろん導電板の薄肉部を除去する工程が含まれる。こ
の実施形態はワイヤボンディングを半導体チップ７１０
の片側に配置されている電極形成部７３１のみを対象と
している点が第３実施形態と異なる。したがって、製造
された半導体装置７００は図２５に示すように、パッケ
ージの片側側縁にのみ外部電極端子７３が配置形成され
る。このようにして製造された半導体装置７００は、図
２６に示すように、パッケージを立設して基板実装する
ことができ、基板への実装面積を小さくすることができ
る利点がある。また、図２３に示したパッケージも同様
であるが、図２６に示しているようにコーナＬ型電極は
ハンダ溶着した場合の溶着面積が大きいため、フィレッ
トが確実に形成されて安定した実装を行なえる。
【００５７】
【発明の効果】以上説明したように、本発明は、予め銅
板などからなる導電板に、少なくとも外部電極端子形成
部に相当する部分（あるいは半導体チップ搭載領域）を
残してその他をエッチングし、薄肉部を形成すると共
に、残されたランドを利用してチップ搭載や電極端子形
成部とチップとのボンディング処理と樹脂封止などを行
ない、その後に前記導電板の薄肉部を完全に除去して外
部電極端子をチップ搭載部と分離配置するようにしたの
で、この種の半導体装置のパッケージサイズを大幅に小
さく、薄型化することができ、小型で薄型の半導体装置
を簡便な方法と設備により製造することができる。
【図面の簡単な説明】
【図１】 半導体装置の第１実施形態の断面図である。
【図２】 図１の底面図である。
【図３】 第１の実施形態に係る半導体装置製造方法を
示すフローチャートである。
【図４】 半導体装置用導電性板の第１実施形態の断面
図である。
【図５】 図４の平面図である。
【図６】 第１実施形態に係る半導体装置製造方法にお
けるワイヤボンディング工程後の半導体装置の断面図で
ある。
【図７】 図６の同平面図である。
【図８】 第１実施形態に係る半導体装置製造方法にお
ける樹脂封止工程後の半導体装置の断面図である。
【図９】 半導体装置の第２実施形態の断面図である。
【図１０】 図９の底面図である。
【図１１】 第２の実施形態に係る半導体装置製造方法
を示すフローチャートである。
【図１２】 半導体装置用導電性板の第２実施形態の断
面図である。
【図１３】 図１２の平面図である。
【図１４】 第２実施形態に係る半導体装置製造方法に
おけるワイヤボンディング工程後の半導体装置の断面図
である。
【図１５】 図１４の平面図である。
【図１６】 第２実施形態に係る半導体装置製造方法に
おける樹脂封止工程後の半導体装置の断面図である。
【図１７】 半導体装置用導電性板の他の実施形態を示
す平面図である。
【図１８】 外部電極端子を複数列設けた場合の変形実
施形態の平面説明図である。
【図１９】 図１７の断面図である。
【図２０】 外部電極端子を千鳥配置した例と、チップ
全辺に亙って配列した例の平面説明図である。
【図２１】 ハンダボールを外部電極端子に形成した例
の半導体装置の断面図である。
【図２２】 第３の実施形態に係る半導体装置製造方法
を示すフローチャートである。
【図２３】 第３の実施形態に係る半導体装置製造方法
により製造された半導体装置の平面斜視図と底面斜視図
である。
【図２４】 第４の実施形態に係る半導体製造方法の要
部を示す工程の断面図である。
【図２５】 第４の実施形態に係る半導体製造方法によ
り製造された半導体装置の平面斜視図と底面斜視図であ
る。
【図２６】 同半導体装置の実装形態の説明図である。
【図２７】 従来の半導体装置の断面図である。
【符号の説明】
１０ 導電性板 １１ 薄肉部 １２ ダイ付け突起部 １３ 外部電極部 １００ 半導体装置 １１０ 半導体チップ １２０ 接着剤 １２１ ダイ付け突起形成部 １３０ 導電性ワイヤ １３１ 外部電極形成部 １５０ 封止樹脂 １６０ 研削面 ２０ 導電性板 ２１ 薄肉部 ２２ ダイ付け部 ２３１ 外部電極形成部 ２００ 半導体装置 ２１０ 半導体チップ ２２０ 接着剤 ２３０ 導電性ワイヤ ２４０ 封止樹脂 ２５０ 研削面 ３０ 導電性板 ３１１ 半導体チップ搭載部 ３２１ 外部電極形成部 ３５ 切断線 ４１ ダイ付け部 ４２ 外部電極端子 ４４ ハンダボール ５０ リードフレーム ５００ 半導体装置 ５１０ 半導体チップ ５２０ 接着剤 ５３０ 導電性ワイヤ ５４０ 樹脂 ６０ 導伝版 ６１ 薄肉部 ６３ 外部電極端子部 ６００ 半導体装置 ６１０ 半導体チップ ６２０ 接着剤 ６３０ 導電性ワイヤ ６３１ 外部電極端子形成部 ６４０ 樹脂 ６５０ 研削面 ６６０ 分断線

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 導電性板の片面にて半導体チップ搭載領
    域と当該チップ搭載領域の周囲に配置される外部電極端
    子形成領域とを残してその周囲に薄肉部を形成するエッ
    チング工程と、 前記半導体チップ搭載領域上に半導体チップを搭載する
    工程と、 前記半導体チップと前記外部電極端子形成領域とを電気
    的に導通させるボンディング工程と、 前記導電性板の半導体チップ搭載面側にて半導体チップ
    および外部電極端子を内包する樹脂封止工程と、 前記導電性板の非エッチング面側から当該導電性板の薄
    肉部相当厚さ分を研削除去する工程と、からなることを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 導電性板の片面にて半導体チップ搭載領
    域の周囲に配置される外部電極端子形成領域を残してそ
    の周囲に薄肉部を形成するエッチング工程と、 前記薄肉部としての半導体チップ搭載領域上に半導体チ
    ップを搭載する工程と、 前記半導体チップと前記外部電極端子形成領域とを電気
    的に導通させるボンディング工程と、 前記導電性板の半導体チップ搭載面側にて半導体チップ
    および外部電極端子を内包する樹脂封止工程と、 前記導電性板の非エッチング面側から当該導電性板の薄
    肉部相当厚さ分を研削除去する工程と、からなることを
    特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１または２に記載の半導体装置の
    製造方法において、１枚の導電性板状に複数の半導体装
    置構成要素の領域を設定し、この複数の領域の半導体装
    置構成要素に対して前記各工程を行なった後に、各半導
    体装置構成要素単位に分断処理する工程を含むことを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１乃至請求項３のいずれか１記載
    の半導体装置の製造方法であって、 前記薄肉部を形成するエッチング工程は等方性のエッチ
    ングにより行なうことを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 請求項１乃至請求項３のいずれか１記載
    の半導体装置の製造方法であって、 外部電極端子形成領域における前記ボンディング工程に
    て使われた領域を除く領域にて厚み方向に切断する工程
    を含むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項２乃至請求項３のいずれか１に記
    載の半導体装置の製造方法であって、 前記研削除去する工程では導電性板の薄肉部相当厚さを
    超えて半導体チップ裏面側を一部研削してなることを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項１乃至請求項３のいずれか１に記
    載の半導体装置の製造方法であって、 前記研削除去する工程の後に前記外部電極端子として用
    いられる部位の露出面に対して導電性メッキを施す工程
    を有してなることを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項３に記載の半導体装置の製造方法
    において、 前記各半導体装置構成要素単位に分断処理する工程で
    は、前記外部電極端子よりも外側にて半導体装置構成要
    素単位に前記導電性板の厚み方向に分断することを特徴
    とする半導体装置の製造方法。
  9. 【請求項９】 半導体装置構成要素の形成領域内で、導
    電性材料からなる平板の片面に対し、少なくとも半導体
    チップ搭載領域の周囲に配置される外部電極端子形成領
    域を残し、その余の領域の表面層をエッチング除去して
    薄肉部とし、当該薄肉部により前記外部電極端子形成領
    域相互が架橋されてなることを特徴とする半導体装置用
    導電性板。
  10. 【請求項１０】 半導体装置構成要素の形成領域内で、
    導電性材料からなる平板の片面に対し、半導体チップ搭
    載領域と当該チップ搭載領域の周囲に配置される外部電
    極端子形成領域とを残し、その余の領域の表面層をエッ
    チング除去して薄肉部とし、当該薄肉部により前記半導
    体チップ搭載領域と当該チップ搭載領域の周囲に配置さ
    れる前記外部電極端子形成領域とが架橋されてなること
    を特徴とする半導体装置用導電性板。
  11. 【請求項１１】 請求項９または１０記載の半導体装置
    用導電性板であって、 前記外部電極端子形成領域及び薄肉部からなる半導体装
    置構成要素が１枚の平板に複数設けられていることを特
    徴とする半導体装置用導電性板。
  12. 【請求項１２】 請求項９乃至請求項１１のいずれか１
    に記載の半導体装置用導電性板であって、 前記半導体装置用導電性板は、銅系材料からなることを
    特徴とする半導体装置用導電性板。
  13. 【請求項１３】 請求項９乃至請求項１１のいずれか１
    に記載の半導体装置用導電性板であって、 前記薄肉部を形成するエッチング工程は等方性のエッチ
    ングにより行なうことを特徴とする半導体装置用導電性
    板。
  14. 【請求項１４】 表面に電極を有する半導体チップと、 前記半導体チップの周囲にて各々が独立して形成される
    と共に、前記半導体チップの前記電極と電気的に導通が
    図られるように接続された外部電極端子と、 前記半導体チップの裏面を除く全面並びに前記外部電極
    端子の前記半導体チップ裏面と同じ側の面を除く全面を
    覆うように設けられた封止樹脂とを有し、前記半導体チ
    ップの載置部または半導体チップ自体の封止樹脂からの
    露出面と前記外部電極端子の封止樹脂からの露出面が同
    一平面上に位置するように設定したことを特徴とする半
    導体装置。
  15. 【請求項１５】 請求項１４に記載の半導体装置であっ
    て、 前記外部電極端子の前記半導体チップ裏面と同じ側の面
    に導電性のめっき層が形成されていることを特徴とする
    半導体装置。
  16. 【請求項１６】 請求項１４または請求項１５のいずれ
    か１に記載の半導体装置であって、 前記外部電極端子は前記半導体チップの全辺に対応して
    形成されることを特徴とする半導体装置。
  17. 【請求項１７】 請求項１４または請求項１５に記載の
    半導体装置であって、 前記外部電極端子は前記半導体チップの１辺に対応する
    位置において複数列形成されるとともに隣り合う外部端
    子部は千鳥状に形成されてなることを特徴とする半導体
    装置。
  18. 【請求項１８】 請求項１４または請求項１５に記載の
    半導体装置であって、 前記外部電極端子には半田ボールが一体的に取付られて
    いることを特徴とする半導体装置。
  19. 【請求項１９】 半導体チップとボンディングされチッ
    プ周辺に独立して配置される外部電極端子の封止樹脂内
    への埋め込み部側の相当直径を露出側の相当直径より大
    きくしてなることを特徴とする半導体装置。
  20. 【請求項２０】 半導体チップとボンディングされチッ
    プ周辺に独立して配置される外部電極端子における封止
    樹脂に接している面は曲率を有する面からなることを特
    徴とする半導体装置。
JP26212498A 1997-10-28 1998-09-16 半導体装置の製造方法 Expired - Fee Related JP3521758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26212498A JP3521758B2 (ja) 1997-10-28 1998-09-16 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29548597 1997-10-28
JP9-295485 1997-10-28
JP26212498A JP3521758B2 (ja) 1997-10-28 1998-09-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11195733A true JPH11195733A (ja) 1999-07-21
JP3521758B2 JP3521758B2 (ja) 2004-04-19

Family

ID=26545402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26212498A Expired - Fee Related JP3521758B2 (ja) 1997-10-28 1998-09-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3521758B2 (ja)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法
EP1120825A1 (en) * 1999-08-09 2001-08-01 Rohm Co., Ltd. Method for manufacturing semiconductor device
EP1122778A2 (en) 2000-01-31 2001-08-08 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP2001274313A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2001298039A (ja) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置
EP1154478A2 (en) 2000-05-09 2001-11-14 Sanyo Electric Co., Ltd. Sheet-like board member, lead frame, and manufacture of a semiconductor device
JP2001332648A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
WO2001093327A1 (en) * 2000-06-02 2001-12-06 Tyco Electronics Amp Gmbh Semiconductor component, electrically conductive structure therefor, and process for production thereof
WO2002001634A2 (de) * 2000-06-27 2002-01-03 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
KR20020009316A (ko) * 2000-07-26 2002-02-01 듀흐 마리 에스. 박형 반도체 패키지의 제조 방법
JP2002359338A (ja) * 2001-05-30 2002-12-13 Nec Corp リードフレーム及びそれを用いた半導体装置並びにその製造方法
US6498393B2 (en) 1999-12-27 2002-12-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof
JP2003017525A (ja) * 2001-04-26 2003-01-17 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003031729A (ja) * 2001-07-17 2003-01-31 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003037239A (ja) * 2001-07-24 2003-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
US6611063B1 (en) 1999-09-16 2003-08-26 Nec Electronics Corporation Resin-encapsulated semiconductor device
JP2004007019A (ja) * 2003-09-30 2004-01-08 Sanyo Electric Co Ltd 半導体装置
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
EP1187203A3 (en) * 2000-09-06 2004-04-14 SANYO ELECTRIC Co., Ltd. A semiconductor device and method of manufacturing the same
EP1191590A3 (en) * 2000-09-20 2004-04-14 SANYO ELECTRIC Co., Ltd. Semiconductor device and semiconductor module
EP1160858A3 (en) * 2000-05-24 2004-04-28 Sanyo Electric Co., Ltd. A board for manufacturing a bga and method of manufacturing semiconductor device using thereof
US6909168B2 (en) 2001-07-23 2005-06-21 Matsushita Electric Industrial Co., Ltd. Resin encapsulation semiconductor device utilizing grooved leads and die pad
US7001798B2 (en) 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US7163846B2 (en) 2002-09-27 2007-01-16 Sanyo Electric Co., Ltd. Method for manufacturing circuit devices
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7192808B2 (en) 2003-02-21 2007-03-20 Yamaha Corporation Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor
EP1851799A1 (en) * 2005-02-03 2007-11-07 Texas Instruments Incorporated Integrated circuit chip package and method
JP2008124136A (ja) * 2006-11-09 2008-05-29 Denso Corp 半導体パッケージおよびその製造方法
JP2008277405A (ja) * 2007-04-26 2008-11-13 Rohm Co Ltd 半導体モジュール
JP2009049442A (ja) * 2008-12-04 2009-03-05 Dainippon Printing Co Ltd 半導体装置
US7888869B2 (en) 2005-12-02 2011-02-15 Nichia Corporation Light emitting device
WO2011071600A2 (en) * 2009-12-08 2011-06-16 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
CN102324417A (zh) * 2009-02-20 2012-01-18 住友金属矿山株式会社 半导体装置用基板、半导体装置及它们的制造方法
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法
KR101159016B1 (ko) * 2008-07-17 2012-06-21 페어차일드 세미컨덕터 코포레이션 프리-몰디드 캐리어를 사용한 임베디드 다이 패키지
JP2012134563A (ja) * 2012-04-06 2012-07-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材
US8341828B2 (en) 2008-08-21 2013-01-01 National Semiconductor Corporation Thin foil semiconductor package
US8375577B2 (en) 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8531017B2 (en) 2010-09-14 2013-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages having increased input/output capacity and related methods
JP2013229617A (ja) * 2013-06-11 2013-11-07 Renesas Electronics Corp 半導体装置
US8592962B2 (en) 2010-10-29 2013-11-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with protective layer and related methods
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
KR20160052484A (ko) * 2009-01-22 2016-05-12 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
JP2017224750A (ja) * 2016-06-16 2017-12-21 ローム株式会社 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394431A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH098206A (ja) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP2001217372A (ja) * 2000-06-28 2001-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394431A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0399456A (ja) * 1989-09-06 1991-04-24 Motorola Inc 半導体装置およびその製造方法
JPH098206A (ja) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP2001217372A (ja) * 2000-06-28 2001-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1120825A4 (en) * 1999-08-09 2007-09-05 Rohm Co Ltd METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
EP1120825A1 (en) * 1999-08-09 2001-08-01 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP4597448B2 (ja) * 1999-08-09 2010-12-15 ローム株式会社 半導体装置およびその製造方法
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法
US6611063B1 (en) 1999-09-16 2003-08-26 Nec Electronics Corporation Resin-encapsulated semiconductor device
US7309624B2 (en) 1999-12-27 2007-12-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof including grinding a major portion of the frame
KR100595094B1 (ko) * 1999-12-27 2006-07-03 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치 및 그 제조 방법
US7125751B2 (en) 1999-12-27 2006-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof grinding frame portion such that plural electrode constituent portions
US6498393B2 (en) 1999-12-27 2002-12-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for the fabrication thereof
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
KR100484696B1 (ko) * 2000-01-31 2005-04-22 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
EP1122778A2 (en) 2000-01-31 2001-08-08 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
EP1143509A3 (en) * 2000-03-08 2004-04-07 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2001274313A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2001298039A (ja) * 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 半導体装置
EP1154478A3 (en) * 2000-05-09 2004-04-07 Sanyo Electric Co., Ltd. Sheet-like board member, lead frame, and manufacture of a semiconductor device
EP1154478A2 (en) 2000-05-09 2001-11-14 Sanyo Electric Co., Ltd. Sheet-like board member, lead frame, and manufacture of a semiconductor device
JP2001320006A (ja) * 2000-05-09 2001-11-16 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
US7138296B2 (en) 2000-05-24 2006-11-21 Sanyo Electric Co., Ltd. Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
EP1160858A3 (en) * 2000-05-24 2004-04-28 Sanyo Electric Co., Ltd. A board for manufacturing a bga and method of manufacturing semiconductor device using thereof
JP2001332648A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US6975022B2 (en) 2000-05-24 2005-12-13 Sanyo Electric Co., Ltd. Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
WO2001093327A1 (en) * 2000-06-02 2001-12-06 Tyco Electronics Amp Gmbh Semiconductor component, electrically conductive structure therefor, and process for production thereof
WO2002001634A2 (de) * 2000-06-27 2002-01-03 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
WO2002001634A3 (de) * 2000-06-27 2002-06-20 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
US6969905B2 (en) 2000-06-27 2005-11-29 Infineon Technologies Ag Leadframe for semiconductor chips and electronic devices and production methods for a leadframe and for electronic devices
KR20020009316A (ko) * 2000-07-26 2002-02-01 듀흐 마리 에스. 박형 반도체 패키지의 제조 방법
EP1187203A3 (en) * 2000-09-06 2004-04-14 SANYO ELECTRIC Co., Ltd. A semiconductor device and method of manufacturing the same
EP1191590A3 (en) * 2000-09-20 2004-04-14 SANYO ELECTRIC Co., Ltd. Semiconductor device and semiconductor module
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
US7554182B2 (en) 2001-04-13 2009-06-30 Yamaha Corporation Semiconductor device and package, and method of manufacturer therefor
JP2003017525A (ja) * 2001-04-26 2003-01-17 Sanyo Electric Co Ltd 回路装置の製造方法
JP4708625B2 (ja) * 2001-04-26 2011-06-22 三洋電機株式会社 ボンディング装置およびそれを用いた半導体装置の製造方法
JP2002359338A (ja) * 2001-05-30 2002-12-13 Nec Corp リードフレーム及びそれを用いた半導体装置並びにその製造方法
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
JP2003031729A (ja) * 2001-07-17 2003-01-31 Sanyo Electric Co Ltd 回路装置の製造方法
US7338838B2 (en) 2001-07-23 2008-03-04 Matsushita Electric Industrial Co., Ltd. Resin-encapsulation semiconductor device and method for fabricating the same
US6909168B2 (en) 2001-07-23 2005-06-21 Matsushita Electric Industrial Co., Ltd. Resin encapsulation semiconductor device utilizing grooved leads and die pad
JP2003037239A (ja) * 2001-07-24 2003-02-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4618941B2 (ja) * 2001-07-24 2011-01-26 三洋電機株式会社 半導体装置
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP4679000B2 (ja) * 2001-07-31 2011-04-27 三洋電機株式会社 板状体
US7443012B2 (en) 2001-11-14 2008-10-28 Oki Electric Industry Co., Ltd. Semiconductor device
US7001798B2 (en) 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
CN1309283C (zh) * 2002-09-27 2007-04-04 三洋电机株式会社 电路装置的制造方法
US7163846B2 (en) 2002-09-27 2007-01-16 Sanyo Electric Co., Ltd. Method for manufacturing circuit devices
US7192808B2 (en) 2003-02-21 2007-03-20 Yamaha Corporation Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor
JP2004007019A (ja) * 2003-09-30 2004-01-08 Sanyo Electric Co Ltd 半導体装置
EP1851799A1 (en) * 2005-02-03 2007-11-07 Texas Instruments Incorporated Integrated circuit chip package and method
EP1851799A4 (en) * 2005-02-03 2012-09-12 Texas Instruments Inc CHIP CAPSULATION FOR INTEGRATED CIRCUIT AND METHOD
US7888869B2 (en) 2005-12-02 2011-02-15 Nichia Corporation Light emitting device
JP2008124136A (ja) * 2006-11-09 2008-05-29 Denso Corp 半導体パッケージおよびその製造方法
JP2008277405A (ja) * 2007-04-26 2008-11-13 Rohm Co Ltd 半導体モジュール
US8375577B2 (en) 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
KR101159016B1 (ko) * 2008-07-17 2012-06-21 페어차일드 세미컨덕터 코포레이션 프리-몰디드 캐리어를 사용한 임베디드 다이 패키지
US8341828B2 (en) 2008-08-21 2013-01-01 National Semiconductor Corporation Thin foil semiconductor package
JP2009049442A (ja) * 2008-12-04 2009-03-05 Dainippon Printing Co Ltd 半導体装置
KR20160052484A (ko) * 2009-01-22 2016-05-12 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9054116B2 (en) 2009-02-20 2015-06-09 Sh Materials Co., Ltd. Manufacturing method of substrate for a semiconductor package, manufacturing method of semiconductor package, substrate for a semiconductor package and semiconductor package
KR101109795B1 (ko) * 2009-02-20 2012-02-24 스미토모 긴조쿠 고잔 가부시키가이샤 반도체 장치용 기판의 제조방법, 반도체 장치의 제조방법, 반도체 장치용 기판 및 반도체 장치
CN102324417A (zh) * 2009-02-20 2012-01-18 住友金属矿山株式会社 半导体装置用基板、半导体装置及它们的制造方法
US8188588B2 (en) 2009-02-20 2012-05-29 Sumitomo Metal Mining Co., Ltd. Manufacturing method of substrate for a semiconductor package, manufacturing method of semiconductor package, substrate for a semiconductor package and semiconductor package
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
WO2011071600A2 (en) * 2009-12-08 2011-06-16 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
TWI630692B (zh) * 2009-12-08 2018-07-21 國家半導體公司 用於封裝積體電路之薄片
WO2011071600A3 (en) * 2009-12-08 2011-08-11 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
US8531017B2 (en) 2010-09-14 2013-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages having increased input/output capacity and related methods
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法
US8592962B2 (en) 2010-10-29 2013-11-26 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with protective layer and related methods
US8502363B2 (en) 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
US8994156B2 (en) 2011-07-06 2015-03-31 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement elements
US8674487B2 (en) 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9653656B2 (en) 2012-03-16 2017-05-16 Advanced Semiconductor Engineering, Inc. LED packages and related methods
US10177283B2 (en) 2012-03-16 2019-01-08 Advanced Semiconductor Engineering, Inc. LED packages and related methods
JP2012134563A (ja) * 2012-04-06 2012-07-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材
US9059379B2 (en) 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods
JP2013229617A (ja) * 2013-06-11 2013-11-07 Renesas Electronics Corp 半導体装置
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
JP2017224750A (ja) * 2016-06-16 2017-12-21 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3521758B2 (ja) 2004-04-19

Similar Documents

Publication Publication Date Title
JP3521758B2 (ja) 半導体装置の製造方法
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP3420153B2 (ja) 半導体装置及びその製造方法
US5942794A (en) Plastic encapsulated semiconductor device and method of manufacturing the same
JP3526788B2 (ja) 半導体装置の製造方法
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6455356B1 (en) Methods for moding a leadframe in plastic integrated circuit devices
JP3877401B2 (ja) 半導体装置の製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP4417150B2 (ja) 半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4987041B2 (ja) 半導体装置の製造方法
JP2003110080A (ja) 半導体装置
JP2001035961A (ja) 半導体装置及びその製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002246529A (ja) 樹脂封止型半導体装置及びその製造方法
JP4471863B2 (ja) 半導体装置及びその製造方法
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2997255B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP4181557B2 (ja) 半導体装置およびその製造方法
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
JP3777822B2 (ja) 半導体装置の製造方法
JP4218684B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees