JP4618941B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4618941B2 JP4618941B2 JP2001223387A JP2001223387A JP4618941B2 JP 4618941 B2 JP4618941 B2 JP 4618941B2 JP 2001223387 A JP2001223387 A JP 2001223387A JP 2001223387 A JP2001223387 A JP 2001223387A JP 4618941 B2 JP4618941 B2 JP 4618941B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- conductive
- semiconductor device
- semiconductor element
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に実装密度を向上させた薄型の半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１２のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１３は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図１２のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１４および図１５を参照しながら説明する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する（以上図１４（Ａ）を参照）。
【００１４】
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図１４（Ｂ）を参照）。
【００１５】
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される（以上図１４（Ｃ）を参照）。
【００１６】
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＡｕメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１７】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図１４（Ｄ）を参照）。
【００１８】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１９】
【発明が解決しようとする課題】
図１３に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【００２０】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００２１】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２２】
更に、図１２に示す如く、実装基板にはチップ抵抗ＣＲおよびチップコンデンサＣＣが別々に実装されている。従って、実装面積が大きく成ってしまう問題があった。
【００２３】
【課題を解決するための手段】
本発明の半導体装置は、前述した多くの課題に鑑みて成され、導電パターン上に固着された半導体素子と、前記半導体素子の近傍の前記導電パターン上に固着されたチップ部品と、前記半導体素子の電極に一端を接続され、前記チップ部品を越えて他端を前記チップ部品の外部にある導電パターンに接続された金属細線とを有することを特徴とする。金属細線がチップ部品を超えて導電パターンに接続されることにより、金属細線の下方のスペースを有効に利用することができる。従って実装密度を向上させることができる。また、前記導電パターンは、１枚の銅箔を用いた単層のものだけに限定されない。層間絶縁膜を用いた多層の導電パターンを用いても良い。
【００２４】
更に、本発明の半導体装置は、前記半導体素子は、スタック構造を有していることを特徴とする。半導体素子をスタック構造にすることにより、実装密度を向上させることができる。
【００２５】
更に、本発明の半導体装置は、前記半導体素子は中央部に設けられ、前記チップ部品は前記半導体装置を囲むように複数個が設けられることを特徴とする。このことにより、チップ部品上方をワイヤボンディングの金属細線が通過するとができる。従って、実装密度を向上させることができる。
【００２６】
更に、前記チップ部品は、バンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタまたは水晶発振子を含む高周波部品のいずれかであることを特徴とする。これら輻射ノイズ対策の部品を半導体素子の近傍に配置させることによって、ノイズ対策の効果を最大にすることができる。なお、チップ部品は、ノイズ対策のチップ部品だけに限定されない。チップ部品はコンデンサ、抵抗、ベアのトランジスタ、ダイオードのいずれでも良い。
【００２７】
更に、前記半導体素子、前記チップ部品および前記金属細線は、絶縁性樹脂により封止されることを特徴とする。
【００２８】
本発明の半導体装置の製造方法は、前述した多くの課題に鑑みて成され、導電箔を用意し、少なくとも搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を化学的エッチングにより形成して導電パターンを形成する工程と、前記各搭載部の所望の前記導電パターン上に、半導体素子およびチップ部品を固着する工程と、前記各搭載部の半導体素子の電極と所望の前記導電パターンとを、金属細線をチップ部品の上方を通過させて、ワイヤボンディングする工程と前記各搭載部の前記半導体素子およびチップ部品を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面全域を除去する工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とを具備することを特徴とする。
【００２９】
本発明では、導電パターンを形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【００３０】
また、本発明では、ワイヤボンディングの工程に於いて、金属細線をチップ部品の上方を通過させることによって、実装密度を向上させている。
【００３１】
更に、本発明の半導体装置の製造方法は、前記半導体素子は、フェイスアップで固着されることを特徴とする。
【００３２】
更に、本発明の半導体装置の製造方法は、前記金属細線をＭ字形に変形させて、ワイヤボンディングを行うことを特徴とする。金属細線をＭ字に変形させることによって。金属細線がチップ部品に接触してしまうのを防止することができる。
【００３３】
更に、本発明の半導体装置の製造方法は、前記絶縁性樹脂はトランスファーモールドで付着されることを特徴とする。
【００３４】
更に、本発明の半導体装置の製造方法は、前記導電箔には少なくとも搭載部を多数個形成する導電パターンをマトリックス状に配列したブロックを複数個並べたことを特徴とする。
【００３５】
更に、本発明の半導体装置の製造方法は、前記絶縁性樹脂は前記ブロック毎にトランスファーモールドで付着されることを特徴とする。
【００３６】
更に、本発明の半導体装置の製造方法は、前記絶縁性樹脂でモールドされた前記各ブロック毎に各搭載部にダイシングにより分離することを特徴とする。
【００３７】
【発明の実施の形態】
半導体装置を説明する第１の実施の形態
本発明の半導体装置について、図１を参照しながら説明する。図１（Ａ）は半導体装置５３の平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線での断面図である。
【００３８】
図１（Ａ）および図１（Ｂ）に示すように、本発明に係る半導体装置は、導電パターン５１と、導電パターン上に固着された半導体素子５２Ａと、半導体素子５２Ａの近傍の導電パターン上に固着されたチップ部品５２Ｂと、半導体素子５２Ａの電極に一端が接続されチップ部品５２Ｂを越えて他端をチップ部品５２Ｂの外側にある導電パターン５１Ｃに接続された金属細線５５Ａと、半導体素子５２Ａ、チップ部品５２Ｂ、金属細線５５Ａを被覆し且つ一体に支持する絶縁性樹脂５０とから構成される。なお、図１に於いては、導電パターンは単層であるが、層間絶縁膜を用いた多層の導電パターンを用いても良い。
【００３９】
先ず、半導体装置５３を構成する各要素の具体的な説明を行う。
【００４０】
絶縁性樹脂５０としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。本発明に於いて、絶縁性樹脂５０は半導体素子等を封止すると同時に、半導体装置全体を支持する働きを有する。
【００４１】
導電パターン５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。本発明では、導電パターン５１は、導電箔を表面からハーフエッチングする工程と、導電箔の裏面をエッチングする工程の２つの工程で形成される。そして、導電箔の裏面をエッチングする工程までは、導電箔が全体を支持する働きを有する。また、導電パターンは、層間絶縁膜を用いた多層の導電パターンを用いても良い。
【００４２】
半導体素子５２Ａとしては、ＬＳＩ等が導電パターン５１の中央部に固着される。半導体素子５２Ａの接続手段としては、金属接続板、ロウ材から成る導電ボール、半田等のロウ材、Ａｇペースト等の導電ペーストまたは金属細線を用いたワイヤボンディングがある。これら接続手段は、半導体素子５２Ａの実装形態で選択される。本発明に於いては、半導体素子５２Ａがフェイスアップで固着され、ワイヤボンディングで電気的接続が行われる。
【００４３】
チップ部品としては、ノイズ対策としてバンドパスコンデンサ、ダンピング抵抗およびノイズ対策用インダクタ等が実装される。また、チップ部品５２Ｂとして、コンデンサ、抵抗、ベアのトランジスタ、ダイオードまたは水晶発振子を含む高周波部品等でも良い。
【００４４】
次に、本発明の特徴である、金属細線５５Ａの形状について説明する。
【００４５】
図１（Ｂ）に示す如く、本発明の特徴は、金属細線５５ＡがＭ字の形状を有していることである。このことにより、金属細線５５Ａの下方の導電箔５１Ｂ上にチップ部品５２Ｂを設けることができる。
【００４６】
従来の金属細線の形状は、図１２に示す如く、トランジスタＴ側が盛り上がったループ形状になっている。従って、金属細線１２からガラスエポキシ基板５までの距離が小さく、金属細線下方にチップ部品を設けることができなかった。つまり、金属細線の下のスペースがデッドスペースと成っていた。
【００４７】
それに対して、本発明では金属細線５５ＡがＭ字の形状を有している。このことにより、金属細線５５Ａの下方にチップ部品５２Ｂを設けても、金属細線５５Ａがチップ部品５２Ａに接触するのを防止することができる。つまり、従来デッドスペースとなっていた金属細線５５Ａの下方のスペースを、チップ部品５２Ｂを載置することにより活用することができる。
【００４８】
また、本発明に係る半導体装置５３では、半導体素子５２Ａが中央に設けられている。そして、半導体素子５２Ａを囲むように内側から、チップ部品５２Ｂ、ボンディングパッドとなる導電パターン５１Ｃが設けられている。従って、半導体装置５３の全域を活用することができるので、実装密度を向上させることができる。
【００４９】
また、上記したように、チップ部品５２Ｂとしては、ノイズ対策のチップ部品採用される。これらのノイズ対策のチップ部品は、半導体素子５２Ａに近いほど、ノイズ防止の効果が大きくなる。従って、本発明の半導体装置のように、半導体素子５２Ａを囲むようにバンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタ等を設けると、半導体素子５２Ａとチップ部品５２Ｂの距離が小さくなる。従って、ノイズ防止の効果を最大にすることができる。
【００５０】
更に、本発明の半導体装置は、ノイズ対策のチップ部品を内蔵した構造を有する。従って、本発明の半導体装置は、これらノイズ対策の部品を内蔵してピンコンパチが可能になり、そのまま置き換えが容易である。
【００５１】
図２を参照して、半導体素子がスタック構造を有する場合について説明する。図２（Ａ）は半導体装置５３の平面図であり、図２（Ｂ）は図１のＡ−Ａ線での断面図である。
【００５２】
図２（Ａ）および図２（Ｂ）を参照して、半導体素子５２Ａ上に第２の半導体素子５２Ｃがフェイスアップで固着されている。そして、半導体素子５２Ａと第２の半導体素子５２Ｃは金属細線５５Ｂでワイヤボンディングされている。このように２つの半導体素子をスタック構造にすることにより、半導体装置５３の実装密度を更に向上させることができる。この半導体素子のスタック構造以外の構造は図１のものと同じである。
半導体装置の製造方法を説明する第２の実施の形態
まず本発明の半導体装置の製造方法について図３のフローを参照しながら説明する。
【００５３】
本発明は、導電箔を用意し、少なくとも搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を化学的エッチングにより形成して導電パターンを形成する工程と、前記各搭載部の所望の前記導電パターン上に、半導体素子およびチップ部品を固着する工程と、前記各搭載部の半導体素子の電極と所望の前記導電パターンとを、金属細線をチップ部品の上方を通過させて、ワイヤボンディングする工程と前記各搭載部の前記半導体素子およびチップ部品を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面全域を除去する工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【００５４】
図３のフローに示す如く、Ｃｕ箔、Ａｇメッキ、ハーフエッチングの３つのフローで導電パターンの形成が行われる。ダイボンドのフローでは各搭載部への半導体素子の固着が行われる。ワイヤーボンディングのフローでは半導体素子と導電パターンとの電気的接続が行われる。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。裏面Ｃｕ箔除去のフローでは絶縁性樹脂が露出するまで導電箔の裏面全域のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。測定のフローでは各搭載部に組み込まれた半導体素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の半導体素子への分離が行われる。
【００５５】
以下に、本発明の各工程を図４〜図１１を参照して説明する。
【００５６】
本発明の第１の工程は、図４から図６に示すように、導電箔６０を用意し、少なくとも半導体素子５２の搭載部を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を化学的エッチングにより形成して導電パターン５１を形成することにある。
【００５７】
本工程では、まず図４（Ａ）の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００５８】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましい。しかし、後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できる厚さであれば良い。
【００５９】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００６０】
具体的には、図４（Ｂ）に示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００６１】
続いて、導電パターンを形成する。
【００６２】
まず、図５に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００６３】
具体的に、この化学的エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となり、非異方性にエッチングされるためにその側面は湾曲構造となり、絶縁性樹脂５０との接着性が向上される。
なお、図５に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜（図示せず）を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００６４】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電パターン５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００６５】
図６に具体的な導電パターン５１を示す。本図は図４（Ｂ）で示したブロック６２の１個を拡大したもの対応する。黒く塗られた部分の１個が１つの搭載部６５であり、導電パターン５１を構成し、１つのブロック６２には５行１０列のマトリックス状に多数の搭載部６５が配列され、各搭載部６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用し、また導電箔６０の裏面エッチング後には絶縁性樹脂５０の補強をする働きを有する。
【００６６】
また、上記の説明では単層の導電パターンを形成する方法を説明したが、導電パターンは層間絶縁膜を用いた多層のものでも良い。
【００６７】
本発明の第２の工程は、図７に示す如く、各搭載部の所望の導電パターン５１に半導体素子５２Ａおよびチップ部品５２Ｂを固着することにある。図７（Ａ）は１つの搭載部の平面図であり、図７（Ｂ）は図７（Ａ）のＡ−Ａ線での断面図である。
【００６８】
半導体素子５２Ａとしては、ＩＣチップ等がフェイスアップで実装される。そして、チップ部品５２Ｂとしてはチップコンデンサ、チップ抵抗等の受動素子が実装される。また、チップ部品５２Ｂとして、ノイズ対策部品を用いると、それらを半導体素子５２Ａの近傍に配置することができる。従ってノイズ対策の効果を最大にすることができる。ここで、ノイズ対策部品とは、バンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタ等である。
【００６９】
ここでは、半導体素子５２Ａが導電パターン５１Ａにダイボンディングされ、チップ部品５２Ｂは半田等のロウ材または導電ペースト５５Ｂで導電パターン５１Ｂに固着される。
【００７０】
本発明の第３の工程は、本発明の特徴とする工程であり、図８に示す如く、各搭載部６５の回路素子５２の電極と所望の導電パターン５１とをワイヤボンディングすることにある。図８（Ａ）は１つの搭載部の平面図であり、図８（Ｂ）は図８（Ａ）のＡ−Ａ線での断面図である。
【００７１】
本工程では、ブロック６２内の各搭載部の半導体素子５２Ａの電極と導電パターン５１Ｃを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００７２】
本発明の特徴は、図８（Ｂ）を参照して、金属細線５５ＡをＭ字に変形させてワイヤボンディングを行うことにある。このことにより、導電パターン５１Ｂ上に固着されたチップ部品５２Ｂと金属細線５５Ａとを離間させることができる。従って、金属細線がチップ部品５２Ｂに接触してしまうのを防ぐことができる。
【００７３】
従来のワイヤボンディングでは、図１３に示す如く、金属細線は半導体素子側が盛り上がったループの形状を有していた。従って、金属細線の下方にチップ部品を設けるスペースは無かった。
【００７４】
しかしながら、本発明では、金属細線５５ＡをＭ字に変形させてワイヤボンディングを行うことにより、金属細線５５Ａ下方にチップ部品５２Ｂを設けるためのスペースを形成することができる。従って、金属細線５５Ａの下方に、チップ部品としてコンデンサ、抵抗、トランジスタ、ダイオード等を設けることができる。つまり、半導体装置の実装密度を向上させることができる。
【００７５】
また以上のように、金属細線５５ＡをＭ字に変形させることにより、チップ部品５２Ｂを半導体素子５２Ａの近傍に設けることができる。チップ部品として、ノイズ対策部品であるバンドパスコンデンサ、ダンピング抵抗またはノイズ対策用インダクタを採用した場合、このことによるメリットは大きくなる。すなわち、これらノイズ対策の部品の効果は、半導体素子５２Ａとの距離が近い程、その効果を最大にすることができる。
【００７６】
また本発明では、各搭載部毎にクランパを使用してワイヤボンディングを行っていた従来の回路装置の製造方法と比較して、極めて効率的にワイヤボンディングを行うことができる。
【００７７】
本発明の第４の工程は、図９に示す如く、各搭載部６３の半導体素子５２を一括して被覆し、分離溝６１に充填されるように絶縁性樹脂５０で共通モールドすることにある。
【００７８】
本工程では、図９（Ａ）に示すように、絶縁性樹脂５０は半導体素子５２Ａ、５２Ｂを完全に被覆し、導電パターン５１間の分離溝６１には絶縁性樹脂５０が充填されてた導電パターン５１Ａ、５１Ｂ、５１Ｃの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂５０により導電パターン５１が支持されている。
【００７９】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８０】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図９（Ｂ）に示すように各ブロック６２は１つの共通のモールド金型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５０で共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００８１】
導電箔６０表面に被覆された絶縁性樹脂５０の厚さは、半導体素子５２のボンディングワイヤー５５Ａの最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８２】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、図１３の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８３】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂５０をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００８４】
本発明の第５の工程は、図９（Ａ）に示す如く、絶縁性樹脂５０が露出するまで、導電箔６０の裏面全域をエッチングすることにある。
【００８５】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００８６】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図９（Ａ）では点線で示している。その結果、約４０μｍの厚さの導電パターン５１となって分離される。また、絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。更に、導電箔６０を点線で示す位置まで全面ウェトエッチングし、絶縁性樹脂５０を露出させても良い。
【００８７】
この結果、絶縁性樹脂５０に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された絶縁性樹脂５０の表面と導電パターン５１の表面は、実質的に一致している構造となっている。従って、本発明の半導体装置５３は図１３に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００８８】
更に、導電パターン５１の裏面処理を行い、図１に示す最終構造を得る。すなわち、必要によって露出した導電パターン５１に半田等の導電材を被着し、半導体装置として完成する。
【００８９】
本発明の第６の工程は、図１０に示す如く、絶縁性樹脂５０で一括してモールドされた各搭載部６３の半導体素子５２の特性の測定を行うことにある。
【００９０】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は絶縁性樹脂５０で導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００９１】
各ブロック６２の裏面には図１０に示すように導電パターン５１の裏面が露出されており、各搭載部６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の絶縁性樹脂５０から露出した裏面電極５６にプローブ６８を当てて、各搭載部６５の半導体素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【００９２】
本工程では、各搭載部６５の半導体装置５３は絶縁性樹脂５０でブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、テスターの載置台に置かれたブロック６２は搭載部６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各搭載部６５の半導体装置５３の測定を行える。すなわち、従来必要であった半導体装置の表裏の判別、電極の位置の認識等が不要にできるので、測定時間の大幅な短縮を図れる。
【００９３】
本発明の第７の工程は、図１１に示す如く、絶縁性樹脂５０を各搭載部６５毎にダイシングにより分離することにある。
【００９４】
本工程では、ブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各搭載部６５間のダイシングライン７０に沿って分離溝６１の絶縁性樹脂５０をダイシングし、個別の半導体装置５３に分離する。
【００９５】
本工程で、ダイシングブレード６９はほぼ絶縁性樹脂５０を切断する切削深さで行い、ダイシング装置からブロック６２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの周辺の枠状のパターン６６の内側の相対向する位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００９６】
【発明の効果】
本発明の半導体装置およびその製造方法によれば、以下に示すような効果を奏することができる。
【００９７】
第１に、ワイヤボンディングを行う金属細線をＭ字に変形させることによって、金属細線の下方の導電パターン上に、チップ部品を実装することができる。従って、半導体装置の実装密度を向上させることができる。
【００９８】
第２に、金属細線の下方にチップ部品を設けることにより、半導体素子の近傍にノイズ対策のチップ部品を設けることができる。従って、ノイズ対策の効果を最大にすることができる。ここで、ノイズ対策のチップ部品とは、バンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタ等である。
【００９９】
第３に、本発明の半導体装置はノイズ対策のチップ部品を内蔵している。従って、本発明では半導体素子、ノイズ対策のチップ部品等の実装密度が高い半導体装置の、ピンコンパチが可能となる。
【０１００】
第４に、本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の製造フローを説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】従来の回路装置の実装構造を説明する図である。
【図１３】従来の回路装置を説明する図である。
【図１４】従来の回路装置の製造方法を説明する図である。
【図１５】従来の製造フローを説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電パターン
５２Ａ 回路素子
５２Ｂ チップ部品
５３ 回路装置
５５Ａ 金属細線
６１ 分離溝
６２ ブロック
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に実装密度を向上させた薄型の半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１２のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１３は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図１２のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１４および図１５を参照しながら説明する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する（以上図１４（Ａ）を参照）。
【００１４】
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図１４（Ｂ）を参照）。
【００１５】
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される（以上図１４（Ｃ）を参照）。
【００１６】
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＡｕメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１７】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図１４（Ｄ）を参照）。
【００１８】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１９】
【発明が解決しようとする課題】
図１３に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【００２０】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００２１】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２２】
更に、図１２に示す如く、実装基板にはチップ抵抗ＣＲおよびチップコンデンサＣＣが別々に実装されている。従って、実装面積が大きく成ってしまう問題があった。
【００２３】
【課題を解決するための手段】
本発明の半導体装置は、前述した多くの課題に鑑みて成され、導電パターン上に固着された半導体素子と、前記半導体素子の近傍の前記導電パターン上に固着されたチップ部品と、前記半導体素子の電極に一端を接続され、前記チップ部品を越えて他端を前記チップ部品の外部にある導電パターンに接続された金属細線とを有することを特徴とする。金属細線がチップ部品を超えて導電パターンに接続されることにより、金属細線の下方のスペースを有効に利用することができる。従って実装密度を向上させることができる。また、前記導電パターンは、１枚の銅箔を用いた単層のものだけに限定されない。層間絶縁膜を用いた多層の導電パターンを用いても良い。
【００２４】
更に、本発明の半導体装置は、前記半導体素子は、スタック構造を有していることを特徴とする。半導体素子をスタック構造にすることにより、実装密度を向上させることができる。
【００２５】
更に、本発明の半導体装置は、前記半導体素子は中央部に設けられ、前記チップ部品は前記半導体装置を囲むように複数個が設けられることを特徴とする。このことにより、チップ部品上方をワイヤボンディングの金属細線が通過するとができる。従って、実装密度を向上させることができる。
【００２６】
更に、前記チップ部品は、バンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタまたは水晶発振子を含む高周波部品のいずれかであることを特徴とする。これら輻射ノイズ対策の部品を半導体素子の近傍に配置させることによって、ノイズ対策の効果を最大にすることができる。なお、チップ部品は、ノイズ対策のチップ部品だけに限定されない。チップ部品はコンデンサ、抵抗、ベアのトランジスタ、ダイオードのいずれでも良い。
【００２７】
更に、前記半導体素子、前記チップ部品および前記金属細線は、絶縁性樹脂により封止されることを特徴とする。
【００２８】
本発明の半導体装置の製造方法は、前述した多くの課題に鑑みて成され、導電箔を用意し、少なくとも搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を化学的エッチングにより形成して導電パターンを形成する工程と、前記各搭載部の所望の前記導電パターン上に、半導体素子およびチップ部品を固着する工程と、前記各搭載部の半導体素子の電極と所望の前記導電パターンとを、金属細線をチップ部品の上方を通過させて、ワイヤボンディングする工程と前記各搭載部の前記半導体素子およびチップ部品を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面全域を除去する工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とを具備することを特徴とする。
【００２９】
本発明では、導電パターンを形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【００３０】
また、本発明では、ワイヤボンディングの工程に於いて、金属細線をチップ部品の上方を通過させることによって、実装密度を向上させている。
【００３１】
更に、本発明の半導体装置の製造方法は、前記半導体素子は、フェイスアップで固着されることを特徴とする。
【００３２】
更に、本発明の半導体装置の製造方法は、前記金属細線をＭ字形に変形させて、ワイヤボンディングを行うことを特徴とする。金属細線をＭ字に変形させることによって。金属細線がチップ部品に接触してしまうのを防止することができる。
【００３３】
更に、本発明の半導体装置の製造方法は、前記絶縁性樹脂はトランスファーモールドで付着されることを特徴とする。
【００３４】
更に、本発明の半導体装置の製造方法は、前記導電箔には少なくとも搭載部を多数個形成する導電パターンをマトリックス状に配列したブロックを複数個並べたことを特徴とする。
【００３５】
更に、本発明の半導体装置の製造方法は、前記絶縁性樹脂は前記ブロック毎にトランスファーモールドで付着されることを特徴とする。
【００３６】
更に、本発明の半導体装置の製造方法は、前記絶縁性樹脂でモールドされた前記各ブロック毎に各搭載部にダイシングにより分離することを特徴とする。
【００３７】
【発明の実施の形態】
半導体装置を説明する第１の実施の形態
本発明の半導体装置について、図１を参照しながら説明する。図１（Ａ）は半導体装置５３の平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線での断面図である。
【００３８】
図１（Ａ）および図１（Ｂ）に示すように、本発明に係る半導体装置は、導電パターン５１と、導電パターン上に固着された半導体素子５２Ａと、半導体素子５２Ａの近傍の導電パターン上に固着されたチップ部品５２Ｂと、半導体素子５２Ａの電極に一端が接続されチップ部品５２Ｂを越えて他端をチップ部品５２Ｂの外側にある導電パターン５１Ｃに接続された金属細線５５Ａと、半導体素子５２Ａ、チップ部品５２Ｂ、金属細線５５Ａを被覆し且つ一体に支持する絶縁性樹脂５０とから構成される。なお、図１に於いては、導電パターンは単層であるが、層間絶縁膜を用いた多層の導電パターンを用いても良い。
【００３９】
先ず、半導体装置５３を構成する各要素の具体的な説明を行う。
【００４０】
絶縁性樹脂５０としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。本発明に於いて、絶縁性樹脂５０は半導体素子等を封止すると同時に、半導体装置全体を支持する働きを有する。
【００４１】
導電パターン５１としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。本発明では、導電パターン５１は、導電箔を表面からハーフエッチングする工程と、導電箔の裏面をエッチングする工程の２つの工程で形成される。そして、導電箔の裏面をエッチングする工程までは、導電箔が全体を支持する働きを有する。また、導電パターンは、層間絶縁膜を用いた多層の導電パターンを用いても良い。
【００４２】
半導体素子５２Ａとしては、ＬＳＩ等が導電パターン５１の中央部に固着される。半導体素子５２Ａの接続手段としては、金属接続板、ロウ材から成る導電ボール、半田等のロウ材、Ａｇペースト等の導電ペーストまたは金属細線を用いたワイヤボンディングがある。これら接続手段は、半導体素子５２Ａの実装形態で選択される。本発明に於いては、半導体素子５２Ａがフェイスアップで固着され、ワイヤボンディングで電気的接続が行われる。
【００４３】
チップ部品としては、ノイズ対策としてバンドパスコンデンサ、ダンピング抵抗およびノイズ対策用インダクタ等が実装される。また、チップ部品５２Ｂとして、コンデンサ、抵抗、ベアのトランジスタ、ダイオードまたは水晶発振子を含む高周波部品等でも良い。
【００４４】
次に、本発明の特徴である、金属細線５５Ａの形状について説明する。
【００４５】
図１（Ｂ）に示す如く、本発明の特徴は、金属細線５５ＡがＭ字の形状を有していることである。このことにより、金属細線５５Ａの下方の導電箔５１Ｂ上にチップ部品５２Ｂを設けることができる。
【００４６】
従来の金属細線の形状は、図１２に示す如く、トランジスタＴ側が盛り上がったループ形状になっている。従って、金属細線１２からガラスエポキシ基板５までの距離が小さく、金属細線下方にチップ部品を設けることができなかった。つまり、金属細線の下のスペースがデッドスペースと成っていた。
【００４７】
それに対して、本発明では金属細線５５ＡがＭ字の形状を有している。このことにより、金属細線５５Ａの下方にチップ部品５２Ｂを設けても、金属細線５５Ａがチップ部品５２Ａに接触するのを防止することができる。つまり、従来デッドスペースとなっていた金属細線５５Ａの下方のスペースを、チップ部品５２Ｂを載置することにより活用することができる。
【００４８】
また、本発明に係る半導体装置５３では、半導体素子５２Ａが中央に設けられている。そして、半導体素子５２Ａを囲むように内側から、チップ部品５２Ｂ、ボンディングパッドとなる導電パターン５１Ｃが設けられている。従って、半導体装置５３の全域を活用することができるので、実装密度を向上させることができる。
【００４９】
また、上記したように、チップ部品５２Ｂとしては、ノイズ対策のチップ部品採用される。これらのノイズ対策のチップ部品は、半導体素子５２Ａに近いほど、ノイズ防止の効果が大きくなる。従って、本発明の半導体装置のように、半導体素子５２Ａを囲むようにバンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタ等を設けると、半導体素子５２Ａとチップ部品５２Ｂの距離が小さくなる。従って、ノイズ防止の効果を最大にすることができる。
【００５０】
更に、本発明の半導体装置は、ノイズ対策のチップ部品を内蔵した構造を有する。従って、本発明の半導体装置は、これらノイズ対策の部品を内蔵してピンコンパチが可能になり、そのまま置き換えが容易である。
【００５１】
図２を参照して、半導体素子がスタック構造を有する場合について説明する。図２（Ａ）は半導体装置５３の平面図であり、図２（Ｂ）は図１のＡ−Ａ線での断面図である。
【００５２】
図２（Ａ）および図２（Ｂ）を参照して、半導体素子５２Ａ上に第２の半導体素子５２Ｃがフェイスアップで固着されている。そして、半導体素子５２Ａと第２の半導体素子５２Ｃは金属細線５５Ｂでワイヤボンディングされている。このように２つの半導体素子をスタック構造にすることにより、半導体装置５３の実装密度を更に向上させることができる。この半導体素子のスタック構造以外の構造は図１のものと同じである。
半導体装置の製造方法を説明する第２の実施の形態
まず本発明の半導体装置の製造方法について図３のフローを参照しながら説明する。
【００５３】
本発明は、導電箔を用意し、少なくとも搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を化学的エッチングにより形成して導電パターンを形成する工程と、前記各搭載部の所望の前記導電パターン上に、半導体素子およびチップ部品を固着する工程と、前記各搭載部の半導体素子の電極と所望の前記導電パターンとを、金属細線をチップ部品の上方を通過させて、ワイヤボンディングする工程と前記各搭載部の前記半導体素子およびチップ部品を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面全域を除去する工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【００５４】
図３のフローに示す如く、Ｃｕ箔、Ａｇメッキ、ハーフエッチングの３つのフローで導電パターンの形成が行われる。ダイボンドのフローでは各搭載部への半導体素子の固着が行われる。ワイヤーボンディングのフローでは半導体素子と導電パターンとの電気的接続が行われる。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。裏面Ｃｕ箔除去のフローでは絶縁性樹脂が露出するまで導電箔の裏面全域のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。測定のフローでは各搭載部に組み込まれた半導体素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の半導体素子への分離が行われる。
【００５５】
以下に、本発明の各工程を図４〜図１１を参照して説明する。
【００５６】
本発明の第１の工程は、図４から図６に示すように、導電箔６０を用意し、少なくとも半導体素子５２の搭載部を多数個形成する導電パターン５１を除く領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６１を化学的エッチングにより形成して導電パターン５１を形成することにある。
【００５７】
本工程では、まず図４（Ａ）の如く、シート状の導電箔６０を用意する。この導電箔６０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００５８】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましい。しかし、後述するように、導電箔６０の厚みよりも浅い分離溝６１が形成できる厚さであれば良い。
【００５９】
尚、シート状の導電箔６０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔６０が用意され、後述する各工程に搬送されても良い。
【００６０】
具体的には、図４（Ｂ）に示す如く、短冊状の導電箔６０に多数の搭載部が形成されるブロック６２が４〜５個離間して並べられる。各ブロック６２間にはスリット６３が設けられ、モールド工程等での加熱処理で発生する導電箔６０の応力を吸収する。また導電箔６０の上下周端にはインデックス孔６４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００６１】
続いて、導電パターンを形成する。
【００６２】
まず、図５に示す如く、Ｃｕ箔６０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔６０が露出するようにホトレジストＰＲをパターニングする。そして、ホトレジストＰＲを介して導電箔６０を選択的にエッチングする。
【００６３】
具体的に、この化学的エッチングにより形成された分離溝６１の深さは、例えば５０μｍであり、その側面は、粗面となり、非異方性にエッチングされるためにその側面は湾曲構造となり、絶縁性樹脂５０との接着性が向上される。
なお、図５に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜（図示せず）を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ａｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００６４】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電パターン５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００６５】
図６に具体的な導電パターン５１を示す。本図は図４（Ｂ）で示したブロック６２の１個を拡大したもの対応する。黒く塗られた部分の１個が１つの搭載部６５であり、導電パターン５１を構成し、１つのブロック６２には５行１０列のマトリックス状に多数の搭載部６５が配列され、各搭載部６５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン６６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク６７が設けられている。枠状のパターン６６はモールド金型との嵌合に使用し、また導電箔６０の裏面エッチング後には絶縁性樹脂５０の補強をする働きを有する。
【００６６】
また、上記の説明では単層の導電パターンを形成する方法を説明したが、導電パターンは層間絶縁膜を用いた多層のものでも良い。
【００６７】
本発明の第２の工程は、図７に示す如く、各搭載部の所望の導電パターン５１に半導体素子５２Ａおよびチップ部品５２Ｂを固着することにある。図７（Ａ）は１つの搭載部の平面図であり、図７（Ｂ）は図７（Ａ）のＡ−Ａ線での断面図である。
【００６８】
半導体素子５２Ａとしては、ＩＣチップ等がフェイスアップで実装される。そして、チップ部品５２Ｂとしてはチップコンデンサ、チップ抵抗等の受動素子が実装される。また、チップ部品５２Ｂとして、ノイズ対策部品を用いると、それらを半導体素子５２Ａの近傍に配置することができる。従ってノイズ対策の効果を最大にすることができる。ここで、ノイズ対策部品とは、バンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタ等である。
【００６９】
ここでは、半導体素子５２Ａが導電パターン５１Ａにダイボンディングされ、チップ部品５２Ｂは半田等のロウ材または導電ペースト５５Ｂで導電パターン５１Ｂに固着される。
【００７０】
本発明の第３の工程は、本発明の特徴とする工程であり、図８に示す如く、各搭載部６５の回路素子５２の電極と所望の導電パターン５１とをワイヤボンディングすることにある。図８（Ａ）は１つの搭載部の平面図であり、図８（Ｂ）は図８（Ａ）のＡ−Ａ線での断面図である。
【００７１】
本工程では、ブロック６２内の各搭載部の半導体素子５２Ａの電極と導電パターン５１Ｃを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００７２】
本発明の特徴は、図８（Ｂ）を参照して、金属細線５５ＡをＭ字に変形させてワイヤボンディングを行うことにある。このことにより、導電パターン５１Ｂ上に固着されたチップ部品５２Ｂと金属細線５５Ａとを離間させることができる。従って、金属細線がチップ部品５２Ｂに接触してしまうのを防ぐことができる。
【００７３】
従来のワイヤボンディングでは、図１３に示す如く、金属細線は半導体素子側が盛り上がったループの形状を有していた。従って、金属細線の下方にチップ部品を設けるスペースは無かった。
【００７４】
しかしながら、本発明では、金属細線５５ＡをＭ字に変形させてワイヤボンディングを行うことにより、金属細線５５Ａ下方にチップ部品５２Ｂを設けるためのスペースを形成することができる。従って、金属細線５５Ａの下方に、チップ部品としてコンデンサ、抵抗、トランジスタ、ダイオード等を設けることができる。つまり、半導体装置の実装密度を向上させることができる。
【００７５】
また以上のように、金属細線５５ＡをＭ字に変形させることにより、チップ部品５２Ｂを半導体素子５２Ａの近傍に設けることができる。チップ部品として、ノイズ対策部品であるバンドパスコンデンサ、ダンピング抵抗またはノイズ対策用インダクタを採用した場合、このことによるメリットは大きくなる。すなわち、これらノイズ対策の部品の効果は、半導体素子５２Ａとの距離が近い程、その効果を最大にすることができる。
【００７６】
また本発明では、各搭載部毎にクランパを使用してワイヤボンディングを行っていた従来の回路装置の製造方法と比較して、極めて効率的にワイヤボンディングを行うことができる。
【００７７】
本発明の第４の工程は、図９に示す如く、各搭載部６３の半導体素子５２を一括して被覆し、分離溝６１に充填されるように絶縁性樹脂５０で共通モールドすることにある。
【００７８】
本工程では、図９（Ａ）に示すように、絶縁性樹脂５０は半導体素子５２Ａ、５２Ｂを完全に被覆し、導電パターン５１間の分離溝６１には絶縁性樹脂５０が充填されてた導電パターン５１Ａ、５１Ｂ、５１Ｃの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂５０により導電パターン５１が支持されている。
【００７９】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８０】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図９（Ｂ）に示すように各ブロック６２は１つの共通のモールド金型に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５０で共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００８１】
導電箔６０表面に被覆された絶縁性樹脂５０の厚さは、半導体素子５２のボンディングワイヤー５５Ａの最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８２】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、導電パターン５１となる導電箔６０が支持基板となることである。従来では、図１３の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔６０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００８３】
また分離溝６１は、導電箔の厚みよりも浅く形成されているため、導電箔６０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔６０として一体で取り扱え、絶縁性樹脂５０をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００８４】
本発明の第５の工程は、図９（Ａ）に示す如く、絶縁性樹脂５０が露出するまで、導電箔６０の裏面全域をエッチングすることにある。
【００８５】
本工程は、導電箔６０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００８６】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０を露出させている。この露出される面を図９（Ａ）では点線で示している。その結果、約４０μｍの厚さの導電パターン５１となって分離される。また、絶縁性樹脂５０が露出する手前まで、導電箔６０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。更に、導電箔６０を点線で示す位置まで全面ウェトエッチングし、絶縁性樹脂５０を露出させても良い。
【００８７】
この結果、絶縁性樹脂５０に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝６１に充填された絶縁性樹脂５０の表面と導電パターン５１の表面は、実質的に一致している構造となっている。従って、本発明の半導体装置５３は図１３に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００８８】
更に、導電パターン５１の裏面処理を行い、図１に示す最終構造を得る。すなわち、必要によって露出した導電パターン５１に半田等の導電材を被着し、半導体装置として完成する。
【００８９】
本発明の第６の工程は、図１０に示す如く、絶縁性樹脂５０で一括してモールドされた各搭載部６３の半導体素子５２の特性の測定を行うことにある。
【００９０】
前工程で導電箔６０の裏面エッチングをした後に、導電箔６０から各ブロック６２が切り離される。このブロック６２は絶縁性樹脂５０で導電箔６０の残余部と連結されているので、切断金型を用いず機械的に導電箔６０の残余部から剥がすことで達成できる。
【００９１】
各ブロック６２の裏面には図１０に示すように導電パターン５１の裏面が露出されており、各搭載部６５が導電パターン５１形成時と全く同一にマトリックス状に配列されている。この導電パターン５１の絶縁性樹脂５０から露出した裏面電極５６にプローブ６８を当てて、各搭載部６５の半導体素子５２の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【００９２】
本工程では、各搭載部６５の半導体装置５３は絶縁性樹脂５０でブロック６２毎に一体で支持されているので、個別にバラバラに分離されていない。従って、テスターの載置台に置かれたブロック６２は搭載部６５のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック６２の各搭載部６５の半導体装置５３の測定を行える。すなわち、従来必要であった半導体装置の表裏の判別、電極の位置の認識等が不要にできるので、測定時間の大幅な短縮を図れる。
【００９３】
本発明の第７の工程は、図１１に示す如く、絶縁性樹脂５０を各搭載部６５毎にダイシングにより分離することにある。
【００９４】
本工程では、ブロック６２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード６９で各搭載部６５間のダイシングライン７０に沿って分離溝６１の絶縁性樹脂５０をダイシングし、個別の半導体装置５３に分離する。
【００９５】
本工程で、ダイシングブレード６９はほぼ絶縁性樹脂５０を切断する切削深さで行い、ダイシング装置からブロック６２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの周辺の枠状のパターン６６の内側の相対向する位置合わせマーク６７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン７０をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００９６】
【発明の効果】
本発明の半導体装置およびその製造方法によれば、以下に示すような効果を奏することができる。
【００９７】
第１に、ワイヤボンディングを行う金属細線をＭ字に変形させることによって、金属細線の下方の導電パターン上に、チップ部品を実装することができる。従って、半導体装置の実装密度を向上させることができる。
【００９８】
第２に、金属細線の下方にチップ部品を設けることにより、半導体素子の近傍にノイズ対策のチップ部品を設けることができる。従って、ノイズ対策の効果を最大にすることができる。ここで、ノイズ対策のチップ部品とは、バンドパスコンデンサ、ダンピング抵抗、ノイズ対策用インダクタ等である。
【００９９】
第３に、本発明の半導体装置はノイズ対策のチップ部品を内蔵している。従って、本発明では半導体素子、ノイズ対策のチップ部品等の実装密度が高い半導体装置の、ピンコンパチが可能となる。
【０１００】
第４に、本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の製造フローを説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】従来の回路装置の実装構造を説明する図である。
【図１３】従来の回路装置を説明する図である。
【図１４】従来の回路装置の製造方法を説明する図である。
【図１５】従来の製造フローを説明する図である。
【符号の説明】
５０ 絶縁性樹脂
５１ 導電パターン
５２Ａ 回路素子
５２Ｂ チップ部品
５３ 回路装置
５５Ａ 金属細線
６１ 分離溝
６２ ブロック
Claims (6)
- 複数の導電パターンと、前記複数の導電パターンの中の一つである第１の導電パターン上に固着されたＬＳＩから成る半導体素子と、前記半導体素子の近傍で、前記複数の導電パターンの中の一つである第２の導電パターンと、前記第２の導電パターン上に固着されたノイズ対策用のチップ部品と、前記チップ部品の外部にある前記複数の導電パターンの中の一つである第３の導電パターンと、前記半導体素子の電極に一端を接続され、前記チップ部品を越えて他端が前記第３の導電パターンに接続された金属細線とを有し、
前記半導体素子を囲んで内側から、複数の前記チップ部品と前記第３の導電パターンが設けられ、前記第２の導電パターンおよび前記チップ部品は、前記金属細線の下方に設けられることを特徴とする半導体装置。 - 前記半導体素子は、スタック構造を有していることを特徴とする請求項１に記載された半導体装置。
- 前記半導体素子、前記チップ部品および前記金属細線を被覆する絶縁性樹脂が設けられる請求項１または請求項２に記載の半導体装置。
- 前記金属細線は、Ｍ字に変形される事で、前記チップ部品を設けるためのスペースが設けられる請求項１、請求項２または請求項3に記載の半導体装置。
- 前記導電パターンは、パッケージとなる前記絶縁樹脂の裏面に露出する請求項４に記載の半導体装置。
- 前記チップ部品は、バンドパスコンデンサ、ダンピング抵抗またはノイズ対策用インダクタを含む高周波部品のいずれかであることを特徴とする請求項１〜請求項５のいずれかに記載された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223387A JP4618941B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223387A JP4618941B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037239A JP2003037239A (ja) | 2003-02-07 |
| JP4618941B2 true JP4618941B2 (ja) | 2011-01-26 |
Family
ID=19056734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223387A Expired - Fee Related JP4618941B2 (ja) | 2001-07-24 | 2001-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4618941B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156797A (ja) * | 2004-11-30 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US10655792B2 (en) | 2014-09-28 | 2020-05-19 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED bulb lamp |
| US10487987B2 (en) | 2015-08-17 | 2019-11-26 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED filament |
| US10240724B2 (en) | 2015-08-17 | 2019-03-26 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED filament |
| US10544905B2 (en) | 2014-09-28 | 2020-01-28 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED bulb lamp |
| US9995474B2 (en) | 2015-06-10 | 2018-06-12 | Jiaxing Super Lighting Electric Appliance Co., Ltd. | LED filament, LED filament assembly and LED bulb |
| US10473271B2 (en) | 2015-08-17 | 2019-11-12 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED filament module and LED light bulb |
| US10677396B2 (en) | 2006-07-22 | 2020-06-09 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED light bulb with symmetrical filament |
| US11259372B2 (en) | 2015-06-10 | 2022-02-22 | Zhejiang Super Lighting Electric Appliance Co., Ltd | High-efficiency LED light bulb with LED filament therein |
| US11015764B2 (en) | 2014-09-28 | 2021-05-25 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED light bulb with flexible LED filament having perpendicular connecting wires |
| US11686436B2 (en) | 2014-09-28 | 2023-06-27 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED filament and light bulb using LED filament |
| US11543083B2 (en) | 2014-09-28 | 2023-01-03 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED filament and LED light bulb |
| US11525547B2 (en) | 2014-09-28 | 2022-12-13 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED light bulb with curved filament |
| US11690148B2 (en) | 2014-09-28 | 2023-06-27 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED filament and LED light bulb |
| US10784428B2 (en) | 2014-09-28 | 2020-09-22 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED filament and LED light bulb |
| US11073248B2 (en) | 2014-09-28 | 2021-07-27 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED bulb lamp |
| US11085591B2 (en) | 2014-09-28 | 2021-08-10 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED light bulb with curved filament |
| US10982816B2 (en) | 2014-09-28 | 2021-04-20 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED light bulb having uniform light emmision |
| US11028970B2 (en) | 2014-09-28 | 2021-06-08 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED filament light bulb having organosilicon-modified polyimide resin composition filament base layer |
| US10845008B2 (en) | 2014-09-28 | 2020-11-24 | Zhejiang Super Lighting Electric Appliance Co., Ltd. | LED filament and LED light bulb |
| US11421827B2 (en) | 2015-06-19 | 2022-08-23 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED filament and LED light bulb |
| US10976009B2 (en) | 2014-09-28 | 2021-04-13 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED filament light bulb |
| US11168844B2 (en) | 2015-08-17 | 2021-11-09 | Zhejiang Super Lighting Electric Appliance Co., Ltd | LED light bulb having filament with segmented light conversion layer |
| GB2543139B (en) * | 2015-08-17 | 2018-05-23 | Jiaxing Super Lighting Electric Appliance Co Ltd | LED light bulb and LED filament thereof |
| US10359152B2 (en) | 2015-08-17 | 2019-07-23 | Zhejiang Super Lighting Electric Appliance Co, Ltd | LED filament and LED light bulb |
| US10790419B2 (en) | 2017-12-26 | 2020-09-29 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED filament and LED light bulb |
| WO2019129035A1 (en) | 2017-12-26 | 2019-07-04 | Jiaxing Super Lighting Electric Appliance Co., Ltd | Led filament and led light bulb |
| JP7245037B2 (ja) | 2018-11-30 | 2023-03-23 | ローム株式会社 | 半導体装置 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62193729U (ja) * | 1986-05-30 | 1987-12-09 | ||
| JPS646041U (ja) * | 1987-06-30 | 1989-01-13 | ||
| JPH0245676U (ja) * | 1988-09-22 | 1990-03-29 | ||
| JPH0362566A (ja) * | 1989-01-17 | 1991-03-18 | Texas Instr Inc <Ti> | デカップリングコンデンサを備えた集積回路パッケージ |
| JPH0379453U (ja) * | 1989-12-06 | 1991-08-13 | ||
| JPH05343604A (ja) * | 1992-06-10 | 1993-12-24 | Sony Corp | ハイブリッドｉｃとその製造方法 |
| JPH0730046A (ja) * | 1993-07-15 | 1995-01-31 | Toshiba Corp | 半導体装置、リードフレーム及び半導体装置の製造方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
| JP2001077235A (ja) * | 1999-09-06 | 2001-03-23 | Mitsui High Tec Inc | 半導体素子搭載用基板 |
| JP2001127199A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
-
2001
- 2001-07-24 JP JP2001223387A patent/JP4618941B2/ja not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62193729U (ja) * | 1986-05-30 | 1987-12-09 | ||
| JPS646041U (ja) * | 1987-06-30 | 1989-01-13 | ||
| JPH0245676U (ja) * | 1988-09-22 | 1990-03-29 | ||
| JPH0362566A (ja) * | 1989-01-17 | 1991-03-18 | Texas Instr Inc <Ti> | デカップリングコンデンサを備えた集積回路パッケージ |
| JPH0379453U (ja) * | 1989-12-06 | 1991-08-13 | ||
| JPH05343604A (ja) * | 1992-06-10 | 1993-12-24 | Sony Corp | ハイブリッドｉｃとその製造方法 |
| JPH0730046A (ja) * | 1993-07-15 | 1995-01-31 | Toshiba Corp | 半導体装置、リードフレーム及び半導体装置の製造方法 |
| JPH11195733A (ja) * | 1997-10-28 | 1999-07-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 |
| JP2000091751A (ja) * | 1998-09-10 | 2000-03-31 | Toyo Commun Equip Co Ltd | 積層基板を用いた高周波回路 |
| JP2001077235A (ja) * | 1999-09-06 | 2001-03-23 | Mitsui High Tec Inc | 半導体素子搭載用基板 |
| JP2001127199A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003037239A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4618941B2 (ja) | 半導体装置 | |
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| JP3963655B2 (ja) | 回路装置の製造方法 | |
| JP4761662B2 (ja) | 回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP2005286057A (ja) | 回路装置およびその製造方法 | |
| JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP4803931B2 (ja) | 回路モジュール | |
| JP4698080B2 (ja) | 回路装置の製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP4342157B2 (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP3600135B2 (ja) | 回路装置の製造方法 | |
| JP4334187B2 (ja) | 回路装置の製造方法 | |
| JP4471559B2 (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3600136B2 (ja) | 回路装置の製造方法 | |
| JP4393038B2 (ja) | 回路装置の製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP4708625B2 (ja) | ボンディング装置およびそれを用いた半導体装置の製造方法 | |
| JP2003188333A (ja) | 半導体装置およびその製造方法 | |
| JP3600134B2 (ja) | 回路装置の製造方法 | |
| JP3643764B2 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |