JP2001298039A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001298039A
JP2001298039A JP2000110301A JP2000110301A JP2001298039A JP 2001298039 A JP2001298039 A JP 2001298039A JP 2000110301 A JP2000110301 A JP 2000110301A JP 2000110301 A JP2000110301 A JP 2000110301A JP 2001298039 A JP2001298039 A JP 2001298039A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
semiconductor element
carrier
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000110301A
Other languages
English (en)
Inventor
Toshitaka Akaboshi
年隆 赤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000110301A priority Critical patent/JP2001298039A/ja
Publication of JP2001298039A publication Critical patent/JP2001298039A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 配線領域が半導体素子のサイズよりも大きく
なってしまい、半導体キャリアが大きくなり、全体とし
て半導体装置が大きくなり、小型化が達成できない。 【解決手段】 複数列で千鳥配置された半導体キャリア
３上面の電極２の各電極ピッチは、半導体素子４上の電
極５の電極ピッチの２倍で配列され、また複数列で千鳥
配置された半導体キャリア３上面の電極２の各々の列ピ
ッチは、半導体素子４上の電極５の電極ピッチと等倍に
することにより、ワイヤ６によって半導体素子４と電気
的に接続される半導体キャリア３上の電極２の配線領域
が半導体素子４のサイズと同等にすることができ、しか
も、ワイヤボンディングする際、隣接する電極に接続さ
れているワイヤが互いに干渉せずに電気的接続が可能
で、配線領域に支配されることなくパッケージの小型化
を容易に実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の集積
回路部を保護し、かつ外部装置と半導体素子の電気的接
続を安定に確保し、さらにもっとも高密度な実装を可能
としたチップサイズパッケージ化した半導体装置に関す
るものである。
【０００２】
【従来の技術】以下、従来の半導体装置について図面を
参照しながら説明する。
【０００３】図９は従来の半導体装置の平面図である。
図１０は従来の半導体装置の断面図であり、図９のＣ−
Ｃ’線部分の断面を示している。図１１は、従来の半導
体装置にかかる半導体素子上の電極と半導体キャリア上
の電極との関係を示す平面図である。図９、図１０、図
１１において、従来の半導体装置の構成について説明す
る。
【０００４】表面に電極１０１を持つ半導体素子１０２
が、底面に外部電極端子１０３と上面に外部電極端子１
０３と電気的に接続した複数の電極１０４をもつ半導体
キャリア１０５に実装されている。半導体キャリア１０
５上面の電極１０４は、半導体キャリア１０５上面の周
辺に一列に配置されている。半導体素子１０２表面の電
極１０１と半導体キャリア１０５上面の電極１０４はワ
イヤボンディング法によりワイヤ１０６で電気的に接続
されている。これらの電極１０４は、ワイヤボンディン
グする際に、隣接する電極に対して互いに干渉しないよ
うに電極の配列方向に対して一定の電極ピッチ１０７が
設けられている。この電極ピッチ１０７は半導体素子１
０２上の電極ピッチ１０８よりも長くなっている。さら
に、半導体素子１０２と半導体キャリア１０５上面とワ
イヤ１０６の領域を絶縁性樹脂１０９により封止されて
いる。
【０００５】従来の半導体装置において、半導体キャリ
ア１０５の電極１０４の電極ピッチ１０７は１４０［μ
ｍ］であり、半導体素子１０２の電極１０１の電極ピッ
チ１０８は８０［μｍ］である。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置では、ワイヤによって半導体素子と電気
接続される半導体キャリア上面の周辺に配置される電極
が、半導体素子上の電極ピッチよりも大きい間隔で一列
になっているため、配線領域が半導体素子のサイズより
も大きくなってしまう。この結果、半導体キャリアが大
きくなり、それにともない全体として半導体装置も大き
くなってしまい、小型化を達成できないという課題があ
った。
【０００７】本発明は前記従来の課題を解決するもの
で、外部装置と半導体素子の電気的接続の安定性、生産
性を確保しつつ半導体キャリア上の配線領域を縮小する
ことができ、この半導体キャリア上の配線領域に支配さ
れることなくパッケージの小型化、多機能化に優れた半
導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、以下のような構成を有
している。すなわち、外部電極端子をその底面に有し、
前記外部電極端子と電気的に接続した複数の電極をその
上面に有した半導体キャリアと、前記半導体キャリア上
に実装された半導体素子と、前記半導体キャリア上面の
複数の電極と前記半導体素子とを電気接続したワイヤ
と、前記半導体キャリア上面と前記半導体素子と前記ワ
イヤとを封止した絶縁樹脂よりなる半導体装置におい
て、前記半導体キャリア上面の複数の電極の各々は、前
記半導体キャリア上面の面内において千鳥状に配置され
ていることを特徴とし、千鳥状に配置された半導体キャ
リア上面の複数の電極は、半導体素子に近接する内側の
列の電極ピッチが前記半導体素子上の電極ピッチの２倍
である配列と、かつ外側の列の電極ピッチが前記半導体
素子上の電極ピッチの２倍である配列と、かつ前記外側
の列の電極と前記内側の列の電極との配列方向の電極ピ
ッチが前記半導体素子上の電極ピッチと等倍である配列
とを有することを特徴とする半導体装置である。
【０００９】具体的には、千鳥状に配置された半導体キ
ャリア上面の複数の電極は、その千鳥配置において、半
導体素子に近接する内側の列の電極ピッチが前記半導体
素子上の電極ピッチの２倍である配列と、かつ外側の列
の電極ピッチが前記半導体素子上の電極ピッチの２倍で
ある配列と、かつ前記外側の列の電極と前記内側の列の
電極との配列方向の電極ピッチが前記半導体素子上の電
極ピッチと等倍である配列とを有する半導体装置であ
る。
【００１０】また、千鳥状に配置された半導体キャリア
上面の複数の電極は、その千鳥配置において、半導体素
子に近接する内側の列の電極ピッチと外側の列の電極ピ
ッチが各々２８０μｍ未満である半導体装置である。
【００１１】また本発明の半導体装置は、外部電極端子
をその底面に有し、前記外部電極端子と電気的に接続し
た第１の電極と第２の電極との複数の電極をその上面に
有した半導体キャリアと、前記半導体キャリア上面の前
記第１の電極とフリップチップ実装された第１の半導体
素子と、前記半導体キャリアと前記第１の半導体素子と
の間隔を封止した絶縁樹脂と、前記第１の半導体素子の
背面に接着剤を介して実装された第２の半導体素子と、
前記第２の半導体素子と前記半導体キャリア上面の第２
の電極とを電気的に接続したワイヤと、少なくとも前記
半導体キャリアの上面であって、前記第１の半導体素
子、前記第２の半導体素子、および前記第２の半導体素
子と前記半導体キャリアの第２の電極とを接続したワイ
ヤとを封止した絶縁樹脂とよりなる半導体装置におい
て、前記半導体キャリア上面の第２の電極の各々は、前
記半導体キャリア上面の面内において千鳥状に配置され
ていることを特徴とし、千鳥状に配置された半導体キャ
リア上面の複数の電極は、前記第２の半導体素子に近接
する内側の列の電極ピッチが前記第２の半導体素子上の
電極ピッチの２倍である配列と、かつ外側の列の電極ピ
ッチが前記第２の半導体素子上の電極ピッチの２倍であ
る配列と、かつ前記外側の列の電極と前記内側の列の電
極との配列方向の電極ピッチが前記第２の半導体素子上
の電極ピッチと等倍である配列とを有することを特徴と
する半導体装置である。
【００１２】具体的には、千鳥状に配置された半導体キ
ャリア上面の複数の電極は、その千鳥配置において、半
導体素子に近接する内側の列の電極ピッチが前記半導体
素子上の電極ピッチの２倍である配列と、かつ外側の列
の電極ピッチが前記半導体素子上の電極ピッチの２倍で
ある配列と、かつ前記外側の列の電極と前記内側の列の
電極との配列方向の電極ピッチが前記半導体素子上の電
極ピッチと等倍である配列とを有する半導体装置であ
る。
【００１３】また、千鳥状に配置された半導体キャリア
上面の複数の電極は、その千鳥配置において、半導体素
子に近接する内側の列の電極ピッチと外側の列の電極ピ
ッチが各々２８０［μｍ］未満である半導体装置であ
る。
【００１４】前記構成の通りに半導体キャリア上の電極
を配置することにより、外部装置と半導体素子の電気的
接続の安定性、生産性を確保しつつワイヤによる配線領
域を縮小化することができ、この配線領域に支配される
ことなくパッケージの小型化を容易に実現できる。
【００１５】また、千鳥状に配置された半導体キャリア
上面の複数の電極を、半導体素子に近接する内側の列の
電極ピッチを半導体素子上の電極ピッチの２倍である配
列にし、かつ外側の列の電極ピッチを半導体素子上の電
極ピッチの２倍である配列にし、かつ外側の列の電極と
内側の列の電極との配列方向の電極ピッチを半導体素子
上の電極ピッチと等倍である配列にすることにより、半
導体キャリア上のワイヤによる配線領域を半導体素子の
サイズと等しくすることができ、外部装置と半導体素子
の電気的接続の安定性、生産性を確保しつつワイヤによ
る配線領域をもっとも縮小することができ、配線領域に
支配されることなくパッケージの小型化を容易に実現で
きる。
【００１６】また、千鳥状に配置された半導体キャリア
上面の複数の電極を、半導体素子に近接する内側の列の
電極ピッチと外側の列の電極ピッチが各々２８０［μ
ｍ］未満であることにより、電気的接続の安定性、生産
性を確保した場合に半導体キャリア上に形成できる最小
電極ピッチ１４０［μｍ］よりも半導体素子上の電極ピ
ッチが小さいことを示し、半導体キャリア上の電極が１
列であった場合に半導体素子のサイズより大きくなって
しまう配線領域を半導体素子のサイズと同等にすること
ができ、外部装置と半導体素子の電気的接続の安定性、
生産性を確保しつつワイヤによる配線領域をもっとも縮
小することができ、配線領域に支配されることなくパッ
ケージの小型化を容易に実現できる。
【００１７】
【発明の実施の形態】以下、本発明の半導体装置の一実
施形態について図面を参照しながら説明する。
【００１８】まず、第１の実施形態について説明する。
図１は本実施形態にかかる半導体装置の平面図である。
図２は本実施形態にかかる半導体装置の背面図である。
図３は本実施形態にかかる半導体装置の断面図であり、
図１のＡ−Ａ’線部分の断面を示している。図４は、本
発明の一実施形態にかかる半導体素子上の電極と半導体
キャリア上の電極との関係を示す平面図である。
【００１９】外部電極端子１を底面に有し、外部電極端
子１と電気的に接続した複数の電極２をその上面に有し
た半導体キャリア３上面に半導体素子４が実装されてい
る。半導体キャリア３上面の複数の電極２と半導体素子
４上の電極５とをワイヤ６によって電気的に接続されて
いる。さらに、半導体キャリア３上面と半導体素子４と
ワイヤ６とを絶縁樹脂７によって封止されている。
【００２０】前記構成において、半導体キャリア３上面
の電極２は、半導体キャリア３上面の周辺に位置してい
る。半導体素子４に近接する電極の内側の列８は、電極
ピッチ９が半導体素子４上の電極ピッチ１０の２倍で配
列されている。また、電極の外側の列１１は電極ピッチ
１２が前記半導体素子４上の電極ピッチ１０の２倍で配
列されている。さらに、半導体キャリア３上面の電極の
外側の列１１の電極と内側の列の電極８との配列方向の
電極ピッチ１３が半導体素子４上の電極ピッチ１０と等
倍になっている。なお、本実施形態でいうピッチとは、
１つの電極の中心から隣接する１つの電極の中心までの
距離を示し、電極と電極とのスペースではない。
【００２１】このような構造により、ワイヤ６によって
半導体素子４と電気的に接続される半導体キャリア３上
の電極２の配線領域が半導体素子４のサイズと同等にす
ることができる。しかも、半導体キャリア３上の内側の
列の電極８の電極ピッチ９と外側の列の電極１１の電極
ピッチ１２が半導体素子４上の電極ピッチ１０の２倍を
有していることにより、ワイヤボンディングする際、隣
接する電極に接続されているワイヤが互いに干渉せずに
電気的接続を実現でき、ワイヤによって電気接続される
半導体キャリア上の配線領域をワイヤによって電気接続
される半導体素子と同等のサイズにすることができ、こ
の配線領域に支配されることなくパッケージの小型化を
容易に実現できる。
【００２２】また本実施形態では、千鳥状に配置された
半導体キャリア３の上面の複数の電極は、その千鳥配置
において、半導体素子４に近接する内側の列８の電極ピ
ッチ９と外側の列１１の電極ピッチ１２を各々２８０
［μｍ］未満としている。この場合の半導体素子４の電
極ピッチ１０は１４０［μｍ］未満である。これによ
り、電気的接続の安定性、生産性を確保した場合に半導
体キャリア３上に形成できる最小電極ピッチ１４０［μ
ｍ］よりも半導体素子４上の電極ピッチ１０が小さいこ
とを示し、半導体キャリア３上の電極が１列であった場
合に半導体素子４のサイズより大きくなってしまう配線
領域を半導体素子４のサイズと同等にすることができ、
外部装置と半導体素子の電気的接続の安定性、生産性を
確保しつつワイヤによる配線領域をもっとも縮小するこ
とができ、配線領域に支配されることなくパッケージの
小型化を容易に実現できる。
【００２３】次に、第２の実施形態について説明する。
図５は本実施形態にかかる半導体装置の平面図である。
図６は本実施形態にかかる半導体装置の背面図である。
図７は本実施形態にかかる半導体装置の断面図であり、
図５のＢ−Ｂ’線部分の断面を示している。図８は、本
発明の一実施形態にかかる半導体素子上の電極と半導体
キャリア上の電極との関係を示す平面図である。
【００２４】表面の電極（図示せず）に、Ａｕバンプ１
４が形成されている第１の半導体素子１５が、その表面
側を下にして裏面に外部電極端子１６を持つ半導体キャ
リア１７に接合されている。半導体キャリア１７の上面
には、第１の半導体素子１５との導通のための複数の第
１の電極１８と、第２の半導体素子１９上の電極２０と
の導通のための複数の第２の電極２１が形成されてい
る。この第１の電極１８と第１の半導体素子１５上に形
成されたＡｕバンプ１４とが導電性接着剤２２で接合さ
れている。導電性接着剤２２はＡｕバンプ１４にあらか
じめ供給されている。そして、接合された第１の半導体
素子１５と半導体キャリア１７との間の隙間と第１の半
導体素子１５の端部とは絶縁性の封止樹脂２３により充
填被覆されている。さらに、第１の半導体素子１５の背
面に接着剤２４を介して第２の半導体素子１９が実装さ
れており、第２の半導体素子１９上の電極２０と半導体
キャリア１７上面の第２の電極２１とをワイヤ２５によ
って電気的に接続されている。
【００２５】さらに絶縁性の樹脂２６により、半導体キ
ャリア１７の上面と、第１の半導体素子１５と、第２の
半導体素子１９と、第２の半導体素子１９上の電極２０
と半導体キャリア１７上面の第２の電極２１とを接続し
たワイヤ２５とを封止している。
【００２６】前記構成において、半導体キャリア１７上
の第２の電極２１は、半導体キャリア１７上面の周辺に
位置している。第２の半導体素子１９に近接する第２の
電極２１の内側の列の電極２７は、電極ピッチ２８が第
２の半導体素子１９上の電極ピッチ２９の２倍で配列さ
れている。また、第２の電極２１の外側の列の電極３０
は電極ピッチ３１が第２の半導体素子１９上の電極ピッ
チ２９の２倍で配列されている。さらに、第２の電極２
１の外側の列の電極３０と内側の列の電極２７との配列
方向の電極ピッチ３２が第２の半導体素子１９上の電極
ピッチ２９と等倍になっている。
【００２７】このような構造により、ワイヤ２５によっ
て第２の半導体素子１９と電気的に接続される半導体キ
ャリア１７上の第２の電極２１の配線領域が第２の半導
体素子１９のサイズと同等にすることができる。しか
も、第２の電極２１の内側の列の電極２７の電極ピッチ
２８と外側の列の電極３０の電極ピッチ３１が第２の半
導体素子１９上の電極ピッチ２９の２倍を有しているこ
とにより、ワイヤボンディングする際、隣接する電極に
接続されているワイヤ２５が互いに干渉せずに電気的接
続を実現でき、ワイヤ２５によって電気接続される半導
体キャリア１７上の配線領域をワイヤ２５によって電気
接続される第２の半導体素子１９と同等のサイズにする
ことができ、この配線領域に支配されることなくパッケ
ージの小型化を容易に実現できる。
【００２８】また本実施形態では、千鳥状に配置された
半導体キャリア１７の上面の複数の電極は、その千鳥配
置において、半導体素子１９に近接する内側の列の電極
ピッチ２８と外側の列の電極ピッチ３１を各々２８０
［μｍ］未満としている。この場合の半導体素子１９の
電極ピッチ２９は１４０［μｍ］未満である。これによ
り、電気的接続の安定性、生産性を確保した場合に半導
体キャリア１７上に形成できる最小電極ピッチ１４０
［μｍ］よりも半導体素子１９上の電極ピッチが小さい
ことを示し、半導体キャリア１７上の電極が１列であっ
た場合に半導体素子１９のサイズより大きくなってしま
う配線領域を半導体素子１９のサイズと同等にすること
ができ、外部装置と半導体素子の電気的接続の安定性、
生産性を確保しつつワイヤによる配線領域をもっとも縮
小することができ、配線領域に支配されることなくパッ
ケージの小型化を容易に実現できる。
【００２９】本実施形態では、半導体装置として、半導
体素子を１つ搭載した場合と、２つの半導体素子を積層
させて搭載した場合とについて各々、その実施形態につ
いて説明したが、半導体素子が３つ、４つと多層積層の
場合であっても本実施形態で説明したように、半導体素
子が搭載される半導体キャリア上面に形成された第２の
電極をワイヤによって電気接続される半導体素子に近接
する第２の電極の内側の列の電極ピッチをワイヤによっ
て電気接続される半導体素子上の電極ピッチの２倍で配
列し、また、第２の電極の外側の列の電極ピッチをワイ
ヤによって電気接続される半導体素子上の電極ピッチの
２倍で配列し、さらに、第２の電極の外側の列の電極と
内側の列の電極との配列方向の電極ピッチをワイヤによ
って電気接続される半導体素子上の電極ピッチと等倍に
することにより、ワイヤボンディングする際、隣接する
電極に接続されているワイヤが互いに干渉せずに電気的
接続を実現でき、ワイヤによって電気接続される半導体
キャリア上の配線領域をワイヤによって電気接続される
半導体素子と同等のサイズにすることができ、この配線
領域に支配されることなくパッケージの小型化を容易に
実現できる。
【００３０】
【発明の効果】以上、実施の形態で説明した通り、本発
明の半導体装置は、外部装置と半導体素子の電気的接続
の安定性、生産性を確保しつつ半導体キャリア上の配線
領域を縮小することができ、この半導体キャリア上の配
線領域に支配されることなくパッケージの小型化、多機
能化に優れた半導体装置である。
【００３１】また、千鳥状に配置された半導体キャリア
上面の複数の電極を、半導体素子に近接する内側の列の
電極ピッチを半導体素子上の電極ピッチの２倍である配
列にし、かつ外側の列の電極ピッチを半導体素子上の電
極ピッチの２倍である配列にし、かつ外側の列の電極と
内側の列の電極との配列方向の電極ピッチを半導体素子
上の電極ピッチと等倍である配列にするものであり、半
導体キャリア上のワイヤによる配線領域を半導体素子の
サイズと等しくすることができ、外部装置と半導体素子
の電気的接続の安定性、生産性を確保しつつワイヤによ
る配線領域をもっとも縮小することができ、配線領域に
支配されることなくパッケージの小型化を容易に実現で
きるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる半導体装置の平面
図
【図２】本発明の一実施形態にかかる半導体装置の背面
図
【図３】本発明の一実施形態にかかる半導体装置の断面
図
【図４】本発明の一実施形態にかかる半導体素子上の電
極と半導体キャリア上の電極との関係を示す平面図
【図５】本発明の一実施形態にかかる半導体装置の平面
図
【図６】本発明の一実施形態にかかる半導体装置の背面
図
【図７】本発明の一実施形態にかかる半導体装置の断面
図
【図８】本発明の一実施形態にかかる半導体素子上の電
極と半導体キャリア上の電極との関係を示す平面図
【図９】従来の半導体装置を示す平面図
【図１０】従来の半導体装置を示す断面図
【図１１】従来の半導体装置にかかる半導体素子上の電
極と半導体キャリア上の電極との関係を示す平面図
【符号の説明】
１ 外部電極端子 ２ 電極 ３ 半導体キャリア ４ 半導体素子 ５ 電極 ６ ワイヤ ７ 絶縁樹脂 ８ 内側の列 ９ 電極ピッチ １０ 電極ピッチ １１ 外側の列 １２ 電極ピッチ １３ 電極ピッチ １４ Ａｕバンプ １５ 第１の半導体素子 １６ 外部電極端子 １７ 半導体キャリア １８ 第１の電極 １９ 第２の半導体素子 ２０ 電極 ２１ 第２の電極 ２２ 導電性接着剤 ２３ 封止樹脂 ２４ 接着剤 ２５ ワイヤ ２６ 樹脂 ２７ 電極 ２８ 電極ピッチ ２９ 電極ピッチ ３０ 電極 ３１ 電極ピッチ ３２ 電極ピッチ １０１ 電極 １０２ 半導体素子 １０３ 外部電極端子 １０４ 電極 １０５ 半導体キャリア １０６ ワイヤ １０７ 電極ピッチ １０８ 電極ピッチ １０９ 絶縁性樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 外部電極端子をその底面に有し、前記外
    部電極端子と電気的に接続した複数の電極をその上面に
    有した半導体キャリアと、前記半導体キャリア上に実装
    された半導体素子と、前記半導体キャリア上面の複数の
    電極と前記半導体素子とを電気接続したワイヤと、前記
    半導体キャリア上面と前記半導体素子と前記ワイヤとを
    封止した絶縁樹脂よりなる半導体装置において、前記半
    導体キャリア上面の複数の電極の各々は、前記半導体キ
    ャリア上面の面内において千鳥状に配置されていること
    を特徴とする半導体装置。
  2. 【請求項２】 千鳥状に配置された半導体キャリア上面
    の複数の電極は、その千鳥配置において、半導体素子に
    近接する内側の列の電極ピッチが前記半導体素子上の電
    極ピッチの２倍である配列と、かつ外側の列の電極ピッ
    チが前記半導体素子上の電極ピッチの２倍である配列
    と、かつ前記外側の列の電極と前記内側の列の電極との
    配列方向の電極ピッチが前記半導体素子上の電極ピッチ
    と等倍である配列とを有することを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 千鳥状に配置された半導体キャリア上面
    の複数の電極は、その千鳥配置において、半導体素子に
    近接する内側の列の電極ピッチと外側の列の電極ピッチ
    が各々２８０［μｍ］未満であることを特徴とする請求
    項１に記載の半導体装置。
  4. 【請求項４】 外部電極端子をその底面に有し、前記外
    部電極端子と電気的に接続した第１の電極と第２の電極
    との複数の電極をその上面に有した半導体キャリアと、
    前記半導体キャリア上面の前記第１の電極とフリップチ
    ップ実装された第１の半導体素子と、前記半導体キャリ
    アと前記第１の半導体素子との間隔を封止した絶縁樹脂
    と、前記第１の半導体素子の背面に接着剤を介して実装
    された第２の半導体素子と、前記第２の半導体素子と前
    記半導体キャリア上面の第２の電極とを電気的に接続し
    たワイヤと、少なくとも前記半導体キャリアの上面であ
    って、前記第１の半導体素子、前記第２の半導体素子、
    および前記第２の半導体素子と前記半導体キャリアの第
    ２の電極とを接続したワイヤとを封止した絶縁樹脂とよ
    りなる半導体装置において、前記半導体キャリア上面の
    第２の電極の各々は、前記半導体キャリア上面の面内に
    おいて千鳥状に配置されていることを特徴とする半導体
    装置。
  5. 【請求項５】 千鳥状に配置された半導体キャリア上面
    の複数の電極は、その千鳥配置において、半導体素子に
    近接する内側の列の電極ピッチが前記半導体素子上の電
    極ピッチの２倍である配列と、かつ外側の列の電極ピッ
    チが前記半導体素子上の電極ピッチの２倍である配列
    と、かつ前記外側の列の電極と前記内側の列の電極との
    配列方向の電極ピッチが前記半導体素子上の電極ピッチ
    と等倍である配列とを有することを特徴とする請求項３
    に記載の半導体装置。
  6. 【請求項６】 千鳥状に配置された半導体キャリア上面
    の複数の電極は、その千鳥配置において、半導体素子に
    近接する内側の列の電極ピッチと外側の列の電極ピッチ
    が各々２８０［μｍ］未満であることを特徴とする請求
    項４に記載の半導体装置。
JP2000110301A 2000-04-12 2000-04-12 半導体装置 Pending JP2001298039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000110301A JP2001298039A (ja) 2000-04-12 2000-04-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000110301A JP2001298039A (ja) 2000-04-12 2000-04-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2001298039A true JP2001298039A (ja) 2001-10-26

Family

ID=18622838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000110301A Pending JP2001298039A (ja) 2000-04-12 2000-04-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2001298039A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183934A (ja) * 2003-11-28 2005-07-07 Nec Electronics Corp オフセット接合型マルチチップ半導体装置
US7675168B2 (en) 2005-02-25 2010-03-09 Agere Systems Inc. Integrated circuit with staggered differential wire bond pairs
US8569898B2 (en) 2009-05-15 2013-10-29 Elpida Memory, Inc. Semiconductor device
KR101487911B1 (ko) * 2007-06-27 2015-01-29 스태츠 칩팩 엘티디 오버행 접속 스택을 구비하는 집적회로 패키지 시스템

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283653A (ja) * 1986-06-02 1987-12-09 Toshiba Corp 半導体素子用リ−ド装置
JPS6384128A (ja) * 1986-09-29 1988-04-14 Oki Electric Ind Co Ltd 混成集積回路装置
JPH02114931A (ja) * 1988-10-26 1990-04-27 Toshiba Corp 電子内視鏡画像処理装置
JPH042027A (ja) * 1990-04-19 1992-01-07 Matsushita Electric Ind Co Ltd 平面形表示装置の製造方法
JPH05259374A (ja) * 1992-03-16 1993-10-08 Sumitomo Electric Ind Ltd 高密度実装配線基板およびその高密度実装方法
JPH09162353A (ja) * 1995-12-13 1997-06-20 Kokusai Electric Co Ltd ベアチップ薄膜回路素子の実装用配線基板および実装構造
JPH09260441A (ja) * 1996-03-26 1997-10-03 Mitsubishi Electric Corp 半導体装置
JPH1050747A (ja) * 1996-07-29 1998-02-20 Oki Electric Ind Co Ltd 基板配線構造
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH11233548A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 狭ピッチ電極半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283653A (ja) * 1986-06-02 1987-12-09 Toshiba Corp 半導体素子用リ−ド装置
JPS6384128A (ja) * 1986-09-29 1988-04-14 Oki Electric Ind Co Ltd 混成集積回路装置
JPH02114931A (ja) * 1988-10-26 1990-04-27 Toshiba Corp 電子内視鏡画像処理装置
JPH042027A (ja) * 1990-04-19 1992-01-07 Matsushita Electric Ind Co Ltd 平面形表示装置の製造方法
JPH05259374A (ja) * 1992-03-16 1993-10-08 Sumitomo Electric Ind Ltd 高密度実装配線基板およびその高密度実装方法
JPH09162353A (ja) * 1995-12-13 1997-06-20 Kokusai Electric Co Ltd ベアチップ薄膜回路素子の実装用配線基板および実装構造
JPH09260441A (ja) * 1996-03-26 1997-10-03 Mitsubishi Electric Corp 半導体装置
JPH1050747A (ja) * 1996-07-29 1998-02-20 Oki Electric Ind Co Ltd 基板配線構造
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH11233548A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 狭ピッチ電極半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183934A (ja) * 2003-11-28 2005-07-07 Nec Electronics Corp オフセット接合型マルチチップ半導体装置
JP4580730B2 (ja) * 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
US7675168B2 (en) 2005-02-25 2010-03-09 Agere Systems Inc. Integrated circuit with staggered differential wire bond pairs
US8084857B2 (en) 2005-02-25 2011-12-27 Agere Systems Method and article of manufacture for wire bonding with staggered differential wire bond pairs
KR101487911B1 (ko) * 2007-06-27 2015-01-29 스태츠 칩팩 엘티디 오버행 접속 스택을 구비하는 집적회로 패키지 시스템
US8569898B2 (en) 2009-05-15 2013-10-29 Elpida Memory, Inc. Semiconductor device
US8796077B2 (en) 2009-05-15 2014-08-05 PS4 Luxco, S.a.r.l. Semiconductor device

Similar Documents

Publication Publication Date Title
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US8299593B2 (en) Stack package made of chip scale packages
JP3393800B2 (ja) 半導体装置の製造方法
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US20160027723A1 (en) Semiconductor device
JP2002110898A (ja) 半導体装置
KR20040014156A (ko) 반도체장치
KR100255476B1 (ko) 볼 그리드 어레이 패키지
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
KR19990083610A (ko) 감소된두께를갖는반도체장치및그의제조방법
CN1568543B (zh) 半导体元件
JP3818359B2 (ja) 半導体装置、回路基板及び電子機器
JP2001156251A (ja) 半導体装置
JPH0846079A (ja) 半導体装置
JP3180758B2 (ja) 積層可能な半導体装置とこれらの半導体装置モジュール
JP2000228468A (ja) 半導体チップ及び半導体装置
JP2001298039A (ja) 半導体装置
US11791314B2 (en) Semiconductor packages
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2002237567A (ja) 半導体装置
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP2004253518A (ja) 半導体装置及び半導体装置の製造方法
JP2004363224A (ja) 半導体チップの接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108