KR19990083610A - 감소된두께를갖는반도체장치및그의제조방법 - Google Patents

감소된두께를갖는반도체장치및그의제조방법 Download PDF

Info

Publication number
KR19990083610A
KR19990083610A KR1019990015449A KR19990015449A KR19990083610A KR 19990083610 A KR19990083610 A KR 19990083610A KR 1019990015449 A KR1019990015449 A KR 1019990015449A KR 19990015449 A KR19990015449 A KR 19990015449A KR 19990083610 A KR19990083610 A KR 19990083610A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
electrode
external lead
semiconductor
Prior art date
Application number
KR1019990015449A
Other languages
English (en)
Other versions
KR100326822B1 (ko
Inventor
이나바다께히또
이찌노세미찌히꼬
오야찌겐지
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990083610A publication Critical patent/KR19990083610A/ko
Application granted granted Critical
Publication of KR100326822B1 publication Critical patent/KR100326822B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 기판 표면에 내부 전극과 외부도출용 배선이 형성되고, 스루우홀을 통해 외부도출용 배선에 전기적으로 접속된 땜납 범프가 기판의 이면에 설치되어 있다. 기판의 표면에 제 1 반도체 칩이 장착되어 있고, 기판의 이면에는 제 2 반도체 칩이 장착되어 있다. 제 1 반도체 칩의 전극은 내부 배선의 일측단부의 본딩 패드에 접속되어 있고, 제 2 반도체 칩의 전극은 기판에 설치된 개구부를 통과하는 본딩 와이어에 의해 내부 배선의 타단부의 본딩 패드와 외부도출용 배선에 접속되어 있다. 땜납 범프는 제 2 반도체 칩의 두께 이상의 높이를 가지며 형성되어, 반도체 장치가 외부 장착용 기판 등에 장착될 때, 땜납 범프들 자체의 높이만큼 반도체 장치의 기판과 외부 장착용 기판간에 갭이 형성된다. 기판의 이면에 장착된 제 2 반도체 칩은 상기 갭내에 수납되어 있다.

Description

감소된 두께를 갖는 반도체 장치 및 그의 제조방법{SEMICONDUCTOR DEVICE WITH REDUCED THICKNESS AND MANUFACTURING METHOD THEREOF}
본 발명은 멀티칩 모듈 구조를 갖는 반도체 장치와 이의 제조 방법에 관한 것이다. 특정하면, 로직 칩과 메모리 칩이 장착된 반도체 장치나, 메모리 용량을 크게 하기 위하여 복수의 메모리 칩이 장착된 다른 반도체 장치, 또는 제조 프로세스나 재료가 상이한 복수의 반도체 칩이 장착된 또다른 반도체 장치와 상기 반도체 장치들을 제조하는 방법에 관한 것이다.
도 1 은 일본 특개평 191256/1997 호에 개신된 종래 반도체 장치의 단면도이다. 도 1 에 나타난 것처럼, 종래 반도체 장치에서는, 복수의 반도체 소자(102)가 양면에 장착된 반도체 소자 장착 기판(103)이, 땜납(104)에 의해 외부 접속 단자 지지 기판(101)에 전기적으로 접속되어 지지되어 있다. 땜납 범프와 같은 외부 접속 단자(101a)가 외부 접속 단자 지지 기판(101)의 이면에 설치되어 있다. 반도체 소자 장착 기판(103)은 봉지 수지(105)에 의해 봉지되어 있다.
각 반도체 소자(102)는 본딩 와이어(106)에 의해 반도체 소자 장착 기판(103)상에 형성된 배선 패턴(103a)에 접속되어 있다. 또한, 반도체 소자 장착 기판(103)상의 배선 패턴(103a)과 외부 접속 단자 지지 기판(101a)상의 배선 패턴(101b)이 본딩 배선(107)에 의해 서로 접속되어 있다. 따라서, 각 반도체 소자(102)와 이에 대응하는 외부 접속 단자(101a)는 서로 전기적으로 접속되어 있다.
반도체 소자(102)를 반도체 소자 장착 기판(103)상에 장착하는 공정에 대해 설명한다.
우선, 반도체 소자(102)를 반도체 소자 장착 기판(103)의 표면들 중 일표면상에 장착하고, 반도체 소자 장착 기판(103)과 반도체 소자(102)를 와이어 본딩으로 서로 접속한다. 다음으로, 반도체 소자 장착 기판(103)을 뒤집는다. 계속해서, 반도체 소자(102)를 반도체 소자 장착 기판(103)의 타표면상에 장착하고, 반도체 소자 장착 기판(103)과 반도체 소자(102)를 서로 와이어 본딩으로 접속한다. 그리하여, 반도체 소자(102)를 반도체 소자 장착 기판(103)의 양면에 장착한다.
종래 반도체 장치에서는, 반도체 소자 장착 기판(103)의 양면을 반도체 소자(102)의 장착면으로 사용하여 용이하게 복수의 반도체 소자(102)를 반도체 소자 장착 기판(103)에 장착한다. 또한, 종래 반도체 장치에서는, 외부 접속 단자 지지 기판(101)과 반도체 소자 장착 기판(103) 사이에 전기적 접속부를 공유하고 있으므로, 반도체 소자 장착 기판(103)상에 종류가 다른 복수의 반도체 소자(102)를 장착하더라도, 외부 접속 단자 지지 기판(101)과 반도체 소자 장착 기판(103)을 사용하는 것이 가능하다. 이에 의하여 제조 비용을 감소시킬 수 있다.
도 2 및 도 3 의 다른 종래의 반도체 장치에 있어서는, 표면에 배선 패턴(208)이 형성된 기판(201)상에 제 1 반도체 칩(202)을 장착한다. 그리고, 절연성 접착 테이프(207) 등으로 제 1 반도체 칩(202)에 제 2 반도체 칩(203)을 접착시킨다. 이런 방식으로, 제 2 의 종래 반도체 장치는 표면에 복수의 반도체 칩을 장착하고 있으며, 이를 소위 칩 스택 구조라 한다. 각 반도체 칩(202, 203)은, 본딩 패드가 형성된 면이 위로 향하도록 기판(201)상에 장착된다. 땜납 범프(205)는 기판(201)의 이면상에 설치되어 있다(도 3 참조).
제 1 반도체 칩(202)과 제 2 반도체 칩(203)은 반도체 칩들의 본딩 패드들을 서로 접속시키는 본딩 와이어(204a)에 의해 서로 접속되어 있다. 또한, 제 1 반도체 칩(202)과 기판(201)의 배선 패턴(208)이 본딩 와이어(204b)에 의해 서로 접속되고, 제 2 반도체 칩(203)과 기판(201)의 배선 패턴(208)은 본딩 와이어(204c)에 의해 서로 접속되어 있다. 기판(201)의 표면에 형성된 배선 패턴(208)과 기판(201)의 이면에 형성된 땜납 범프(205)가 스루우 홀(도시되지 않음)에 의해 서로 접속되어 있다. 따라서, 반도체 칩들(202, 203)과 땜납 범프가 전기적으로 접속되어 있다. 또한, 기판(201)의 상면은, 배선 패턴(208), 반도체 칩들(202, 203) 및 각 본딩 와이어를 밀봉함으로써 봉지 수지(206)로 봉지되어 있다.
도 2 및 도 3 의 종래 반도체 장치의 제조 공정에 대해 설명한다.
우선, 기판(201)의 상면에 실버 페이스트와 같은 도전성 본딩 접착제를 도포하여, 제 1 반도체 칩(202)을 기판(201)의 상면에 접착시킨다. 다음으로, 제 1 반도체 칩(202)의 상면에 절연성 접착 테이프(207)를 붙이고, 제 1 반도체 칩(202)상에 제 2 반도체 칩(203)을 접착시킨다. 그 다음에는, 반도체 칩들(202, 203)이 장착된 기판(201)을 굽는다. 다음으로, 일반적인 와이어 본딩법으로 반도체 칩들(202, 203)과 기판(201)에 본딩 와이어(204a, 204b, 204c)를 본딩시킨다. 다음으로, 기판(201)의 상면에 봉지 수지(206)를 유입시켜, 반도체 칩들(202, 203), 배선 패턴(208) 및 본딩 와이어들을 밀봉시킨다. 마지막으로, 기판(201)의 이면상의 스루우 홀에 땜납 볼(205)을 접합시킨다. 그리하여, 종래 반도체 장치가 완성된다.
그러나, 도 1 의 종래 반도체 장치에서는, 반도체 소자(102)가 장착될 기판으로서 외부 접속 단자 지지 기판(101)과 반도체 소자 장착 기판(103)의 2 개의 기판이 필요하다. 이는 차례로 반도체 장치에 필요한 부품수를 증가시켜, 반도체 장치의 비용 감소를 방해한다. 또한, 외부 접속 단자 지지 기판(101)상에 반도체 소자 장착 기판(103)이 지지되는 구성때문에, 종래 반도체 장치는 적어도 2 개 이상의 기판의 전체 두께보다 큰 두께를 가지게 되어, 패키지의 두께를 감소시키기가 어렵다.
덧붙여서, 반도체 소자 장착 기판(103)상에 반도체 소자(102)를 장착하는 공정은, 반도체 소자 장착 기판(103)의 일표면상에 반도체 소자(102)를 장착한 후에, 반도체 소자 장착 기판(103)을 뒤집는 것이 필요하므로, 와이어 본딩 공정을 복잡하게 만든다. 또한, 반도체 소자 장착 기판(103)을 뒤집는 동안에, 장착기구의 기판 운송 지그(도시되지 않음)에 의해 이미 접속된 본딩 와이어(106)의 압착가능성의 결과로 와이어들간의 접촉에 의해 와이어들간에 숏트가 발생하는 위험이 있다. 이것은 반도체 장치의 수율 및 품질 향상을 방해하게 된다.
한편, 도 2 및 도 3 을 참조하여 설명된 종래 반도체 장치에서는, 제 1 반도체 칩(202)과 기판(201)을 상호 접속하기 위한 본딩 와이어(204b)가 비교적 길다. 따라서, 봉지 수지(206)를 기판(201)에 유입시킬 때, 본딩 와이어(204b)가 휘어져서 인접 본딩 와이어들간에 상호 접촉하는 현상이 발생한다. 그리하여, 와이어들간에 숏트될 가능성이 존재한다.
종래 반도체 장치는 단일 기판(201)상에 반도체 칩들(202, 203)이 적층되어 있는 구조이므로, 적층된 2 개의 기판을 갖는 도 1 의 종래 반도체 장치와 비교하여 두께가 감소되어 있다. 그러나, 최근에는, 특히 휴대용 퍼스널 컴퓨터와 휴대용 전화기 세트와 같은 분야에서 고밀도 장착화가 진행됨에 따라서, 장착중에 반도체 장치의 높이를 감소시키는 것에 대한 요구가 증가하고 있다.
본 발명의 목적은 장착중에 더욱 감소된 두께를 갖는 반도체 장치와 그의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 전기적 접속부의 신뢰성을 향상시킬 수 있는 반도체 장치와 그의 제조 방법을 제공하는 것이다.
도 1 은 종래 반도체 장치의 단면도.
도 2 는 다른 종래 반도체 장치의 부분 평면도.
도 3 은 도 2 의 반도체 장치의 단면도.
도 4 는 본 발명의 반도체 장치에 의한 제 1 실시예의 부분 평면도.
도 5 는 도 4 의 반도체 장치의 단면도.
도 6a∼6f 는 도 4 및 도 5 의 반도체 장치에 대한 일련의 제조 공정을 도시하는 단면도들.
도 7a∼7f 는 도 4 및 도 5 의 반도체 장치에 대한 일련의 제조 공정을 도시하는 평면도들.
도 8 은 도 4 및 도 5 의 반도체 장치가 외부 장착용 기판에 장착될 때의 상태를 나타내는 단면도.
도 9 는 본 발명의 반도체 장치에 의한 제 2 실시예를 나타내는 부분 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1, 21 : 반도체 장치2, 22 : 기판
3, 23 : 제 1 반도체 칩4, 24 : 제 2 반도체 칩
5 : 개구부6 : 내부 배선
6a, 7a, 25a : 본딩 패드7b : 스루우 홀
8, 28 : 땜납 범프9a, 9b, 9c, 26 : 본딩 와이어
10 : 접착 테이프11, 29 : 봉지 수지
25 : 배선27 : 땜납 볼
본 발명의 일태양에 의하면, 반도체 장치는 기판의 표면에 형성된 외부 도출용 배선과, 이 외부 도출용 배선에 전기적으로 접속되며 기판의 이면에 설치된 땜납 범프를 구비한다. 제 1 반도체 칩은 일표면에 전극이 설치되며, 그 전극이 상기 외부 도출용 배선에 접속된 상태로 기판의 표면에 장착되어 있다. 제 2 반도체 칩은 일표면에 전극이 설치되며 그 전극이 상기 외부 도출용 배선에 접속된 상태로 기판의 이면에 장착되어 있다. 땜납 범프는 제 2 반도체 칩의 두께 이상의 높이를 가지며 형성되어 있다.
상기의 구성에 의하여, 외부 장착용 기판 등에 반도체 장치가 장착될 때, 반도체 장치의 기판과 외부 장착용 기판간에 상기 땜납 범프들 자체의 높이 만큼 갭이 형성되고, 기판의 이면에 장착된 제 2 반도체 칩이 이 갭에 수납된다. 결과적으로, 장착될 때 반도체 장치의 높이는 갭에 수납된 제 2 반도체 칩의 두께만큼 감소된다.
일실시예에서, 제 2 반도체 칩은, 전극이 설치된 면이 기판의 이면으로 향하는 상태로 기판의 이면상에 장착될 수도 있다. 기판은, 전극이 설치되어 있는 제 2 반도체 칩의 영역에 대향하는 부분에 형성된 개구부를 가질 수도 있다. 제 2 반도체 칩의 전극과 외부 도출용 배선은 상기 개구부를 통과하는 본딩 와이어에 의해 상호 접속될 수도 있다. 결과적으로, 기판의 양면에 장착된 반도체 칩들간의 접속 공정은 기판의 일면만을 위한 와이어 본딩 공정에 의해 수행될 수 있다. 반도체 장치의 접속 공정에 있어서 기판을 뒤집는 과정을 제거하여, 상기 와이어 본딩 공정을 단순화하고 이미 접속된 본딩 와이어가 압착될 수도 있는 문제점을 방지한다.
다른 실시예에서, 제 1 반도체 칩은, 외부 도출용 배선에 접속된 전극이 설치된 면이 표면을 향하도록 하는 상태로, 기판의 표면상에 장착될 수도 있다. 내부 배선은 제 1 반도체 칩을 둘러싸도록 기판의 표면상에 형성될 수도 있다. 제 1 반도체 칩의 전극과 내부 배선의 일단부는 본딩 와이어에 의해 상호 접속될 수도 있다. 제 2 반도체 칩의 전극은 개구부를 통과하는 본딩 와이어에 의해 내부 배선의 타단부와 외부 도출용 배선에 접속될 수도 있다. 결과적으로, 각각의 접속에 사용되는 본딩 와이어는 비교적 짧게 만들어 질 수 있다. 따라서, 봉지 수지가 기판상으로 유입될 때, 본딩 와이어가 휘어질 수 있는 가능성이 감소되어, 반도체 장치의 수율과 품질이 향상될 수 있다.
다른 실시예에서, 땜납 볼은 제 2 반도체 칩의 전극에 설치될 수도 있다. 외부 도출용 배선에 전기적으로 접속된 전극 패드가 기판의 이면상에 설치될 수도 있다. 덧붙여서, 제 2 반도체 칩은 전극 패드와 접속하고 있는 땜납 볼에 의해 기판의 이면에 플립 칩 본딩 공정으로 접속될 수도 있다.
다른 실시예에서, 다이 패드가 제 1 반도체 칩이 장착되는 기판의 표면 영역상에 설치될 수도 있다. 또한, 제 1 반도체 칩이 도전성 접착제로 상기 다이 패드에 접착될 수도 있다.
다른 실시예에서, 제 2 반도체 칩은 접착 테이프에 의해 기판의 이면에 접착될 수도 있다.
다른 실시예에서, 기판은 리지드 수지 기판 또는 플렉서블 수지 기판일 수도 있다.
본 발명의 다른 태양에 의하면, 반도체 장치의 제조 방법이 제공된다. 우선, 표면들 중 일면상에 전극을 갖는 제 1 반도체 칩을 표면에 외부 도출용 배선이 형성된 기판의 표면상에 장착하고, 제 1 반도체 칩의 전극과 외부 도출용 배선을 접속한다. 다음으로, 표면들 중 일면상에 전극이 형성된 제 2 반도체 칩을 기판의 이면상에 장착하고, 상기 제 2 반도체 칩의 전극과 외부 도출용 배선을 접속한다. 계속해서, 외부 도출용 배선에 전기적으로 접속되며 제 2 반도체 칩의 두께 이상의 높이를 갖는 땜납 볼이 기판의 이면상에 설치된다. 따라서, 기판의 이면상에 장착된 제 2 반도체 칩을 수납하는 갭이 반도체 장치의 기판과 외부 장착용 기판간에 땜납 볼들 자체의 높이 만큼 형성되고, 이에 의해 장착시 반도체 장치의 높이가 더욱 감소되는 것을 특징으로 하는 반도체 장치가 제조된다.
일실시예에서, 전극이 설치되는 제 2 반도체 칩의 영역에 대향하는 기판의 부분에 개구부를 형성하는 단계가 포함될 수도 있다. 표면들 중 일면상에 전극이 형성된 제 2 반도체 칩을 기판의 이면상에 장착하고, 상기 제 2 반도체 칩의 전극과 외부 도출용 배선을 접속하는 단계는, 전극이 형성되는 면이 기판의 이면을 향하도록 하는 상태로 기판의 이면상에 제 2 반도체 칩을 형성하는 단계를 포함할 수도 있다. 표면들 중 일면상에 전극이 형성된 제 2 반도체 칩을 기판의 이면상에 장착하고, 상기 제 2 반도체 칩의 전극과 외부 도출용 배선을 접속하는 단계는 개구부를 통과하는 본딩 와이어로 제 2 반도체 칩의 전극과 외부 도출용 배선을 접속하는 단계를 더 포함할 수도 있다. 결과적으로, 반도체 장치의 와이어 본딩 공정에서 기판을 뒤집을 필요성이 제거되어, 상기 와이어 본딩 공정을 단순화시키고, 이미 접속된 본딩 와이어가 압착될 수도 있는 문제를 방지할 수 있다.
다른 실시예에서, 전극이 형성되는 제 2 반도체 칩의 영역에 대향하는 기판의 부분에 개구부를 형성하고, 제 1 반도체 칩을 둘러싸도록 기판의 표면상에 내부 배선을 형성하는 단계를 포함할 수도 있다. 표면들 중 일면상에 전극을 갖는 제 1 반도체 칩을 표면에 외부 도출용 배선이 형성된 기판의 표면상에 장착하고, 제 1 반도체 칩의 전극과 외부 도출용 배선을 접속하는 단계는, 전극이 형성되는 면이 표면을 향하도록 하는 상태로 기판의 표면상에 제 1 반도체 칩을 장착하는 단계와, 제 1 반도체 칩의 전극과 내부 배선의 일단부를 본딩 와이어로 상호 접속시키는 단계를 포함할 수도 있다. 덧붙여서, 표면들 중 일면상에 전극이 형성된 제 2 반도체 칩을 기판의 이면상에 장착하고, 상기 제 2 반도체 칩의 전극과 외부 도출용 배선을 접속하는 단계는, 전극이 형성되는 면이 기판의 이면을 향하도록 하는 상태로 기판의 이면상에 제 2 반도체 칩을 장착하는 단계와, 개구부를 통과하는 본딩 와이어로 제 2 반도체 칩의 전극과 외부 도출용 배선을 접속시키는 단계를 포함할 수도 있다. 또한, 상기 개구부를 통과하는 본딩 와이어로 제 2 반도체 칩의 전극과 내부 배선의 타단부를 접속시키는 단계가 구비될 수도 있다. 결과적으로, 접속에 사용되는 본딩 와이어가 비교적 짧아, 봉지 수지를 기판상으로 유입시킬 때 본딩 와이어가 휘어질 수도 있는 가능성이 감소된다. 이에 의하여 반도체 장치의 수율과 품질이 향상된다.
다른 실시예에서는, 제 2 반도체 칩의 전극부에 땜납 볼을 설치하고 기판의 이면상에 외부 도출용 배선에 전기적으로 접속된 전극 패드를 설치하는 단계를 포함할 수도 있다. 표면들 중 일면상에 전극이 형성된 제 2 반도체 칩을 기판의 이면상에 장착하고, 상기 제 2 반도체 칩의 전극과 외부 도출용 배선을 접속하는 단계는, 땜납 볼을 전극 패드에 접속시킴으로써 플립 칩 본딩 공정에 의해 기판의 이면에 제 2 반도체 기판을 접속시키는 단계를 구비할 수도 있다.
본 발명의 상기 및 다른 목적, 특징 및 장점 등은 본 발명의 예들을 나타내는 첨부 도면들을 참조하는 다음 설명으로부터 명백하다.
제 1 실시예
도 4 및 도 5 를 참조하면, 일반적으로 1 로 표시되는 본 발명의 제 1 실시예에 의한 반도체 장치가 나타나 있다. 반도체 장치(1)는 실버 페이스트와 같은 도전성 접착제에 의해 기판(2)의 표면상에 설치된 다이 패드(도시되지 않음)에 접착된 제 1 반도체 칩(3)과, LOC(Lead On Chip)와 같은 접착 테이프(10)에 의해 기판(2)의 이면에 접착된 제 2 반도체 칩(4)을 포함한다. 각 반도체 칩(3, 4)은 전극이 형성되는 면이 위로 향하도록 기판(2)상에 장착된다.
도 4 에 나타난 것처럼, 제 1 반도체 칩(3)과 제 2 반도체 칩(4)간의 접속용 내부 배선(6)이 다이 패드상에 장착된 제 1 반도체 칩(3)을 둘러싸도록 기판(2)의 표면상에 형성된다. 또한, 반도체 장치(1)의 내부 회로들을 외부 장착용 기판 등에 접속시키기 위한 외부 도출용 배선(7)이 기판(2)의 표면상에 형성된다.
내부 배선(6)의 양단부에 본딩 패드(6a)가 형성된다. 또한, 본딩 패드(7a)가 각 외부 도출용 배선(7)의 일단부에 형성되고, 기판(2)의 이면에 접속된 스루우 홀(7b)은 각 외부 도출용 배선(7)의 타단부에 형성된다. 또한, 적어도 제 2 반도체 칩(4)의 두께 이상의 높이를 갖는 땜납 범프(8)가 기판(2)의 이면상의 각 스루우 홀(7b)에 설치된다(도 5 참조).
도 4 및 도 5 에 나타난 것처럼, 기판(2)은, 전극이 형성되는 제 2 반도체 칩(4)의 영역에 대향하고 내부 배선(6)과 외부 도출용 배선(7)간에 존재하는 부분에 개구부(5)를 갖는다.
제 1 반도체 칩(3)상의 전극과 내부 배선(6)의 일단부의 본딩 패드(6a)는 본딩 와이어(9a)에 의해 상호 접속되어 있다. 또한, 제 2 반도체 칩(4)상의 전극과 내부 배선(6)의 타단부의 본딩 패드(6a)는 기판(2)의 개구부(5)를 통과하는 본딩 와이어(9b)에 의해 상호 접속되어 있고, 제 2 반도체 칩(4)상의 전극과 기판(2)의 외부 도출용 배선(7)은 기판(2)의 개구부(5)를 통과하는 본딩 와이어(9c)에 의해 상호 접속되어 있다. 따라서, 제 1 반도체 칩(3)은 내부 배선(6), 제 2 반도체 칩(4) 및 외부 도출용 배선(7)을 통하여 땜납 범프(8)에 접속되어 있고, 한편 제 2 반도체 칩(4)은 외부 도출용 배선(7)을 통하여 땜납 범프(8)에 접속되어 있다.
도 5 에 나타난 것처럼, 기판(2)의 표면과 이면은, 반도체 칩들(3, 4), 내부 배선(6, 7) 및 본딩 와이어(9a, 9b, 9c) 등을 밀봉하도록 봉지 수지(11)로 봉지된다.
다음으로, 도 6a 내지 6f 및 도 7a 내지 7f 를 참조하여 하기에 반도체 장치(1)의 제조 방법에 대해 설명한다. 도 6a 내지 6f 는 도 4 및 도 5 의 반도체 장치의 제조 공정을 나타내는 단면도들이고, 도 7a 내지 7f 는 도 4 및 도 5 의 반도체 장치의 제조 공정들을 나타내는 평면도들이다.
우선, 도 6a 와 도 7a 에 도시된 것처럼, 내부 배선(6)과 외부 도출용 배선(7)이 기판(2)의 표면에 형성된다. 또한, 내부 배선(6)과 외부 도출용 배선(7) 사이에 개구부(5)를 갖는 기판(2)의 이면에서 제 2 반도체 칩(4)이 장착될 부분에 LOC(Lead On Chip) 테이프 등과 같은 접착 테이프(10)를 붙인다.
다음으로, 도 6b 와 도 7b 에 도시된 것처럼, 제 2 반도체 칩(4)이 기판(2)의 이면상에 붙인 접착 테이프(10)에 접착된다. 이때, 제 2 반도체 칩(4)의 위치설정은, 전극 패드가 설치되는 제 2 반도체 칩(4)의 영역이 기판(2)의 개구부(5)에 대향하도록 기판(2)에 대하여 수행된다.
다음으로, 실버 페이스트와 같은 도전성 접착제(도시되지 않음)를 기판(2)의 표면상의 다이 패드(도시되지 않음)에 도포한다. 그후에, 도 6c 와 도 7c 에 나타난 것처럼, 제 1 반도체 칩(3)을 전극 패드가 형성되는 면이 위로 향하도록 하는 상태로서 기판(2)상의 다이 패드에 접착시킨다. 다음에는, 굽는 공정이 수행되어 도전성 접착제를 경화시킨다.
다음으로, 도 6d 와 도 7d 에 나타난 것처럼, 제 1 반도체 칩(3)과 기판(2)의 내부 배선(6)을 본딩 와이어(9a)로 상호 접속시킨다. 그후에는, 제 2 반도체 칩(4)과 기판(2)의 내부 배선(6)을 본딩 와이어(9b)로 상호 접속시키고, 제 2 반도체 칩(4)과 기판(2)의 외부 도출용 배선(7)을 본딩 와이어(9c)로 상호 접속시킨다. 이때, 본딩 와이어들(9b, 9c)은 기판(2)상의 개구부(5)를 통하여 제 2 반도체 칩(4)에 접속된다.
다음으로, 도 6e 및 도 7e 에 도시된 것처럼, 봉지 수지(11)가 기판(2)의 양면상으로 유입되어, 반도체 칩들(3, 4), 내부 배선들(6, 7) 및 본딩 와이어들(9a, 9b, 9c) 등을 봉지 수지(11)로 밀봉한다. 그후에는, 봉지 수지(11)가 경화된다.
마지막으로, 도 6f 및 도 7f 에 도시된 것처럼, 땜납 범프(8)가 제 2 반도체 칩(4)의 두께 이상의 높이를 가지면서, 기판(2)의 이면상에서 외부 도출용 배선(7)의 일단부에 형성된 스루우 홀(7b)(도 4 참조)에 형성된다. 따라서, 상기 공정에 의하여 반도체 장치(1)가 완성된다.
외부 장착 기판 등에 장착되는 상기와 같은 구성을 갖는 BGA(Ball Grid Array)형의 반도체 장치(1) 에서는, 땜납 범프(8)에 의하여, 기판(2)의 이면상에 장착된 제 2 반도체 칩(4)이 수납되는 갭이 반도체 장치(1)의 기판(2)과 외부 장착 기판 사이에 형성된다. 본 실시예에 의한 반도체 장치(1)에 의하면, 패키지의 두께가 도 2 의 칩 스택형의 종래 반도체 장치의 두께와 동일하지만, 장착시 반도체 장치(1)의 높이가 제 2 반도체 칩(4)이 수납되는 갭만큼 감소될 수 있다.
또한, 본 실시예에 의한 반도체 장치(1)에 있어서는, 반도체 칩들이 도 1 의 종래 반도체 장치와 유사하게 기판(2)의 양면에 장착되지만, 기판(2)의 이면측상에 장착된 제 2 반도체 칩(4)과 기판(2)의 표면상의 배선들(6, 7)이 기판(2)의 개구부(5)를 통과하는 본딩 와이어(9b, 9c)에 의해 상호 접속되어 있다. 따라서, 기판의 양면에 장착된 반도체 칩들의 와이어 본딩은 본딩 공정에 의해 단지 일면에 대해서만 수행되므로, 반도체 장치(1)의 배선 본딩 공정에서 기판(2)을 뒤집을 필요가 없게 된다. 이는 와이어 본딩 공정을 단순화시키고, 이미 접속된 본딩 와이어들이 압착될 수도 있는 문제점을 방지한다.
또한, 본 실시예의 반도체 장치(1)에서는, 제 1 반도체 칩(3)이 내부 배선(6)과 제 2 반도체 칩(4)을 통하여서 외부 도출용 배선(7)에 접속되므로, 접속에 사용되는 본딩 와이어들이 비교적 짧다. 이것은 봉지 수지(11)가 기판(2)상으로 유입될 때 본딩 와이어들이 휘어질 수 있는 위험을 감소시켜, 반도체 장치(1)의 수율과 품질을 향상시킨다.
본 실시예에서 사용된 기판(2)은 소위 리지드 타입(rigid type)의 수지 기판이거나, 소위 플렉서블 타입(flexible type)의 수지 기판일 수도 있다.
또한, 반도체 칩들(3, 4)은 로직 칩들 또는 메모리 칩들이거나, 또는 재료나 제조 공정이 상이한 칩들일 수도 있다. 또한, 복수의 반도체 칩들(3, 4)이 기판(2)상에 장착될 수도 있다.
제 2 실시예
도 9 를 참조하면, 본 발명의 제 2 실시예에 의한 반도체 장치(21)가 도시되어 있다. 반도체 장치(21)는 기판(22)의 표면상에 설치된 다이 패드(도시되지 않음)에 실버 페이스트와 같은 도전성 접착제로 접착시킨 제 1 반도체 칩(23)과, 제 2 반도체 칩(24)의 전극에 설치된 땜납 볼(27)을 통하여 기판(22)의 이면상에 설치된 전극 패드(도시되지 않음)에 플립 칩 접속된 제 2 반도체 칩(24)을 포함한다. 제 1 반도체 칩(23)은 전극이 설치된 면이 위로 향하도록 기판(22)상에 장착된다.
반도체 장치(21)의 내부 회로들을 외부 장착용 기판 등에 접속시키기 위한 배선(25)이 기판(22)의 표면상에 설치되어 있다. 본딩 패드(25a)가 다이 패드상에 장착된 제 1 반도체 칩(23)을 둘러싸도록 배선(25)의 일단부에 형성되고, 기판(22)의 이면에 접속된 제 1 스루우 홀(도시되지 않음)이 배선(25)의 타단부에 형성되어 있다. 제 2 반도체 칩(24)의 두께 이상의 높이를 갖는 땜납 범프(28)가 기판(22)의 이면상의 스루우 홀에 접합되어 있다. 또한, 기판(22)의 표면상에 설치된 배선(25)과 기판(22)의 이면상에 설치된 전극 패드는 제 2 스루우 홀(도시되지 않음)에 의해 상호 접속된다.
제 1 반도체 칩(23)상의 전극과 배선(25)상의 본딩 패드(25a)는 본딩 와이어(26)에 의해 상호 접속된다. 제 2 반도체 칩(24)과 배선(25)은 제 2 스루우 홀을 통하여 상호 접속된다. 따라서, 반도체 칩들(23, 24)은 배선(25)에 의해 땜납 범프(28)에 접속된다. 또한, 기판(22)의 표면과 이면은, 반도체 칩들(23, 24), 배선(25) 및 본딩 와이어(26) 등을 밀봉하도록 봉지 수지(29)로 봉지된다.
다음으로, 반도체 장치(21)의 제조 방법에 대해 하기에 설명한다.
우선, 실버 페이스트와 같은 도전성 접착제(도시되지 않음)를 기판(22)의 표면상의 다이 패드(도시되지 않음)에 도포한다. 그리고 나서, 제 1 반도체 칩(23)을 전극이 형성되는 면이 위로 향하도록 기판(22)상의 다이 패드에 접착시킨다. 다음에, 굽는 공정이 수행되어 도전성 접착제를 경화시킨다.
다음에는, 기판(22)의 이면상에 설치된 전극 패드와 제 2 반도체 칩(24)의 전극에 설치된 땜납 볼(27) 사이에서 위치설정을 수행하여, 땜납 볼(27)을 리플로우(reflow)하는 것에 의해 제 2 반도체 칩(24)을 기판(22)의 이면에 플립 칩 본딩시킨다.
다음으로, 제 1 반도체 칩(23)과 배선(25)이 본딩 와이어(26)에 의해 상호 접속된다. 그후에는, 봉지 수지(29)가 기판(22)의 양면상으로 유입되어, 반도체 칩들(23, 24), 배선(25) 및 본딩 와이어(26)를 봉지 수지(29)로 밀봉하며, 그다음으로 봉지 수지(29)의 고화가 뒤따른다.
마지막으로, 제 2 반도체 칩(24)의 두께 이상의 높이를 가지도록 땜납 범프(28)가 배선(25)의 일단부에 형성된 제 1 스루우 홀에 형성된다. 따라서, 반도체 장치(21)가 완성된다.
또한 본 실시예에 의한 반도체 장치(21)에 있어서도, 도 5 등에 나타난 제 1 실시예에 의한 반도체 장치(1)에 있어서와 유사하게, 외부 장착용 기판 등에 장착된 후에, 땜납 범프(28) 자체의 높이만큼의 갭이 기판(22)과 외부 장착용 기판사이에 형성되고, 기판(22)의 이면에 장착된 제 2 반도체 칩(24)이 갭에 수납된다. 결과적으로, 장착시 반도체 장치(1)의 높이는 갭에 수납된 제 2 반도체 칩(24)의 높이만큼 감소될 수 있다.
또한, 본 실시예의 반도체 장치(21)에 있어서는, 플립 칩 본딩 공정에 의해 기판(22)의 이면상에 제 2 반도체 칩(24)이 장착되므로, 제 1 반도체 칩(23)과 배선(25)간의 접속에 대해서만 와이어 본딩 공정이 수행된다. 따라서, 상기 와이어 본딩 공정이 기판(22)의 일면에 대해서만 수행되어, 반도체 장치(21)의 와이어 본딩 공정에 있어서 기판(22)을 뒤집을 필요가 없게 된다. 이는 상기 와이어 본딩 공정을 단순화시키고, 이미 접속된 본딩 와이어가 압착될 수도 있는 문제점을 방지한다.
또한, 상술한 바와 같이, 배선(25)의 본딩 패드(25a)가 다이 패드상에 장착된 제 1 반도체 칩(23)을 둘러싸도록 형성되어 있기 때문에, 배선(25)상의 본딩 패드(25a)와 다이 패드상에 장착된 제 1 반도체 칩(23)상의 전극은 서로 근접하여 배치되어 있다. 따라서, 제 1 반도체 칩(23)과 배선(25)간의 접속에 사용되는 본딩 와이어가 비교적 짧다. 이것은 봉지 수지(29)가 기판(22)상으로 유입될 때 본딩 와이어가 와이어의 휘어짐을 발생시키는 위험을 감소시켜, 반도체 장치(21)의 수율과 품질을 향상시킨다.
본 발명의 반도체 장치와 그 제조 방법에 의해 장착중에 더욱 감소된 두께를 가지며, 전기적 접속부의 신뢰성을 향상시킬 수 있다.

Claims (12)

  1. 표면에 형성된 외부 도출용 배선과, 이 외부 도출용 배선에 전기적으로 접속되며 기판의 이면에 설치된 땜납 범프를 갖는 기판;
    일표면에 전극이 설치되며 그 전극이 상기 외부 도출용 배선에 접속된 상태로 상기 기판의 표면에 장착된 제 1 반도체 칩; 및
    일표면에 전극이 설치되며 그 전극이 상기 외부 도출용 배선에 접속된 상태로 상기 기판의 이면에 장착된 제 2 반도체 칩을 구비하며,
    상기 땜납 범프가 상기 제 2 반도체 칩의 두께 이상의 높이를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 반도체 칩은 상기 전극이 형성되는 면이 상기 기판의 이면으로 향하도록 하는 상태로 상기 기판의 이면에 장착되고,
    상기 기판은 상기 전극이 형성되는 상기 제 2 반도체 칩의 영역에 대향하는 부분에 형성된 개구부를 가지며,
    상기 제 2 반도체 칩의 상기 전극과 상기 외부 도출용 배선은 상기 개구부를 통과하는 본딩 와이어에 의해 상호 접속되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 1 반도체 칩은 상기 외부 도출용 배선에 접속될 상기 전극이 설치되는 일면이 표면으로 기능하는 상태에서 상기 기판의 표면에 장착되고,
    내부 배선이 상기 제 1 반도체 칩을 둘러싸도록 상기 기판의 표면상에 형성되어, 상기 제 1 반도체 칩의 상기 전극과 상기 내부 배선의 일측단부가 본딩 와이어에 의해 상호 접속되어 있으며, 한편 상기 제 2 반도체 칩의 상기 전극은 상기 내부 배선의 타단부와 상기 외부 도출용 배선에 상기 개구부를 통과하는 본딩 와이어에 의해 접속되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    땜납 볼이 상기 제 2 반도체 칩의 상기 전극에 설치되고,
    상기 외부 도출용 배선에 전기적으로 접속된 전극 패드가 상기 기판의 이면상에 설치되며,
    상기 제 2 반도체 칩은 상기 땜납 볼을 상기 전극 패드에 접속시킴으로써 상기 기판의 이면에 플립 칩 본딩 공정에 의해 접속되는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    다이 패드가 상기 제 1 반도체 칩이 장착되는 상기 기판의 표면상에 설치되고,
    상기 제 1 반도체 칩이 도전성 접착제에 의해 상기 다이 패드에 접착되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 2 반도체 칩은 접착 테이프에 의해 상기 기판의 이면에 접착되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 기판은 리지드 수지 기판인 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 기판은 플렉서블 수지 기판인 것을 특징으로 하는 반도체 장치.
  9. 일면에 전극을 갖는 제 1 반도체 칩을 표면에 외부 도출용 배선이 형성된 기판의 표면상에 장착하고, 상기 제 1 반도체 칩의 전극을 상기 외부 도출용 배선에 접속하는 단계;
    일면에 전극을 갖는 제 2 반도체 칩을 상기 기판의 이면상에 장착하고, 상기 제 2 반도체 칩의 전극을 상기 외부 도출용 배선에 접속하는 단계; 및
    상기 기판의 이면상에, 상기 외부 도출용 배선에 전기적으로 접속되며 상기 제 2 반도체 칩의 두께 이상의 높이를 갖는 땜납 볼을 설치하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 9 항에 있어서,
    상기 전극이 설치될 상기 제 2 반도체 칩의 영역에 대향하는 상기 기판의 부분에 개구부를 형성하는 단계를 더 구비하며,
    제 2 반도체 칩을 상기 기판의 이면상에 장착하고 상기 제 2 반도체 칩의 전극을 상기 외부 도출용 배선에 접속하는 상기 단계는 상기 전극이 설치되는 면이 상기 기판의 이면을 향하도록 하는 상태로 상기 기판의 이면상에 상기 제 2 반도체 칩을 장착하고, 상기 제 2 반도체 칩의 상기 전극을 상기 개구부를 통과하는 본딩 와이어로 상기 외부 도출용 배선에 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제 9 항에 있어서,
    상기 전극이 설치될 상기 제 2 반도체 칩의 영역에 대향하는 상기 기판의 부분에 개구부를 형성하는 단계, 및 상기 제 1 반도체 칩을 둘러싸도록 상기 기판의 표면상에 내부 배선을 형성하는 단계를 더 구비하며,
    제 1 반도체 칩을 기판의 표면상에 장착하고 상기 제 1 반도체 칩의 전극을 상기 외부 도출용 배선에 접속하는 상기 단계는 상기 전극이 설치될 면이 표면으로 기능하는 상태로 상기 기판의 표면상에 상기 제 1 반도체 칩을 장착하는 단계와, 상기 제 1 반도체 칩의 상기 전극과 상기 내부 배선의 일단부를 본딩 와이어로 접속하는 단계를 포함하고,
    제 2 반도체 칩을 상기 기판의 이면상에 장착하고 상기 제 2 반도체 칩의 전극을 상기 외부 도출용 배선에 접속하는 상기 단계는 상기 전극이 설치될 면이 상기 기판의 이면으로 향하도록 하는 상태로 상기 기판의 이면상에 상기 제 2 반도체 칩을 장착하는 단계와, 상기 제 2 반도체 칩의 상기 전극을 상기 개구부를 통과하는 본딩 와이어로 상기 외부 도출용 배선에 접속하는 단계를 포함하며,
    상기 개구부를 통과하는 본딩 와이어로 상기 제 2 반도체 칩의 상기 전극을 상기 내부 배선의 타단부에 접속하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제 9 항에 있어서,
    상기 제 2 반도체 칩의 상기 전극에 땜납 볼을 설치하는 단계와, 상기 기판의 이면상에 상기 외부 도출용 배선에 전기적으로 접속된 전극 패드를 설치하는 단계를 더 구비하며,
    제 2 반도체 칩을 상기 기판의 이면상에 장착하고 상기 제 2 반도체 칩의 전극을 상기 외부 도출용 배선에 접속하는 상기 단계는 상기 땜납 볼을 상기 전극 패드에 접속시킴으로써 상기 기판의 이면에 플립 칩 본딩 공정에 의해 상기 제 2 반도체 칩을 접속하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019990015449A 1998-04-30 1999-04-29 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 KR100326822B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-121046 1998-04-30
JP10121046A JP3055619B2 (ja) 1998-04-30 1998-04-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR19990083610A true KR19990083610A (ko) 1999-11-25
KR100326822B1 KR100326822B1 (ko) 2002-03-04

Family

ID=14801493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015449A KR100326822B1 (ko) 1998-04-30 1999-04-29 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US6166443A (ko)
JP (1) JP3055619B2 (ko)
KR (1) KR100326822B1 (ko)
TW (1) TW407365B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6489687B1 (en) 1999-10-01 2002-12-03 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
JP2001196534A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
JP2002076250A (ja) 2000-08-29 2002-03-15 Nec Corp 半導体装置
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6737742B2 (en) * 2002-09-11 2004-05-18 International Business Machines Corporation Stacked package for integrated circuits
US20050275080A1 (en) * 2004-05-26 2005-12-15 Chih-Ming Chung Multi-chip module package structure
JP4743021B2 (ja) * 2006-06-27 2011-08-10 凸版印刷株式会社 スタックトｉｃパッケージ
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
JP2008084263A (ja) * 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JPWO2009119904A1 (ja) * 2008-03-28 2011-07-28 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
WO2017189367A1 (en) * 2016-04-29 2017-11-02 Uniqarta, Inc. Connecting electronic components to substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
JPH08274250A (ja) * 1995-03-30 1996-10-18 Mitsui High Tec Inc 半導体装置
JP3466354B2 (ja) * 1995-12-25 2003-11-10 新光電気工業株式会社 半導体装置
KR970077554A (ko) * 1996-05-17 1997-12-12 김광호 양면 실장용 bga 패키지
KR970077563A (ko) * 1996-05-31 1997-12-12 김광호 적층칩 볼 그리드 어레이
JPH1074885A (ja) * 1996-07-30 1998-03-17 Lucent Technol Inc 高密度集積回路パッケージ
JPH1093013A (ja) * 1996-09-17 1998-04-10 Seiko Epson Corp 半導体装置
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415281B1 (ko) * 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
US7170158B2 (en) 2001-06-29 2007-01-30 Samsung Electronics Co., Ltd. Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture

Also Published As

Publication number Publication date
JPH11312780A (ja) 1999-11-09
JP3055619B2 (ja) 2000-06-26
US6166443A (en) 2000-12-26
KR100326822B1 (ko) 2002-03-04
TW407365B (en) 2000-10-01

Similar Documents

Publication Publication Date Title
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
US8525322B1 (en) Semiconductor package having a plurality of input/output members
US6531338B2 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US6080264A (en) Combination of semiconductor interconnect
US8524534B2 (en) Semiconductor device and manufacturing method thereof
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US20150043181A1 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
JP2002110898A (ja) 半導体装置
JP2001077293A (ja) 半導体装置
US7015591B2 (en) Exposed pad module integrating a passive device therein
JP2001077294A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100533847B1 (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP4565931B2 (ja) 半導体装置の製造方法
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR100370851B1 (ko) 반도체패키지
US20080179721A1 (en) Stacking of transfer carriers with aperture arrays as interconnection joints
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR19980025888A (ko) 요철 형상의 범프 구조를 이용한 반도체 칩과 기판 간의 접속 구조
KR20010063219A (ko) 칩 스택 패키지
KR19980048633A (ko) 직립형 볼 그리드 어레이 패키지
KR19990017845U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee