JPH11312780A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11312780A JPH11312780A JP10121046A JP12104698A JPH11312780A JP H11312780 A JPH11312780 A JP H11312780A JP 10121046 A JP10121046 A JP 10121046A JP 12104698 A JP12104698 A JP 12104698A JP H11312780 A JPH11312780 A JP H11312780A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- electrode portion
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 実装時における半導体装置の一層の薄型化を
図る。電気接続部の信頼性を向上させる。 【解決手段】 半導体装置1の基板2の表面には内部電
極6および外部導出用配線7が形成され、その裏面には
スルーホール(不図示)によって外部導出用配線7に導
通された半田バンプ8が設けられている。基板2の表面
には第1の半導体チップ3が搭載され、基板2の裏面に
は第2の半導体チップ4が搭載されている。第1の半導
体チップ3の電極部は内部配線6の一方のボンディング
パッド6aに接続され、第2の半導体チップ4の電極部
は、基板2に設けられた開口部5を通されたボンディン
グワイヤ9b、9cによって、内部配線6の他方のボン
ディングパッド6a、外部導出用配線7に接続されてい
る。半田バンプ8は、第2の半導体チップ4の厚み以上
の高さに形成されている。
図る。電気接続部の信頼性を向上させる。 【解決手段】 半導体装置1の基板2の表面には内部電
極6および外部導出用配線7が形成され、その裏面には
スルーホール(不図示)によって外部導出用配線7に導
通された半田バンプ8が設けられている。基板2の表面
には第1の半導体チップ3が搭載され、基板2の裏面に
は第2の半導体チップ4が搭載されている。第1の半導
体チップ3の電極部は内部配線6の一方のボンディング
パッド6aに接続され、第2の半導体チップ4の電極部
は、基板2に設けられた開口部5を通されたボンディン
グワイヤ9b、9cによって、内部配線6の他方のボン
ディングパッド6a、外部導出用配線7に接続されてい
る。半田バンプ8は、第2の半導体チップ4の厚み以上
の高さに形成されている。
Description
【0001】
【発明の属する技術分野】本発明は、マルチチップモジ
ュール構造を有する半導体装置およびその製造方法に関
する。さらに詳しくは、ロジックチップとメモリチップ
とが混載された半導体装置や、メモリ容量を増加させる
ために複数のメモリチップが搭載された半導体装置、ま
たは製造プロセスや材料が異なる複数の半導体チップが
搭載された半導体装置、およびその製造方法に関する。
ュール構造を有する半導体装置およびその製造方法に関
する。さらに詳しくは、ロジックチップとメモリチップ
とが混載された半導体装置や、メモリ容量を増加させる
ために複数のメモリチップが搭載された半導体装置、ま
たは製造プロセスや材料が異なる複数の半導体チップが
搭載された半導体装置、およびその製造方法に関する。
【0002】
【従来の技術】図7は、特開平9−181256号公報
に開示された従来の半導体装置を示す断面図である。
に開示された従来の半導体装置を示す断面図である。
【0003】図7に示すように、上記従来の半導体装置
は、複数の半導体素子102が両面に搭載された半導体
素子搭載基板103が、半田バンプ等の外部接続端子1
01aが裏面に設けられた外部接続端子支持基板101
の上に、半田104によって電気的に接続された状態で
支持されている。半導体素子搭載基板103の周囲は、
封止樹脂105によって封止されている。
は、複数の半導体素子102が両面に搭載された半導体
素子搭載基板103が、半田バンプ等の外部接続端子1
01aが裏面に設けられた外部接続端子支持基板101
の上に、半田104によって電気的に接続された状態で
支持されている。半導体素子搭載基板103の周囲は、
封止樹脂105によって封止されている。
【0004】各半導体素子102は、半導体素子搭載基
板103上に形成された配線パターン103aに対して
ボンディングワイヤ106によって接続され、さらに、
半導体素子搭載基板103上の配線パターン103aと
外部接続端子支持基板101上の配線パターン101b
とは、ボンディングワイヤ107によって接続されてい
る。従って、各半導体素子102と外部接続端子101
aとは電気的に接続されている。
板103上に形成された配線パターン103aに対して
ボンディングワイヤ106によって接続され、さらに、
半導体素子搭載基板103上の配線パターン103aと
外部接続端子支持基板101上の配線パターン101b
とは、ボンディングワイヤ107によって接続されてい
る。従って、各半導体素子102と外部接続端子101
aとは電気的に接続されている。
【0005】ここで、半導体素子搭載基板103に対す
る半導体素子102の実装工程について説明する。
る半導体素子102の実装工程について説明する。
【0006】半導体素子搭載基板103に対する半導体
素子102の実装工程では、まず、半導体素子搭載基板
103の一方の面に半導体素子102を搭載し、基板1
03と半導体素子102とをワイヤボンディングによっ
て接続する。続いて、半導体素子搭載基板103を裏返
す。次に、半導体素子搭載基板103の他方の面に半導
体素子102を搭載し、基板103と半導体素子102
とをワイヤボンディングによって接続する。以上によ
り、半導体素子搭載基板103の両面に半導体素子10
2が搭載される。
素子102の実装工程では、まず、半導体素子搭載基板
103の一方の面に半導体素子102を搭載し、基板1
03と半導体素子102とをワイヤボンディングによっ
て接続する。続いて、半導体素子搭載基板103を裏返
す。次に、半導体素子搭載基板103の他方の面に半導
体素子102を搭載し、基板103と半導体素子102
とをワイヤボンディングによって接続する。以上によ
り、半導体素子搭載基板103の両面に半導体素子10
2が搭載される。
【0007】上記のように構成された従来の半導体装置
では、半導体素子搭載基板103の両面が半導体素子1
02の搭載面として用いられるため、半導体素子搭載基
板103に複数の半導体素子102を搭載することが容
易となっている。さらに、外部接続端子支持基板101
と半導体素子搭載基板103との電気的接続部分を共通
にすることによって、半導体素子搭載基板103に種類
が異なる複数の半導体素子102が搭載されている場合
であっても、その外部接続端子支持基板101および半
導体素子搭載基板103を汎用的に使用することができ
るので、製造コストの低減化が図られている。
では、半導体素子搭載基板103の両面が半導体素子1
02の搭載面として用いられるため、半導体素子搭載基
板103に複数の半導体素子102を搭載することが容
易となっている。さらに、外部接続端子支持基板101
と半導体素子搭載基板103との電気的接続部分を共通
にすることによって、半導体素子搭載基板103に種類
が異なる複数の半導体素子102が搭載されている場合
であっても、その外部接続端子支持基板101および半
導体素子搭載基板103を汎用的に使用することができ
るので、製造コストの低減化が図られている。
【0008】図8は従来の他の半導体装置の一部を破断
した状態で示す透視平面図、図9は図8に示した半導体
装置を示す断面図である。
した状態で示す透視平面図、図9は図8に示した半導体
装置を示す断面図である。
【0009】図8および図9に示す従来の半導体装置
は、表面に配線パターン208が形成された基板201
の上に第1の半導体チップ202が搭載され、さらに、
第1の半導体チップ202の上には、絶縁性の接着テー
プ207等によって第2の半導体チップ203が接着さ
れており、複数の半導体チップが積載されたチップスタ
ック構造を有している。各半導体チップ201,202
は、それぞれボンディングパッドが形成されている面が
上に向けられた状態で、基板201上に搭載されてい
る。また、基板201の裏面には、半田バンプ205が
設けられている(図9参照)。
は、表面に配線パターン208が形成された基板201
の上に第1の半導体チップ202が搭載され、さらに、
第1の半導体チップ202の上には、絶縁性の接着テー
プ207等によって第2の半導体チップ203が接着さ
れており、複数の半導体チップが積載されたチップスタ
ック構造を有している。各半導体チップ201,202
は、それぞれボンディングパッドが形成されている面が
上に向けられた状態で、基板201上に搭載されてい
る。また、基板201の裏面には、半田バンプ205が
設けられている(図9参照)。
【0010】第1の半導体チップ202と第2の半導体
チップ203とは、各半導体チップのボンディングパッ
ド同士を結線するボンディングワイヤ204aによって
接続されている。さらに、第1の半導体チップ202と
基板201の配線パターン208とはボンディングワイ
ヤ204bによって接続され、第2の半導体チップ20
3と基板201の配線パターン208とはボンディング
ワイヤ204cによって接続されている。なお、基板2
01の表面に形成された配線パターン208と、基板2
01の裏面に設けられた半田バンプ205とは、スルー
ホール(不図示)を介して接続されている。従って、各
半導体チップ202,203と半田バンプ205とは電
気的に接続されている。さらに、基板201の上面は、
配線パターン208、各半導体チップ203,204お
よび各ボンディングワイヤを密封するように、封止樹脂
206によって封止されている。
チップ203とは、各半導体チップのボンディングパッ
ド同士を結線するボンディングワイヤ204aによって
接続されている。さらに、第1の半導体チップ202と
基板201の配線パターン208とはボンディングワイ
ヤ204bによって接続され、第2の半導体チップ20
3と基板201の配線パターン208とはボンディング
ワイヤ204cによって接続されている。なお、基板2
01の表面に形成された配線パターン208と、基板2
01の裏面に設けられた半田バンプ205とは、スルー
ホール(不図示)を介して接続されている。従って、各
半導体チップ202,203と半田バンプ205とは電
気的に接続されている。さらに、基板201の上面は、
配線パターン208、各半導体チップ203,204お
よび各ボンディングワイヤを密封するように、封止樹脂
206によって封止されている。
【0011】ここで、図8および図9に示すように構成
された従来の半導体装置の製造工程について説明する。
された従来の半導体装置の製造工程について説明する。
【0012】まず最初に、基板201の上面に銀ペース
ト等の導電性接着剤を塗布し、第1の半導体チップ20
2を基板201の上面に接着させる。次に、第1の半導
体チップ202の上面に絶縁性の接着テープ207等を
張り付け、第1の半導体チップ202の上に第2の半導
体チップ203を接着させる。その後、上記のように各
半導体チップ202,203が搭載された基板201を
ベーキングする。次に、一般的なワイヤボンディング法
により、各半導体チップ202,203および基板20
1に対して、各ボンディングワイヤ204a,204
b,204cのボンディング作業を行う。次に、基板2
01の上面に封止樹脂206を流し込み、各半導体チッ
プ203,204、配線パターン208および各ボンデ
ィングワイヤを密封させる。最後に、基板201の裏面
において、各スルーホールに半田バンプ205を接合す
る。以上の製造工程により、上記従来の半導体装置が構
成される。
ト等の導電性接着剤を塗布し、第1の半導体チップ20
2を基板201の上面に接着させる。次に、第1の半導
体チップ202の上面に絶縁性の接着テープ207等を
張り付け、第1の半導体チップ202の上に第2の半導
体チップ203を接着させる。その後、上記のように各
半導体チップ202,203が搭載された基板201を
ベーキングする。次に、一般的なワイヤボンディング法
により、各半導体チップ202,203および基板20
1に対して、各ボンディングワイヤ204a,204
b,204cのボンディング作業を行う。次に、基板2
01の上面に封止樹脂206を流し込み、各半導体チッ
プ203,204、配線パターン208および各ボンデ
ィングワイヤを密封させる。最後に、基板201の裏面
において、各スルーホールに半田バンプ205を接合す
る。以上の製造工程により、上記従来の半導体装置が構
成される。
【0013】
【発明が解決しようとする課題】しかしながら、図7に
示した従来の半導体装置では、半導体素子102が搭載
される基板として、外部接続端子支持基板101と半導
体素子搭載基板103との2つの基板が必要となるた
め、半導体装置の部品点数が増加し、半導体装置のコス
トを低減する妨げとなっていた。さらに、外部接続端子
支持基板101の上に半導体素子搭載基板103が支持
される構成であるため、本従来例の半導体装置は少なく
ても2枚の基板を合わせた厚みよりも厚くなるため、パ
ッケージの薄型化を図ることが困難であった。
示した従来の半導体装置では、半導体素子102が搭載
される基板として、外部接続端子支持基板101と半導
体素子搭載基板103との2つの基板が必要となるた
め、半導体装置の部品点数が増加し、半導体装置のコス
トを低減する妨げとなっていた。さらに、外部接続端子
支持基板101の上に半導体素子搭載基板103が支持
される構成であるため、本従来例の半導体装置は少なく
ても2枚の基板を合わせた厚みよりも厚くなるため、パ
ッケージの薄型化を図ることが困難であった。
【0014】加えて、半導体素子搭載基板103に対す
る半導体素子102の実装工程において、半導体素子搭
載基板103の一方の面に半導体素子102を実装した
後に半導体素子搭載基板103を裏返す必要があるた
め、ワイヤボンディング工程が複雑化するという問題が
あった。さらに、半導体素子搭載基板103を裏返すと
きに、実装装置の基板搬送治具(不図示)によって、既
に結線されたボンディングワイヤ106が押しつぶされ
ること等により、ワイヤー同士の接触によるワイヤー間
のショートが発生するおそれがあった。そのため、半導
体装置の生産歩留まりおよび品質を向上させる妨げとな
っていた。
る半導体素子102の実装工程において、半導体素子搭
載基板103の一方の面に半導体素子102を実装した
後に半導体素子搭載基板103を裏返す必要があるた
め、ワイヤボンディング工程が複雑化するという問題が
あった。さらに、半導体素子搭載基板103を裏返すと
きに、実装装置の基板搬送治具(不図示)によって、既
に結線されたボンディングワイヤ106が押しつぶされ
ること等により、ワイヤー同士の接触によるワイヤー間
のショートが発生するおそれがあった。そのため、半導
体装置の生産歩留まりおよび品質を向上させる妨げとな
っていた。
【0015】一方、図8および図9に示した従来の他の
半導体装置では、第2の半導体チップ202と基板20
1とを結線するボンディングワイヤ204bが比較的長
くなるため、封止樹脂205を流し込む際にボンディン
グワイヤ204bが撓むことによって隣接するボンディ
ングワイヤに接触する現象(当業者間では、「ワイヤー
流れ」といわれている。)が生じ、ワイヤー間にショー
トが発生するおそれがあった。
半導体装置では、第2の半導体チップ202と基板20
1とを結線するボンディングワイヤ204bが比較的長
くなるため、封止樹脂205を流し込む際にボンディン
グワイヤ204bが撓むことによって隣接するボンディ
ングワイヤに接触する現象(当業者間では、「ワイヤー
流れ」といわれている。)が生じ、ワイヤー間にショー
トが発生するおそれがあった。
【0016】本従来例の半導体装置は、1枚の基板20
1の上に半導体チップ202,203が積層されている
構成であるため、2枚の基板が積層された図7に示す従
来の半導体装置に比べて薄型化されている。しかし、近
年では、特に携帯型パソコンや携帯電話等の分野におい
て高密度実装化が進み、これに伴って実装時における半
導体装置の取付け高さをより低くすることが求められる
ようになっている。
1の上に半導体チップ202,203が積層されている
構成であるため、2枚の基板が積層された図7に示す従
来の半導体装置に比べて薄型化されている。しかし、近
年では、特に携帯型パソコンや携帯電話等の分野におい
て高密度実装化が進み、これに伴って実装時における半
導体装置の取付け高さをより低くすることが求められる
ようになっている。
【0017】そこで本発明は、実装時に一層の薄型化を
図ることができる半導体装置を提供することを目的とす
る。
図ることができる半導体装置を提供することを目的とす
る。
【0018】さらに、本発明は、電気接続部の信頼性を
向上させることができる半導体装置を提供することを目
的とする。
向上させることができる半導体装置を提供することを目
的とする。
【0019】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、表面には外部導出用配線が
形成され、裏面には前記外部導出用配線に導通された半
田バンプが設けられた基板と、一方の面に電極部が設け
られ、該電極部が前記外部導出用配線に接続された状態
で前記基板の表面に搭載された第1の半導体チップと、
一方の面に電極部が設けられ、該電極部が前記外部導出
用配線に接続された状態で前記基板の裏面に搭載された
第2の半導体チップとを有する半導体装置であって、前
記半田バンプは前記第2の半導体チップの厚み以上の高
さを有することを特徴とする。
め、本発明の半導体装置は、表面には外部導出用配線が
形成され、裏面には前記外部導出用配線に導通された半
田バンプが設けられた基板と、一方の面に電極部が設け
られ、該電極部が前記外部導出用配線に接続された状態
で前記基板の表面に搭載された第1の半導体チップと、
一方の面に電極部が設けられ、該電極部が前記外部導出
用配線に接続された状態で前記基板の裏面に搭載された
第2の半導体チップとを有する半導体装置であって、前
記半田バンプは前記第2の半導体チップの厚み以上の高
さを有することを特徴とする。
【0020】上記のように構成された本発明の半導体装
置は、外部実装基板等に実装されると、半田バンプ自身
の高さによって、半導体装置の基板と外部実装基板との
間に隙間が形成され、基板の裏面に搭載された第2の半
導体チップが上記の隙間に収容されるため、第2の半導
体チップが上記の隙間に収納される分だけ、実装時にお
ける半導体装置の取付け高さがより低くなる。
置は、外部実装基板等に実装されると、半田バンプ自身
の高さによって、半導体装置の基板と外部実装基板との
間に隙間が形成され、基板の裏面に搭載された第2の半
導体チップが上記の隙間に収容されるため、第2の半導
体チップが上記の隙間に収納される分だけ、実装時にお
ける半導体装置の取付け高さがより低くなる。
【0021】また、前記第2の半導体チップは前記電極
部が設けられている面が前記基板の裏面に向けられた状
態で前記基板の裏面に搭載され、前記基板における前記
第2の半導体チップの電極部が設けられている領域に対
向する部分には開口部が設けられており、前記第2の半
導体チップの電極部と前記外部導出用配線とは前記開口
部を通されたボンディングワイヤによって接続されてい
る構成とすることにより、基板の片面のみに対する結線
作業によって、基板の両面に搭載された各半導体チップ
の結線を行うことが可能となる。そのため、半導体装置
の結線工程において基板を裏返す必要がないので、結線
工程が簡素化されるとともに、既に結線されたボンディ
ングワイヤが押しつぶされること等の不具合が発生する
ことが防止される。
部が設けられている面が前記基板の裏面に向けられた状
態で前記基板の裏面に搭載され、前記基板における前記
第2の半導体チップの電極部が設けられている領域に対
向する部分には開口部が設けられており、前記第2の半
導体チップの電極部と前記外部導出用配線とは前記開口
部を通されたボンディングワイヤによって接続されてい
る構成とすることにより、基板の片面のみに対する結線
作業によって、基板の両面に搭載された各半導体チップ
の結線を行うことが可能となる。そのため、半導体装置
の結線工程において基板を裏返す必要がないので、結線
工程が簡素化されるとともに、既に結線されたボンディ
ングワイヤが押しつぶされること等の不具合が発生する
ことが防止される。
【0022】さらに、前記第1の半導体チップは前記外
部導出用配線に接続される電極部が設けられている面が
表に向けられた状態で前記基板の表面に搭載され、前記
基板の表面には前記第1の半導体チップの周囲を囲むよ
うに内部配線が形成されており、前記第1の半導体チッ
プの電極部と前記内部配線の一方の端部とはボンディン
グワイヤによって接続され、前記第2の半導体チップの
電極部と前記内部配線の他方の端部および前記外部導出
用配線とは前記開口部を通されたボンディングワイヤに
よって接続されている構成とすることにより、それぞれ
の接続に用いられるボンディングワイヤを比較的短くす
ることが可能となるため、基板に封止樹脂を流し込む際
に、ボンディングワイヤが「ワイヤー流れ」を引き起こ
すおそれが低減され、半導体装置の生産歩留まりおよび
品質を向上させることが可能となる。
部導出用配線に接続される電極部が設けられている面が
表に向けられた状態で前記基板の表面に搭載され、前記
基板の表面には前記第1の半導体チップの周囲を囲むよ
うに内部配線が形成されており、前記第1の半導体チッ
プの電極部と前記内部配線の一方の端部とはボンディン
グワイヤによって接続され、前記第2の半導体チップの
電極部と前記内部配線の他方の端部および前記外部導出
用配線とは前記開口部を通されたボンディングワイヤに
よって接続されている構成とすることにより、それぞれ
の接続に用いられるボンディングワイヤを比較的短くす
ることが可能となるため、基板に封止樹脂を流し込む際
に、ボンディングワイヤが「ワイヤー流れ」を引き起こ
すおそれが低減され、半導体装置の生産歩留まりおよび
品質を向上させることが可能となる。
【0023】また、前記第2の半導体チップの電極部に
は半田ボールが設けられ、前記基板の裏面には前記外部
導出用配線に導通された電極パッドが設けられており、
前記第2の半導体チップは、前記半田ボールが前記電極
パッドに接続されることにより前記基板の裏面にフリッ
プチップ接続されている構成としてもよい。
は半田ボールが設けられ、前記基板の裏面には前記外部
導出用配線に導通された電極パッドが設けられており、
前記第2の半導体チップは、前記半田ボールが前記電極
パッドに接続されることにより前記基板の裏面にフリッ
プチップ接続されている構成としてもよい。
【0024】さらに、前記基板の表面における前記第1
の半導体装置が搭載される部分にはダイパッドが設けら
れており、前記第1の半導体装置は導電性接着剤によっ
て前記ダイパッドに接着されている構成としてもよい。
の半導体装置が搭載される部分にはダイパッドが設けら
れており、前記第1の半導体装置は導電性接着剤によっ
て前記ダイパッドに接着されている構成としてもよい。
【0025】さらには、前記第2の半導体装置は接着テ
ープによって前記基板の裏面に接着されている構成とし
てもよい。
ープによって前記基板の裏面に接着されている構成とし
てもよい。
【0026】加えて、前記基板はリジッドタイプの樹脂
製基板である構成としてもよく、あるいは、前記基板は
フレキシブルタイプの樹脂製基板である構成としてもよ
い。
製基板である構成としてもよく、あるいは、前記基板は
フレキシブルタイプの樹脂製基板である構成としてもよ
い。
【0027】また、本発明の半導体装置の製造方法は、
表面に外部導出用配線が形成された基板の表面に、一方
の面に電極パッドが設けられた第1の半導体チップを搭
載し、前記第1の半導体チップの電極部を前記外部導出
用配線に接続する工程と、前記基板の裏面に、一方の面
に電極パッドが設けられた前記第2の半導体チップを搭
載し、前記第2の半導体チップの電極部を前記外部導出
用配線に接続する工程と、前記基板の裏面に、前記外部
導出用配線に導通され、前記第2の半導体チップの厚み
以上の高さに形成された半田バンプを設ける工程とを有
する。
表面に外部導出用配線が形成された基板の表面に、一方
の面に電極パッドが設けられた第1の半導体チップを搭
載し、前記第1の半導体チップの電極部を前記外部導出
用配線に接続する工程と、前記基板の裏面に、一方の面
に電極パッドが設けられた前記第2の半導体チップを搭
載し、前記第2の半導体チップの電極部を前記外部導出
用配線に接続する工程と、前記基板の裏面に、前記外部
導出用配線に導通され、前記第2の半導体チップの厚み
以上の高さに形成された半田バンプを設ける工程とを有
する。
【0028】これにより、外部実装基板等に実装される
と、半導体装置の基板と外部実装基板との間に、基板の
裏面に搭載された第2の半導体チップが上記の隙間に収
容される隙間が半田バンプ自身の高さによって形成さ
れ、実装時における取付け高さがより低くなる半導体装
置が製造される。
と、半導体装置の基板と外部実装基板との間に、基板の
裏面に搭載された第2の半導体チップが上記の隙間に収
容される隙間が半田バンプ自身の高さによって形成さ
れ、実装時における取付け高さがより低くなる半導体装
置が製造される。
【0029】さらに、前記基板のうちの前記第2の半導
体チップの電極部が設けられている領域に対向する部分
には開口部が設けられており、前記基板の裏面に、一方
の面に電極パッドが設けられた前記第2の半導体チップ
を搭載し、前記第2の半導体チップの電極部を前記外部
導出用配線に接続する工程は、前記第2の半導体チップ
を前記電極部が設けられている面を前記基板の裏面に向
けた状態で前記基板の裏面に搭載する工程と、前記第2
の半導体チップの電極部と前記外部導出用配線とを、前
記開口部を通されたボンディングワイヤによって接続す
る工程とからなる構成とすることにより、半導体装置の
結線工程において基板を裏返す必要がなくなり、結線工
程が簡素化されるとともに、既に結線されたボンディン
グワイヤが押しつぶされること等の不具合が発生するこ
とが防止される。
体チップの電極部が設けられている領域に対向する部分
には開口部が設けられており、前記基板の裏面に、一方
の面に電極パッドが設けられた前記第2の半導体チップ
を搭載し、前記第2の半導体チップの電極部を前記外部
導出用配線に接続する工程は、前記第2の半導体チップ
を前記電極部が設けられている面を前記基板の裏面に向
けた状態で前記基板の裏面に搭載する工程と、前記第2
の半導体チップの電極部と前記外部導出用配線とを、前
記開口部を通されたボンディングワイヤによって接続す
る工程とからなる構成とすることにより、半導体装置の
結線工程において基板を裏返す必要がなくなり、結線工
程が簡素化されるとともに、既に結線されたボンディン
グワイヤが押しつぶされること等の不具合が発生するこ
とが防止される。
【0030】さらには、前記基板のうちの前記第2の半
導体チップの電極部が設けられている領域に対向する部
分には開口部が設けられているとともに、前記基板の表
面には前記第1の半導体チップの周囲を囲むように内部
配線が形成されており、前記表面に外部導出用配線が形
成された基板の表面に、一方の面に電極パッドが設けら
れた第1の半導体チップを搭載し、前記第1の半導体チ
ップの電極部を前記外部導出用配線に接続する工程は、
前記第1の半導体チップを前記電極部が設けられている
面を表に向けた状態で前記基板の表面に搭載する工程
と、前記第1の半導体チップの電極部と前記内部配線の
一方の端部とをボンディングワイヤによって接続する工
程とからなり、前記基板の裏面に、一方の面に電極パッ
ドが設けられた前記第2の半導体チップを搭載し、前記
第2の半導体チップの電極部を前記外部導出用配線に接
続する工程は、前記第2の半導体チップを前記電極部が
設けられている面を前記基板の裏面に向けた状態で前記
基板の裏面に搭載する工程と、前記第2の半導体チップ
の電極部と前記外部導出用配線とを、前記開口部を通さ
れたボンディングワイヤによって接続する工程とからな
り、さらに、前記第2の半導体チップの電極部と前記内
部配線の他方の端部とを、前記開口部を通されたボンデ
ィングワイヤによって接続する工程を有する構成とする
ことにより、それぞれの接続に用いられるボンディング
ワイヤを比較的短くすることが可能となり、基板に封止
樹脂を流し込む際に、ボンディングワイヤが「ワイヤー
流れ」を引き起こすおそれが低減され、半導体装置の生
産歩留まりおよび品質を向上させることが可能となる。
導体チップの電極部が設けられている領域に対向する部
分には開口部が設けられているとともに、前記基板の表
面には前記第1の半導体チップの周囲を囲むように内部
配線が形成されており、前記表面に外部導出用配線が形
成された基板の表面に、一方の面に電極パッドが設けら
れた第1の半導体チップを搭載し、前記第1の半導体チ
ップの電極部を前記外部導出用配線に接続する工程は、
前記第1の半導体チップを前記電極部が設けられている
面を表に向けた状態で前記基板の表面に搭載する工程
と、前記第1の半導体チップの電極部と前記内部配線の
一方の端部とをボンディングワイヤによって接続する工
程とからなり、前記基板の裏面に、一方の面に電極パッ
ドが設けられた前記第2の半導体チップを搭載し、前記
第2の半導体チップの電極部を前記外部導出用配線に接
続する工程は、前記第2の半導体チップを前記電極部が
設けられている面を前記基板の裏面に向けた状態で前記
基板の裏面に搭載する工程と、前記第2の半導体チップ
の電極部と前記外部導出用配線とを、前記開口部を通さ
れたボンディングワイヤによって接続する工程とからな
り、さらに、前記第2の半導体チップの電極部と前記内
部配線の他方の端部とを、前記開口部を通されたボンデ
ィングワイヤによって接続する工程を有する構成とする
ことにより、それぞれの接続に用いられるボンディング
ワイヤを比較的短くすることが可能となり、基板に封止
樹脂を流し込む際に、ボンディングワイヤが「ワイヤー
流れ」を引き起こすおそれが低減され、半導体装置の生
産歩留まりおよび品質を向上させることが可能となる。
【0031】また、前記第2の半導体チップの電極部に
は半田ボールが設けられ、前記基板の裏面には前記外部
導出用配線に導通された電極パッドが設けられており、
前記基板の裏面に、一方の面に電極パッドが設けられた
前記第2の半導体チップを搭載し、前記第2の半導体チ
ップの電極部を前記外部導出用配線に接続する工程は、
前記半田ボールを前記電極パッドに接続させることによ
り前記第2の半導体チップを前記基板の裏面にフリップ
チップ接続させる工程である構成としてもよい。
は半田ボールが設けられ、前記基板の裏面には前記外部
導出用配線に導通された電極パッドが設けられており、
前記基板の裏面に、一方の面に電極パッドが設けられた
前記第2の半導体チップを搭載し、前記第2の半導体チ
ップの電極部を前記外部導出用配線に接続する工程は、
前記半田ボールを前記電極パッドに接続させることによ
り前記第2の半導体チップを前記基板の裏面にフリップ
チップ接続させる工程である構成としてもよい。
【0032】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【0033】(第1の実施形態)図1は、本発明の半導
体装置の第1の実施形態の一部を破断して示す透視平面
図、図2は図1に示した半導体装置の断面図である。
体装置の第1の実施形態の一部を破断して示す透視平面
図、図2は図1に示した半導体装置の断面図である。
【0034】図1および図2に示すように、本実施形態
の半導体装置1は、基板2の表面に設けられたダイパッ
ド(不図示)の上に、第1の半導体チップ3が銀ペース
ト等の導電性接着剤によって接着され、さらに、基板2
の裏面には第2の半導体チップ4がLOC(Lead On Chi
p)用テープ等の接着テープ10によって接着されてい
る。各半導体チップ3,4は、それぞれ電極部が形成さ
れている面が上に向けられた状態で、基板2に搭載され
ている。
の半導体装置1は、基板2の表面に設けられたダイパッ
ド(不図示)の上に、第1の半導体チップ3が銀ペース
ト等の導電性接着剤によって接着され、さらに、基板2
の裏面には第2の半導体チップ4がLOC(Lead On Chi
p)用テープ等の接着テープ10によって接着されてい
る。各半導体チップ3,4は、それぞれ電極部が形成さ
れている面が上に向けられた状態で、基板2に搭載され
ている。
【0035】図1に示すように、基板2の表面には、第
1の半導体チップ3と第2の半導体チップ4とを接続す
るために用いられる内部配線6が、ダイパッドに搭載さ
れた第1の半導体チップ3の周囲を囲むように形成され
ているとともに、半導体装置1内部の回路を外部の実装
基板等に接続させるための外部導出用配線7が形成され
ている。
1の半導体チップ3と第2の半導体チップ4とを接続す
るために用いられる内部配線6が、ダイパッドに搭載さ
れた第1の半導体チップ3の周囲を囲むように形成され
ているとともに、半導体装置1内部の回路を外部の実装
基板等に接続させるための外部導出用配線7が形成され
ている。
【0036】内部配線6の両端部にはボンディングパッ
ド6aが形成されており、また、各外部導出用配線7の
一方の端部にはボンディングパッド7aが形成され、そ
の他方の端部には基板2の裏面に接続されたスルーホー
ル7bが形成されている。さらに、基板2の裏面におい
て、各スルーホール7b上には、少なくとも第2の半導
体チップ4の厚み以上の高さを有する半田バンプ8が設
けられている(図2参照)。
ド6aが形成されており、また、各外部導出用配線7の
一方の端部にはボンディングパッド7aが形成され、そ
の他方の端部には基板2の裏面に接続されたスルーホー
ル7bが形成されている。さらに、基板2の裏面におい
て、各スルーホール7b上には、少なくとも第2の半導
体チップ4の厚み以上の高さを有する半田バンプ8が設
けられている(図2参照)。
【0037】また、図1および図2に示すように、基板
2には、内部配線6と外部導出用配線7との間であっ
て、第2の半導体チップ4の電極部が設けられている領
域に対向する部分に、開口部5が設けられている。
2には、内部配線6と外部導出用配線7との間であっ
て、第2の半導体チップ4の電極部が設けられている領
域に対向する部分に、開口部5が設けられている。
【0038】第1の半導体チップ3の電極部と内部配線
6の一方のボンディングパッド6aとは、ボンディング
ワイヤ9aによって接続されている。さらに、第2の半
導体チップ4の電極部と内部配線6の他方のボンディン
グパッド6aとは、基板2の開口部5を通されたボンデ
ィングワイヤ9bによって接続され、第2の半導体チッ
プ4の電極部と基板2の外部導出用配線7とは、基板2
の開口部5を通されたボンディングワイヤ9cによって
接続されている。従って、第1の半導体チップ3は、内
部配線6、第2の半導体チップ4および外部導出用配線
7を介して半田バンプ8に接続され、第2の半導体チッ
プ4は外部導出用配線7を介して半田バンプ8に接続さ
れている。
6の一方のボンディングパッド6aとは、ボンディング
ワイヤ9aによって接続されている。さらに、第2の半
導体チップ4の電極部と内部配線6の他方のボンディン
グパッド6aとは、基板2の開口部5を通されたボンデ
ィングワイヤ9bによって接続され、第2の半導体チッ
プ4の電極部と基板2の外部導出用配線7とは、基板2
の開口部5を通されたボンディングワイヤ9cによって
接続されている。従って、第1の半導体チップ3は、内
部配線6、第2の半導体チップ4および外部導出用配線
7を介して半田バンプ8に接続され、第2の半導体チッ
プ4は外部導出用配線7を介して半田バンプ8に接続さ
れている。
【0039】さらに、図2に示すように、基板2の表面
および裏面は、各半導体チップ3,4、各配線6,7お
よび各ボンディングワイヤ9a,9b,9cを密封する
ように、封止樹脂11によって封止されている。
および裏面は、各半導体チップ3,4、各配線6,7お
よび各ボンディングワイヤ9a,9b,9cを密封する
ように、封止樹脂11によって封止されている。
【0040】次に、上記に説明した半導体装置1の製造
工程について、図3(a)〜(c)および図4(d)〜
(f)を参照して説明する。図3および図4は、図1等
に示した半導体装置1の一連の製造工程を示す断面図
(各図(i))および平面図(各図(ii))である。
工程について、図3(a)〜(c)および図4(d)〜
(f)を参照して説明する。図3および図4は、図1等
に示した半導体装置1の一連の製造工程を示す断面図
(各図(i))および平面図(各図(ii))である。
【0041】本実施形態の半導体装置1の製造工程で
は、まず、図3(a)に示すように、表面に内部配線6
および外部導出用配線7が形成され、さらに内部配線6
と外部導出用配線7との間に開口部5が設けられた基板
2の裏面のうち、第2の半導体チップ4が搭載される部
分に、LOC(Lead On Chip)用テープ等の接着テープ1
0を貼り付ける。
は、まず、図3(a)に示すように、表面に内部配線6
および外部導出用配線7が形成され、さらに内部配線6
と外部導出用配線7との間に開口部5が設けられた基板
2の裏面のうち、第2の半導体チップ4が搭載される部
分に、LOC(Lead On Chip)用テープ等の接着テープ1
0を貼り付ける。
【0042】次に、図3(b)に示すように、基板2の
裏面に貼り付けられた接着テープ10上に、第2の半導
体チップ4を接着させる。このとき、第2の半導体チッ
プ4の電極パッドが設けられている領域が基板2の開口
部5に対向するように、基板2に対する第2の半導体チ
ップ4の位置合わせを行う。
裏面に貼り付けられた接着テープ10上に、第2の半導
体チップ4を接着させる。このとき、第2の半導体チッ
プ4の電極パッドが設けられている領域が基板2の開口
部5に対向するように、基板2に対する第2の半導体チ
ップ4の位置合わせを行う。
【0043】次に、基板2の表面に設けられたダイパッ
ド(不図示)の上に銀ペースト等の導電性接着剤(不図
示)を塗布する。続いて、図3(c)に示すように、第
1の半導体チップ3を、電極パッドが設けられている面
を上にして、基板2に設けられたダイパッドの上に接着
させる。続いて、ベーク作業を行い、導電性接着剤を硬
化させる。
ド(不図示)の上に銀ペースト等の導電性接着剤(不図
示)を塗布する。続いて、図3(c)に示すように、第
1の半導体チップ3を、電極パッドが設けられている面
を上にして、基板2に設けられたダイパッドの上に接着
させる。続いて、ベーク作業を行い、導電性接着剤を硬
化させる。
【0044】次に、図4(d)に示すように、第1の半
導体チップ3と基板2の内部配線6とをボンディングワ
イヤ9aによって接続する。続いて、第2の半導体チッ
プ4と基板2の内部配線6とをボンディングワイヤ9b
によって接続するとともに、第2の半導体チップ4と基
板2の外部導出用配線7とをボンディングワイヤ9cに
よって接続する。このとき、各ボンディングワイヤ9
b,9cは、基板2の開口部5を通して第2の半導体チ
ップ4に接続される。
導体チップ3と基板2の内部配線6とをボンディングワ
イヤ9aによって接続する。続いて、第2の半導体チッ
プ4と基板2の内部配線6とをボンディングワイヤ9b
によって接続するとともに、第2の半導体チップ4と基
板2の外部導出用配線7とをボンディングワイヤ9cに
よって接続する。このとき、各ボンディングワイヤ9
b,9cは、基板2の開口部5を通して第2の半導体チ
ップ4に接続される。
【0045】次に、図4(e)に示すように、基板2の
表面および裏面に封止樹脂9を流し込んで、各半導体チ
ップ3,4、各配線6,7および各ボンディングワイヤ
9a,9b,9cを封止樹脂9で密封した後、封止樹脂
9を固化させる。
表面および裏面に封止樹脂9を流し込んで、各半導体チ
ップ3,4、各配線6,7および各ボンディングワイヤ
9a,9b,9cを封止樹脂9で密封した後、封止樹脂
9を固化させる。
【0046】最後に、図4(f)に示すように、基板2
の裏面において、各外部導出用配線7の一方の端部に形
成された各スルーホール7b(図1参照)上に、半田バ
ンプ8を第2の半導体チップ4の厚み以上の高さに形成
する。以上の工程により、半導体装置1が完成する。
の裏面において、各外部導出用配線7の一方の端部に形
成された各スルーホール7b(図1参照)上に、半田バ
ンプ8を第2の半導体チップ4の厚み以上の高さに形成
する。以上の工程により、半導体装置1が完成する。
【0047】上記のように構成されたBGA(Ball Grid
Array)型の半導体装置1は、図5に示すように外部実
装基板等に実装されると、半田バンプ8自身の高さによ
って、半導体装置1の基板2と外部実装基板との間に隙
間が形成され、基板2の裏面に搭載された第2の半導体
チップ4が上記の隙間に収容される。本実施形態の半導
体装置1は、図8等に示した従来のチップスタック型の
半導体装置とパッケージ自体の厚みは変わらないもの
の、第2の半導体チップ4が上記の隙間に収納される分
だけ、実装時における半導体装置1の取付け高さをより
低くすることができる。
Array)型の半導体装置1は、図5に示すように外部実
装基板等に実装されると、半田バンプ8自身の高さによ
って、半導体装置1の基板2と外部実装基板との間に隙
間が形成され、基板2の裏面に搭載された第2の半導体
チップ4が上記の隙間に収容される。本実施形態の半導
体装置1は、図8等に示した従来のチップスタック型の
半導体装置とパッケージ自体の厚みは変わらないもの
の、第2の半導体チップ4が上記の隙間に収納される分
だけ、実装時における半導体装置1の取付け高さをより
低くすることができる。
【0048】また、本実施形態の半導体装置1は、図7
に示した従来の半導体装置と同様に、半導体チップが基
板2の両面に搭載されている構成である。しかし、本実
施形態では、基板2の裏面側に搭載された第2の半導体
チップ4と、基板2の表面に設けられた各配線6,7と
が、基板2の開口部5を通されたボンディングワイヤ9
b,9cによって接続されるため、片面のみに対するボ
ンディング作業(結線作業)によって、両面に搭載され
た各半導体チップのワイヤボンディングを行うことがで
きる。そのため、半導体装置1のワイヤボンディング工
程(結線工程)において基板2を裏返す必要がないの
で、ワイヤボンディング工程を簡素化することができる
とともに、既に結線されたボンディングワイヤが押しつ
ぶされること等の不具合が発生することを防止すること
ができる。
に示した従来の半導体装置と同様に、半導体チップが基
板2の両面に搭載されている構成である。しかし、本実
施形態では、基板2の裏面側に搭載された第2の半導体
チップ4と、基板2の表面に設けられた各配線6,7と
が、基板2の開口部5を通されたボンディングワイヤ9
b,9cによって接続されるため、片面のみに対するボ
ンディング作業(結線作業)によって、両面に搭載され
た各半導体チップのワイヤボンディングを行うことがで
きる。そのため、半導体装置1のワイヤボンディング工
程(結線工程)において基板2を裏返す必要がないの
で、ワイヤボンディング工程を簡素化することができる
とともに、既に結線されたボンディングワイヤが押しつ
ぶされること等の不具合が発生することを防止すること
ができる。
【0049】さらに、本実施形態の半導体装置1では、
第1の半導体チップ3が内部配線6および第2の半導体
チップ4を介して外部導出用配線7に接続されているた
め、それぞれの接続に用いられるボンディングワイヤを
比較的短くすることができる。そのため、基板2に封止
樹脂9を流し込む際に、ボンディングワイヤが「ワイヤ
ー流れ」を引き起こすおそれが低減され、半導体装置1
の生産歩留まりおよび品質を向上させることが可能とな
る。
第1の半導体チップ3が内部配線6および第2の半導体
チップ4を介して外部導出用配線7に接続されているた
め、それぞれの接続に用いられるボンディングワイヤを
比較的短くすることができる。そのため、基板2に封止
樹脂9を流し込む際に、ボンディングワイヤが「ワイヤ
ー流れ」を引き起こすおそれが低減され、半導体装置1
の生産歩留まりおよび品質を向上させることが可能とな
る。
【0050】なお、本実施形態で用いられる基板2は、
いわゆるリジッドタイプの樹脂基板であってもよく、あ
るいはいわゆるフレキシブルタイプの樹脂基板であって
もよい。
いわゆるリジッドタイプの樹脂基板であってもよく、あ
るいはいわゆるフレキシブルタイプの樹脂基板であって
もよい。
【0051】また、各半導体チップ3,4は、ロジック
チップやメモリチップである構成であってもよく、さら
には、構成材料や製造プロセスが互いに異なるチップで
あってもよい。さらに、それぞれ複数の半導体チップ
3,4が基板2に搭載される構成であってもよい。
チップやメモリチップである構成であってもよく、さら
には、構成材料や製造プロセスが互いに異なるチップで
あってもよい。さらに、それぞれ複数の半導体チップ
3,4が基板2に搭載される構成であってもよい。
【0052】(第2の実施形態)図6は、本発明の半導
体装置の第2の実施形態の一部を破断した状態で示す断
面図である。
体装置の第2の実施形態の一部を破断した状態で示す断
面図である。
【0053】図6に示すように、本実施形態の半導体装
置21は、基板22の表面に設けられたダイパッド(不
図示)の上に第1の半導体チップ23が銀ペースト等の
導電性接着剤によって接着され、さらに、基板2の裏面
に設けられた電極パッド(不図示)の上には、第2の半
導体チップ24が、第2の半導体チップ24の電極部に
設けられた半田ボール27を介してフリップチップ接続
されている。第1の半導体チップ23は、電極部が設け
られている面が上に向けられた状態で、基板22上に搭
載されている。
置21は、基板22の表面に設けられたダイパッド(不
図示)の上に第1の半導体チップ23が銀ペースト等の
導電性接着剤によって接着され、さらに、基板2の裏面
に設けられた電極パッド(不図示)の上には、第2の半
導体チップ24が、第2の半導体チップ24の電極部に
設けられた半田ボール27を介してフリップチップ接続
されている。第1の半導体チップ23は、電極部が設け
られている面が上に向けられた状態で、基板22上に搭
載されている。
【0054】基板22の表面には、半導体装置21内部
の回路を外部の実装基板等に接続させるための配線25
が設けられており、配線25の一方の端部にはボンディ
ングパッド25aが上記のダイパッドに搭載された第1
の半導体チップ23の周囲を囲むように形成され、他方
の端部には基板22の裏面に接続された第1のスルーホ
ール(不図示)が形成されている。基板22の裏面にお
いて、各スルーホール上には第2の半導体チップ24の
厚み以上の高さを有する半田バンプ28が接合されてい
る。さらに、基板22の表面に設けられた配線25と基
板22の裏面に設けられた電極パッドとは、第2のスル
ーホール(不図示)によって接続されている。
の回路を外部の実装基板等に接続させるための配線25
が設けられており、配線25の一方の端部にはボンディ
ングパッド25aが上記のダイパッドに搭載された第1
の半導体チップ23の周囲を囲むように形成され、他方
の端部には基板22の裏面に接続された第1のスルーホ
ール(不図示)が形成されている。基板22の裏面にお
いて、各スルーホール上には第2の半導体チップ24の
厚み以上の高さを有する半田バンプ28が接合されてい
る。さらに、基板22の表面に設けられた配線25と基
板22の裏面に設けられた電極パッドとは、第2のスル
ーホール(不図示)によって接続されている。
【0055】第1の半導体チップ23の電極部と配線2
5のボンディングパッド25aとは、ボンディングワイ
ヤ26によって接続されている。さらに、第2の半導体
チップ24と配線25とは、上記の第2のスルーホール
を介して接続されている。従って、各半導体チップ2
3,24は配線25を介して半田バンプ8に接続されて
いる。
5のボンディングパッド25aとは、ボンディングワイ
ヤ26によって接続されている。さらに、第2の半導体
チップ24と配線25とは、上記の第2のスルーホール
を介して接続されている。従って、各半導体チップ2
3,24は配線25を介して半田バンプ8に接続されて
いる。
【0056】さらに、基板22の表面および裏面は、各
半導体チップ23,24、配線25および各ボンディン
グワイヤ26を密封するように、封止樹脂29によって
封止されている。
半導体チップ23,24、配線25および各ボンディン
グワイヤ26を密封するように、封止樹脂29によって
封止されている。
【0057】次に、上記に説明した半導体装置21の製
造工程について説明する。
造工程について説明する。
【0058】本実施形態の半導体装置21の製造工程で
は、まず、基板22の表面に設けられたダイパッド(不
図示)の上に銀ペースト等の導電性接着剤(不図示)を
塗布する。続いて、第1の半導体チップ23を、電極部
が設けられている面を上にして、基板22に設けられた
ダイパッドの上に接着させる。続いて、ベーク作業を行
い、導電性接着剤を硬化させる。
は、まず、基板22の表面に設けられたダイパッド(不
図示)の上に銀ペースト等の導電性接着剤(不図示)を
塗布する。続いて、第1の半導体チップ23を、電極部
が設けられている面を上にして、基板22に設けられた
ダイパッドの上に接着させる。続いて、ベーク作業を行
い、導電性接着剤を硬化させる。
【0059】次に、基板22の裏面に設けられた電極パ
ッドと、第2の半導体チップ24の電極部に設けられた
半田ボール27との位置合わせを行い、半田ボール27
をリフローすることにより、基板22の裏面に第2の半
導体チップ24をフリップチップ接続する。
ッドと、第2の半導体チップ24の電極部に設けられた
半田ボール27との位置合わせを行い、半田ボール27
をリフローすることにより、基板22の裏面に第2の半
導体チップ24をフリップチップ接続する。
【0060】次に、第1の半導体チップ23と基板22
の配線25とをボンディングワイヤ26によって接続す
る。続いて、基板22の表面および裏面に封止樹脂29
を流し込んで各半導体チップ23,24、配線25およ
びボンディングワイヤ26を封止樹脂29で密封した
後、封止樹脂29を固化させる。
の配線25とをボンディングワイヤ26によって接続す
る。続いて、基板22の表面および裏面に封止樹脂29
を流し込んで各半導体チップ23,24、配線25およ
びボンディングワイヤ26を封止樹脂29で密封した
後、封止樹脂29を固化させる。
【0061】最後に、基板22の裏面において、各配線
25の一方の端部に形成された各第1のスルーホール上
に、半田バンプ28を第2の半導体チップ24の厚み以
上の高さに形成する。以上の工程により、半導体装置2
1が完成する。
25の一方の端部に形成された各第1のスルーホール上
に、半田バンプ28を第2の半導体チップ24の厚み以
上の高さに形成する。以上の工程により、半導体装置2
1が完成する。
【0062】本実施形態の半導体装置21においても、
図2等に示した第1の実施形態の半導体装置1と同様
に、外部実装基板等に実装されると半田バンプ28自身
の高さによって基板22と外部実装基板との間に隙間が
形成され、基板22の裏面に搭載された第2の半導体チ
ップ24が上記の隙間に収容される。そのため、第2の
半導体チップ24が上記の隙間に収納される分だけ、実
装時における半導体装置21の取付け高さをより低くす
ることができる。
図2等に示した第1の実施形態の半導体装置1と同様
に、外部実装基板等に実装されると半田バンプ28自身
の高さによって基板22と外部実装基板との間に隙間が
形成され、基板22の裏面に搭載された第2の半導体チ
ップ24が上記の隙間に収容される。そのため、第2の
半導体チップ24が上記の隙間に収納される分だけ、実
装時における半導体装置21の取付け高さをより低くす
ることができる。
【0063】また、本実施形態の半導体装置21では、
第2の半導体チップ24がフリップチップ接続によって
基板22の裏面に搭載されるため、ワイヤボンディング
作業(結線作業)が行われるのは、第1の半導体チップ
23と配線25との接続箇所のみである。従って、ワイ
ヤボンディング作業は基板22の片面のみに対して行わ
れるので、半導体装置21のワイヤボンディング工程
(結線工程)において基板22を裏返す必要がなく、ワ
イヤボンディング工程を簡素化することができるととも
に、既に結線されたボンディングワイヤが押しつぶされ
ること等の不具合が発生することを防止することができ
る。
第2の半導体チップ24がフリップチップ接続によって
基板22の裏面に搭載されるため、ワイヤボンディング
作業(結線作業)が行われるのは、第1の半導体チップ
23と配線25との接続箇所のみである。従って、ワイ
ヤボンディング作業は基板22の片面のみに対して行わ
れるので、半導体装置21のワイヤボンディング工程
(結線工程)において基板22を裏返す必要がなく、ワ
イヤボンディング工程を簡素化することができるととも
に、既に結線されたボンディングワイヤが押しつぶされ
ること等の不具合が発生することを防止することができ
る。
【0064】さらに、上述したように、配線25のボン
ディングパッド25aは、ダイパッド上に搭載された第
1の半導体チップ23を囲むように形成されているた
め、配線25のボンディングパッド25aと、ダイパッ
ド上に搭載された第1の半導体チップ23の電極部と
は、互いに近接して配置されることとなる。従って、第
1の半導体チップ23と配線25との接続に用いられる
ボンディングワイヤを比較的短くすることができるの
で、基板22に封止樹脂29を流し込む際に、ボンディ
ングワイヤが「ワイヤー流れ」を引き起こすおそれが低
減され、半導体装置21の生産歩留まりおよび品質を向
上させることが可能となる。
ディングパッド25aは、ダイパッド上に搭載された第
1の半導体チップ23を囲むように形成されているた
め、配線25のボンディングパッド25aと、ダイパッ
ド上に搭載された第1の半導体チップ23の電極部と
は、互いに近接して配置されることとなる。従って、第
1の半導体チップ23と配線25との接続に用いられる
ボンディングワイヤを比較的短くすることができるの
で、基板22に封止樹脂29を流し込む際に、ボンディ
ングワイヤが「ワイヤー流れ」を引き起こすおそれが低
減され、半導体装置21の生産歩留まりおよび品質を向
上させることが可能となる。
【0065】
【発明の効果】以上説明したように、本発明は、基板の
裏面に設けられた半田バンプが、基板の裏面に搭載され
た第2の半導体チップの厚み以上の高さを有するので、
本発明の半導体装置が外部実装基板等に実装されると、
第2の半導体チップが半田バンプ自身の高さによって半
導体装置の基板と外部実装基板等との間に収納されるた
め、第2の半導体チップが上記の隙間に収納される分だ
け、実装時における半導体装置の取付け高さをより低く
することができる。
裏面に設けられた半田バンプが、基板の裏面に搭載され
た第2の半導体チップの厚み以上の高さを有するので、
本発明の半導体装置が外部実装基板等に実装されると、
第2の半導体チップが半田バンプ自身の高さによって半
導体装置の基板と外部実装基板等との間に収納されるた
め、第2の半導体チップが上記の隙間に収納される分だ
け、実装時における半導体装置の取付け高さをより低く
することができる。
【0066】さらに、基板のうちの第2の半導体チップ
の電極部が設けられている領域に対向する部分に開口部
を設け、第2の半導体チップを電極部が設けられている
面を基板の裏面に向けた状態で基板の裏面に搭載し、第
2の半導体チップの電極部と外部導出用配線とを、開口
部を通されたボンディングワイヤによって接続すること
により、半導体装置の結線工程において基板を裏返す必
要がなくなり、結線工程を簡素化することができるとと
もに、既に結線されたボンディングワイヤが押しつぶさ
れること等の不具合が発生することを防止することがで
き、電気接続部の信頼性を向上させることができる。
の電極部が設けられている領域に対向する部分に開口部
を設け、第2の半導体チップを電極部が設けられている
面を基板の裏面に向けた状態で基板の裏面に搭載し、第
2の半導体チップの電極部と外部導出用配線とを、開口
部を通されたボンディングワイヤによって接続すること
により、半導体装置の結線工程において基板を裏返す必
要がなくなり、結線工程を簡素化することができるとと
もに、既に結線されたボンディングワイヤが押しつぶさ
れること等の不具合が発生することを防止することがで
き、電気接続部の信頼性を向上させることができる。
【図1】本発明の半導体装置の第1の実施形態の一部を
破断した状態で示す透視平面図である。
破断した状態で示す透視平面図である。
【図2】図1に示した半導体装置の断面図である。
【図3】図1等に示した半導体装置の一連の製造工程を
示す断面図および平面図である。
示す断面図および平面図である。
【図4】図1等に示した半導体装置の一連の製造工程を
示す断面図および平面図である。
示す断面図および平面図である。
【図5】図2等に示した半導体装置を外部実装基板に実
装させた状態で示す断面図である。
装させた状態で示す断面図である。
【図6】本発明の半導体装置の第2の実施形態の一部を
破断した状態で示す断面図である。
破断した状態で示す断面図である。
【図7】従来の半導体装置を示す断面図である。
【図8】従来の他の半導体装置の一部を破断した状態で
示す透視平面図である。
示す透視平面図である。
【図9】図8に示した従来の他の半導体装置を示す断面
図である。
図である。
1,21 半導体装置 2,22 基板 3,23 第1の半導体チップ 4,24 第2の半導体チップ 5 開口部 6 内部配線 6a,7a,25a ボンディングパッド 7b スルーホール 8,28 半田バンプ 9a,9b,9c,26 ボンディングワイヤ 10 接着テープ 11,29 封止樹脂 25 配線 27 半田ボール
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/12
Claims (12)
- 【請求項1】 表面には外部導出用配線が形成され、裏
面には前記外部導出用配線に導通された半田バンプが設
けられた基板と、一方の面に電極部が設けられ、該電極
部が前記外部導出用配線に接続された状態で前記基板の
表面に搭載された第1の半導体チップと、一方の面に電
極部が設けられ、該電極部が前記外部導出用配線に接続
された状態で前記基板の裏面に搭載された第2の半導体
チップとを有する半導体装置であって、 前記半田バンプは前記第2の半導体チップの厚み以上の
高さを有することを特徴とする半導体装置。 - 【請求項2】 前記第2の半導体チップは前記電極部が
設けられている面が前記基板の裏面に向けられた状態で
前記基板の裏面に搭載され、前記基板における前記第2
の半導体チップの電極部が設けられている領域に対向す
る部分には開口部が設けられており、前記第2の半導体
チップの電極部と前記外部導出用配線とは前記開口部を
通されたボンディングワイヤによって接続されている請
求項1に記載の半導体装置。 - 【請求項3】 前記第1の半導体チップは前記外部導出
用配線に接続される電極部が設けられている面が表に向
けられた状態で前記基板の表面に搭載され、前記基板の
表面には前記第1の半導体チップの周囲を囲むように内
部配線が形成されており、前記第1の半導体チップの電
極部と前記内部配線の一方の端部とはボンディングワイ
ヤによって接続され、前記第2の半導体チップの電極部
と前記内部配線の他方の端部および前記外部導出用配線
とは前記開口部を通されたボンディングワイヤによって
接続されている請求項2に記載の半導体装置。 - 【請求項4】 前記第2の半導体チップの電極部には半
田ボールが設けられ、前記基板の裏面には前記外部導出
用配線に導通された電極パッドが設けられており、前記
第2の半導体チップは、前記半田ボールが前記電極パッ
ドに接続されることにより前記基板の裏面にフリップチ
ップ接続されている請求項1に記載の半導体装置。 - 【請求項5】 前記基板の表面における前記第1の半導
体装置が搭載される部分にはダイパッドが設けられてお
り、前記第1の半導体装置は導電性接着剤によって前記
ダイパッドに接着されている請求項1から4のいずれか
1項に記載の半導体装置。 - 【請求項6】 前記第2の半導体装置は接着テープによ
って前記基板の裏面に接着されている請求項1,2,3
および5に記載の半導体装置。 - 【請求項7】 前記基板はリジッドタイプの樹脂製基板
である請求項1から6のいずれか1項に記載の半導体装
置。 - 【請求項8】 前記基板はフレキシブルタイプの樹脂製
基板である請求項1から6のいずれか1項に記載の半導
体装置。 - 【請求項9】 表面に外部導出用配線が形成された基板
の表面に、一方の面に電極パッドが設けられた第1の半
導体チップを搭載し、前記第1の半導体チップの電極部
を前記外部導出用配線に接続する工程と、 前記基板の裏面に、一方の面に電極パッドが設けられた
前記第2の半導体チップを搭載し、前記第2の半導体チ
ップの電極部を前記外部導出用配線に接続する工程と、 前記基板の裏面に、前記外部導出用配線に導通され、前
記第2の半導体チップの厚み以上の高さに形成された半
田バンプを設ける工程とを有する半導体装置の製造方
法。 - 【請求項10】 前記基板のうちの前記第2の半導体チ
ップの電極部が設けられている領域に対向する部分には
開口部が設けられており、前記基板の裏面に、一方の面
に電極パッドが設けられた前記第2の半導体チップを搭
載し、前記第2の半導体チップの電極部を前記外部導出
用配線に接続する工程は、前記第2の半導体チップを前
記電極部が設けられている面を前記基板の裏面に向けた
状態で前記基板の裏面に搭載する工程と、 前記第2の半導体チップの電極部と前記外部導出用配線
とを、前記開口部を通されたボンディングワイヤによっ
て接続する工程とからなる請求項9に記載の半導体装置
の製造方法。 - 【請求項11】 前記基板のうちの前記第2の半導体チ
ップの電極部が設けられている領域に対向する部分には
開口部が設けられているとともに、前記基板の表面には
前記第1の半導体チップの周囲を囲むように内部配線が
形成されており、前記表面に外部導出用配線が形成され
た基板の表面に、一方の面に電極パッドが設けられた第
1の半導体チップを搭載し、前記第1の半導体チップの
電極部を前記外部導出用配線に接続する工程は、前記第
1の半導体チップを前記電極部が設けられている面を表
に向けた状態で前記基板の表面に搭載する工程と、 前記第1の半導体チップの電極部と前記内部配線の一方
の端部とをボンディングワイヤによって接続する工程と
からなり、 前記基板の裏面に、一方の面に電極パッドが設けられた
前記第2の半導体チップを搭載し、前記第2の半導体チ
ップの電極部を前記外部導出用配線に接続する工程は、
前記第2の半導体チップを前記電極部が設けられている
面を前記基板の裏面に向けた状態で前記基板の裏面に搭
載する工程と、 前記第2の半導体チップの電極部と前記外部導出用配線
とを、前記開口部を通されたボンディングワイヤによっ
て接続する工程とからなり、 さらに、前記第2の半導体チップの電極部と前記内部配
線の他方の端部とを、前記開口部を通されたボンディン
グワイヤによって接続する工程を有する請求項9に記載
の半導体装置の製造方法。 - 【請求項12】 前記第2の半導体チップの電極部には
半田ボールが設けられ、前記基板の裏面には前記外部導
出用配線に導通された電極パッドが設けられており、前
記基板の裏面に、一方の面に電極パッドが設けられた前
記第2の半導体チップを搭載し、前記第2の半導体チッ
プの電極部を前記外部導出用配線に接続する工程は、前
記半田ボールを前記電極パッドに接続させることにより
前記第2の半導体チップを前記基板の裏面にフリップチ
ップ接続させる工程である請求項9に記載の半導体装置
の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10121046A JP3055619B2 (ja) | 1998-04-30 | 1998-04-30 | 半導体装置およびその製造方法 |
US09/300,683 US6166443A (en) | 1998-04-30 | 1999-04-27 | Semiconductor device with reduced thickness |
TW088106995A TW407365B (en) | 1998-04-30 | 1999-04-29 | Semiconductor device with reduced thickness |
KR1019990015449A KR100326822B1 (ko) | 1998-04-30 | 1999-04-29 | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10121046A JP3055619B2 (ja) | 1998-04-30 | 1998-04-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11312780A true JPH11312780A (ja) | 1999-11-09 |
JP3055619B2 JP3055619B2 (ja) | 2000-06-26 |
Family
ID=14801493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10121046A Expired - Lifetime JP3055619B2 (ja) | 1998-04-30 | 1998-04-30 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6166443A (ja) |
JP (1) | JP3055619B2 (ja) |
KR (1) | KR100326822B1 (ja) |
TW (1) | TW407365B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1137067A2 (en) * | 2000-03-20 | 2001-09-26 | Agere Systems Guardian Corporation | Multi-chip ball grid array ic packages |
US6489687B1 (en) | 1999-10-01 | 2002-12-03 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment |
US6673651B2 (en) | 1999-07-01 | 2004-01-06 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device including semiconductor elements mounted on base plate |
US6812575B2 (en) | 2000-08-29 | 2004-11-02 | Nec Corporation | Semiconductor device |
JP2008010459A (ja) * | 2006-06-27 | 2008-01-17 | Toppan Printing Co Ltd | Icチップ貼り合わせ用tcp及びそのtcpを用いたスタックトicパッケージ |
WO2009119904A1 (ja) * | 2008-03-28 | 2009-10-01 | 日本電気株式会社 | 半導体装置、その製造方法、プリント回路基板および電子機器 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6441495B1 (en) * | 1997-10-06 | 2002-08-27 | Rohm Co., Ltd. | Semiconductor device of stacked chips |
US6534861B1 (en) * | 1999-11-15 | 2003-03-18 | Substrate Technologies Incorporated | Ball grid substrate for lead-on-chip semiconductor package |
JP2001196534A (ja) * | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置および半導体モジュール |
US6414384B1 (en) * | 2000-12-22 | 2002-07-02 | Silicon Precision Industries Co., Ltd. | Package structure stacking chips on front surface and back surface of substrate |
US20040070080A1 (en) * | 2001-02-27 | 2004-04-15 | Chippac, Inc | Low cost, high performance flip chip package structure |
US20020121707A1 (en) * | 2001-02-27 | 2002-09-05 | Chippac, Inc. | Super-thin high speed flip chip package |
US8143108B2 (en) | 2004-10-07 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
USRE44438E1 (en) | 2001-02-27 | 2013-08-13 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
KR100415281B1 (ko) * | 2001-06-29 | 2004-01-16 | 삼성전자주식회사 | 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지 |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US6737742B2 (en) | 2002-09-11 | 2004-05-18 | International Business Machines Corporation | Stacked package for integrated circuits |
US20050275080A1 (en) * | 2004-05-26 | 2005-12-15 | Chih-Ming Chung | Multi-chip module package structure |
JP4916241B2 (ja) * | 2006-07-28 | 2012-04-11 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2008084263A (ja) * | 2006-09-29 | 2008-04-10 | Renesas Technology Corp | メモリカードおよびその製造方法 |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
WO2017189367A1 (en) * | 2016-04-29 | 2017-11-02 | Uniqarta, Inc. | Connecting electronic components to substrates |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846136A (ja) * | 1994-07-26 | 1996-02-16 | Fujitsu Ltd | 半導体装置 |
US5715144A (en) * | 1994-12-30 | 1998-02-03 | International Business Machines Corporation | Multi-layer, multi-chip pyramid and circuit board structure |
JPH08274250A (ja) * | 1995-03-30 | 1996-10-18 | Mitsui High Tec Inc | 半導体装置 |
JP3466354B2 (ja) * | 1995-12-25 | 2003-11-10 | 新光電気工業株式会社 | 半導体装置 |
KR970077554A (ko) * | 1996-05-17 | 1997-12-12 | 김광호 | 양면 실장용 bga 패키지 |
KR970077563A (ko) * | 1996-05-31 | 1997-12-12 | 김광호 | 적층칩 볼 그리드 어레이 |
JPH1074885A (ja) * | 1996-07-30 | 1998-03-17 | Lucent Technol Inc | 高密度集積回路パッケージ |
JPH1093013A (ja) * | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | 半導体装置 |
JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
US5854507A (en) * | 1998-07-21 | 1998-12-29 | Hewlett-Packard Company | Multiple chip assembly |
US6093969A (en) * | 1999-05-15 | 2000-07-25 | Lin; Paul T. | Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules |
-
1998
- 1998-04-30 JP JP10121046A patent/JP3055619B2/ja not_active Expired - Lifetime
-
1999
- 1999-04-27 US US09/300,683 patent/US6166443A/en not_active Expired - Fee Related
- 1999-04-29 KR KR1019990015449A patent/KR100326822B1/ko not_active IP Right Cessation
- 1999-04-29 TW TW088106995A patent/TW407365B/zh not_active IP Right Cessation
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7723832B2 (en) | 1999-07-01 | 2010-05-25 | Oki Semiconductor Co., Ltd. | Semiconductor device including semiconductor elements mounted on base plate |
US8008129B2 (en) | 1999-07-01 | 2011-08-30 | Oki Semiconductor Co., Ltd. | Method of making semiconductor device packaged by sealing resin member |
US6673651B2 (en) | 1999-07-01 | 2004-01-06 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device including semiconductor elements mounted on base plate |
US7592690B2 (en) | 1999-07-01 | 2009-09-22 | Oki Semiconductor Co., Ltd. | Semiconductor device including semiconductor elements mounted on base plate |
US7427810B2 (en) | 1999-07-01 | 2008-09-23 | Oki Electric Industry Co., Ltd. | Semiconductor device including semiconductor element mounted on another semiconductor element |
US6489687B1 (en) | 1999-10-01 | 2002-12-03 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment |
EP1137067A3 (en) * | 2000-03-20 | 2007-09-26 | Agere Systems Guardian Corporation | Multi-chip ball grid array ic packages |
EP1137067A2 (en) * | 2000-03-20 | 2001-09-26 | Agere Systems Guardian Corporation | Multi-chip ball grid array ic packages |
US6812575B2 (en) | 2000-08-29 | 2004-11-02 | Nec Corporation | Semiconductor device |
JP2008010459A (ja) * | 2006-06-27 | 2008-01-17 | Toppan Printing Co Ltd | Icチップ貼り合わせ用tcp及びそのtcpを用いたスタックトicパッケージ |
WO2009119904A1 (ja) * | 2008-03-28 | 2009-10-01 | 日本電気株式会社 | 半導体装置、その製造方法、プリント回路基板および電子機器 |
JPWO2009119904A1 (ja) * | 2008-03-28 | 2011-07-28 | 日本電気株式会社 | 半導体装置、その製造方法、プリント回路基板および電子機器 |
US8338940B2 (en) | 2008-03-28 | 2012-12-25 | Nec Corporation | Semiconductor device |
TWI423418B (zh) * | 2008-03-28 | 2014-01-11 | Nec Corp | 半導體裝置及其製造方法、與印刷電路基板及電子設備 |
US8956915B2 (en) | 2008-03-28 | 2015-02-17 | Nec Corporation | Method of manufacturing a three-dimensional packaging semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US6166443A (en) | 2000-12-26 |
KR19990083610A (ko) | 1999-11-25 |
KR100326822B1 (ko) | 2002-03-04 |
JP3055619B2 (ja) | 2000-06-26 |
TW407365B (en) | 2000-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
US7193320B2 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
US7115442B2 (en) | Ball grid array package with stacked center pad chips and method for manufacturing the same | |
KR100572946B1 (ko) | 반도체장치및그제조방법 | |
JP3526788B2 (ja) | 半導体装置の製造方法 | |
US20070117266A1 (en) | Method of fabricating a multi-die semiconductor package assembly | |
TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
JP2002222889A (ja) | 半導体装置及びその製造方法 | |
JP2001223326A (ja) | 半導体装置 | |
JP2001077294A (ja) | 半導体装置 | |
JPH06295935A (ja) | 半導体パッケージ | |
JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2000349228A (ja) | 積層型半導体パッケージ | |
JP2768315B2 (ja) | 半導体装置 | |
JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
JP4565931B2 (ja) | 半導体装置の製造方法 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH11186449A (ja) | 半導体装置およびその製造方法 | |
JP3545171B2 (ja) | 半導体装置 | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
KR20070019359A (ko) | 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 |