JP2008010459A - Ｉｃチップ貼り合わせ用ｔｃｐ及びそのｔｃｐを用いたスタックトｉｃパッケージ - Google Patents

Ｉｃチップ貼り合わせ用ｔｃｐ及びそのｔｃｐを用いたスタックトｉｃパッケージ Download PDF

Info

Publication number
JP2008010459A
JP2008010459A JP2006176313A JP2006176313A JP2008010459A JP 2008010459 A JP2008010459 A JP 2008010459A JP 2006176313 A JP2006176313 A JP 2006176313A JP 2006176313 A JP2006176313 A JP 2006176313A JP 2008010459 A JP2008010459 A JP 2008010459A
Authority
JP
Japan
Prior art keywords
wiring
chip
tcp
stacked
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006176313A
Other languages
English (en)
Other versions
JP4743021B2 (ja
Inventor
Tadakatsu Ota
忠勝 太田
Fumio Omoto
文男 大本
Eiji Tanaka
詠児 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2006176313A priority Critical patent/JP4743021B2/ja
Publication of JP2008010459A publication Critical patent/JP2008010459A/ja
Application granted granted Critical
Publication of JP4743021B2 publication Critical patent/JP4743021B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】配線チップをＴＣＰテープに代替え化することにより、材料コストの削減し、工期の短縮することができる、さらに、ＴＣＰテープを使用することにより、ＬＣＲ電気特性の向上するＩＣチップ貼り合わせ用のＴＣＰテープ及びそのＴＣＰテープを用いたスタックトＩＣパッケージを提供することである。
【解決手段】ポリイミド絶縁基材上に配線層を形成し、導通孔の枠型形状のＩＣチップ貼り合わせ用ＴＣＰであって、前記ＴＣＰテープは、配線の端部に形成した、上側の及び下側のＩＣチップとの接続端子を備えた複数からなる配線と、その上にソルダーレジスト層と積層した多層構造であり、前記配線層は、一対の銅配線回路及び接続端子からなる銅配線であり、一対の配線長は、各々が等長配線で形成、且つ配線幅が１０〜３０μｍの配線を形成したＩＣチップ貼り合わせ用ＴＣＰ。
【選択図】図１

Description

本発明は、ＩＣチップ貼り合わせ用ＴＣＰ（Ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）に関し、特にその等長配線の配線回路を備えたＩＣチップ貼り合わせ用ＴＣＰをインターポーザとして用いたスタックトＩＣパッケージに関する。
従来のスタックトＩＣパッケージは、その組み立て時、下側のＩＣチップ、例えばＮＡＮＤ用ＩＣチップ１２上に、上側のＩＣチップ、例えばＡＳＩＣ用ＩＣチップ１１を搭載する場合、そのＩＣのチップサイズの差異、若しくは型番によるワイヤーボンデング用のパッドの配列が異なる場合がある。この場合の電気的な接続は、ワイヤーボンデングによるワイヤリングだけの電気的な接続ではＬＣＲの電気特性を満足する配線が出来ない問題がある。この対策、改善方法は、種々の技術が開示されている（特許文献１、特許文献２参照）。
前記ＩＣチップの搭載では、配線チップ４１と呼称される配線のみを形成した基板を新規に追加し、その配線チップを介して、ＮＡＮＤ用ＩＣチップ上にＡＳＩＣ用ＩＣチップを搭載する方法が提案されている。前記配線チップは、複数の配線のうち、１対の接続端子間の配線長がその他各々の配線長と等しい、すなわち等長配線に設計された配線を備えている。さらに、等長配線の設計方法等も開示されている。一般に、ＩＣチップの回路自体がＩ／Ｏ回路を持つため静電容量の大きな負荷となり、各々の一対の配線上でこの負荷の分布に偏りがある場合、この部分でインピーダンスが変化する等の影響で信号波形にノイズが載ることがある。その負荷の偏りを均一にするために配線を等長等負荷配線にすることで解決する。なお、前記等長等負荷配線は等長配線と称し、一対の配線の長さを各々と同一距離に形成することを、等長配線とした。
図６は、従来のスタックトＩＣパッケージの配線チップを用いた場合の一例であり、（ａ）は、側断面図であり、（ｂ）は、上面図である。なお、図６（ａ）は、図６（ｂ）のｘ−ｘ’面の断面図である。
図６（ａ）の断面図は、ＮＡＮＤ用ＩＣチップ１２上の左端にＡＳＩＣ用ＩＣチップ１１を貼り合わせている。ＮＡＮＤ用ＩＣチップ１２は、横１５．６３ｍｍ×縦８．９４ｍｍの形状である。ＡＳＩＣ用ＩＣチップ１１は、横３．９２ｍｍ×縦３．９２ｍｍの形状である。次に、ＡＳＩＣ用ＩＣチップの右側に配線チップ４１を貼り合わせている。配線チップ４１は、横３．２６ｍｍ×縦３．２６ｍｍの形状である。配線チップ４１の接続端子間には、等長配線を介して一対の配線回路が形成されている。なお、ＮＡＮＤ用ＩＣチップ１２は、配線基板３１と張り合わされている。電気的な接続では、ＡＳＩＣ用ＩＣチップ１１の左側パッドは、配線基板３１の接続端子にワイヤーボンデング１３ｂされ、ＡＳＩＣ用ＩＣチップ１１の右側パッドは、配線チップ４１左側の接続端子にワイヤーボンデング１３ａされ、さらに配線チップ４１の後方の接続端子を経由して配線基板３１の接続端子にワイヤーボンデング１３ｂされている。ＮＡＮＤ用ＩＣチップ１２の左側、右側のパッドと配線基板３１の左側、右側の接続端子とをワイヤーボンデング１３ｃされたことにより、配線基板３１、ＮＡＮＤ用ＩＣチップ１２、配線チップ４１、ＡＳＩＣ用ＩＣチップ１１が電気的に接続される。なお、スタックトＩＣパッケージとしての入出力端子は配線基板３１の裏面側に形成した半田ボール３２の役割である。
図６（ｂ）は、配線基板３１の左上の角に近接した位置にＡＳＩＣ用ＩＣチップ１１が
配置されている。ＡＳＩＣ用ＩＣチップ１１は四辺にパッドが配置されている。ＡＳＩＣ用ＩＣチップ１１の右側(辺Ｂ)及び下側（辺Ｃ）に配線チップ４１が配置されている。なお、前記角から時計回りに辺Ａ、辺Ｂ、辺Ｃ、辺Ｄとする。ＮＡＮＤ用ＩＣチップ１２は、辺Ｂ、辺Ｄ側にパッドが配置されている。ワイヤーボンデングによる接続では、配線基板３１の接続端子（辺Ｂ、辺Ｄ側）とＮＡＮＤ用ＩＣチップ１２の辺Ｂ、辺Ｄ側のパッドに接続されている。配線チップ４１は、各々隣り合う２つの辺にパッドが配置されている。ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ａ、辺Ｄ）は、配線基板３１の接続端子（辺Ａ、辺Ｄ側）に直接に接続されている。パッド（辺Ｂ、辺Ｃ）は、各々の配線チップ４１（辺Ｄ、辺Ａ）と各々接続され、該配線チップ４１内の等長配線を経由して配線チップ（辺Ａ、辺Ｄ）から配線基板３１の接続端子（辺Ａ、辺Ｄ）に接続されている。例えば、ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ａ）は、配線基板３１の接続端子（辺Ａ）に直接に接続される。ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ｂ）は、配線チップ４１（辺Ｄ）と、該配線チップ（辺Ａ）とを経由して配線基板３１の接続端子（辺Ａ）に接続されている。すなわち、ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ｂ）は、配線チップ４１を経由して配線基板３１の接続端子（辺Ａ）に接続されている。前記配線では、配線チップ４１の静電容量が負荷となり、この配線上での負荷の分布に偏りが発生する危険がある。
図６に示す従来の配線チップを用いた一例のスタックトＩＣパッケージでは、搭載したＩＣチップが四辺パッド配置であるため、配線チップ４１を２個使用して電気的な接続したことにより、ＩＣチップの辺Ａ若しくは辺Ｂの配線上の負荷が少なく、辺Ｂ、辺Ｃの配線上の負荷が配線チップの静電容量だけ加算されるために、配線チップの影響によりインダクタンスやインピーダンスの整合化、相互インダクタンスやクロスストロークに不具合が発生する問題、すなわち電気特性上の問題がある。
近年、ＩＣチップ間のデータ転送速度が向上し、データとクロック間のスキュー、及び転送データ、クロック波形のノイズ等による乱れが問題となっている。送信されたデータは配線バス（一対の配線）を経由して送信先に転送される際、その到達時間の差が或る限界を超えると、同時に受信することが不可能となり、すなわち、複数のデータを一度に転送することが出来なくなる問題がある。すなわちバス幅を狭くする必要があり、大容量のデータ伝送に不都合が生じる。
近年、スタックトＩＣパッケージでは、インターポーザとしてテープキャリアパッケージ（以下ＴＣＰと記す）が注目されている（特許文献３、特許文献４参照）。
従来のＩＣチップ貼り合わせ用ＴＣＰ（以下、ＴＣＰテープと記す）は、ポリイミドのフイルムの絶縁基材上に、接着剤、銅箔と重ねて積層、又は直接に銅層を形成したテープの基材を使用しているため、層構成が単純であり、配線形成の自由度が大であり、且つ電気特性に優れた特徴がある。
従来のスタックトＩＣパッケージと、ＴＣＰテープについて説明する。
図７は、従来のＴＣＰテープを用いたスタックトＩＣパッケージの一例の部分構造図であり、（ａ）は、ＴＣＰテープの側断面図であり、（ｂ）は、そのＩＣチップを搭載した側断面図であり、（ｃ）は、スタックトＩＣパッケージの側断面図である。
図７（ａ）は、ＴＣＰテープ１０は、表面には、ソルダーレジスト３が形成されている。ソルダーレジスト３の表面一部分には、配線のうちの、入出力用の接続端子２ｂが形成され、その表面がソルダーレジスト面から露出されている。配線回路２の表面はソルダーレジスト３が形成されている。中央部には、デバイスホールである導通孔６の開口部が形成されている。導通孔６の開口部内には、ＩＣチップが配置される。前記接続端子２ｂは
、開口部の近傍であり、上側のＩＣチップのパッドと等距離に配置されて形成されている。接続端子４ｂは、ＴＣＰテープ１０の外周の近傍であり、下側のＩＣチップのパッドと等距離に配置されて形成されている。ワイヤーボンデング時、近接したパッドと接続端子がそのワイヤーにより電気的に接続する。すなわち、ＩＣチップのパッドと前記接続端子４ｂ、２ｂとをワイヤーボンデングで電気的な接続をして一つの回路を形成する。なお、接続端子４ｂ、２ｂでは、銅層表面にＮｉ（ニッケル）、Ａｕ（金）と積層されている（Ｃｕ／Ｎｉ／Ａｕの３層構造）。
ＴＣＰテープ１０は、支持基材であるポリイミド絶縁基材１の上面側に配線回路及び接続端子の銅配線層２、その上にソルダーレジスト層３が積層され、ポリイミド絶縁基材１の下面側に基材補強用の裏打ち材５が形成されている。中央部には、導通孔６が形成された形状である。
図７（ｂ）〜（ｃ）は、従来のＴＣＰテープ１０上にＡＳＩＣ用ＩＣチップ１１、ＮＡＮＤ用ＩＣチップ１２を貼り合わせ、搭載したスタックトＩＣパッケージの工程フローを説明する側断面図である。すなわち、ＴＣＰテープ１０をインターポーザとして用いたスタックトＩＣパッケージである。最初に、図７（ｂ）では、ＴＣＰテープ１０上に、ＡＳＩＣ用ＩＣチップ１１を搭載する。次いで、ＡＳＩＣ用ＩＣチップ１１のパッドと、接続端子２ｂにワイヤーボンデング１３ａを形成する。次いで、外周近傍の入出力端子４ｂとＮＡＮＤ用ＩＣチップ１２のパッドにワイヤーボンデング１３ｂを形成する。図７（ｂ）は、ワイヤーボンデング１３ａ、１３ｂの形成により、ＡＳＩＣ用ＩＣチップ１１とＮＡＮＤ用ＩＣチップ１２がＴＣＰテープ１０の配線回路２ａを介して回路が形成される。次いで、回路チェック等の検証を実施した後、次の工程の投入する。
図７（ｂ）の回路形成方法では、搭載するＡＳＩＣ用ＩＣチップ１１、ＮＡＮＤ用ＩＣチップ１２は、ワイヤーボンデング１３ａ、１３ｂの形成、及びＴＣＰテープ１０の導体層２を介して回路形成されている。
次いで、図７（ｃ）では、形成した回路を湿度等外部環境から保護するために樹脂モールド１４を形成する。
近年、半導体パッケージでは、軽薄短小となる方向に加速されている。従って、ＴＣＰテープを用いたスタックトＩＣパッケージにおいても、軽薄短小となる半導体パッケージの開発が急務となっている。搭載するＩＣチップは、高機能化、高速度化、回路の微細化等の効果により、小型化、薄厚化への改善が加速している。一方では、ＩＣ回路のデザインルールも微細化、高速度化され、回路特性の許容範囲の狭くなり、ワイヤーボンデング１３の距離、付随する配線長も影響されることが報告されている。
従来のＴＣＰテープの製造方法を説明する。
最初に、絶縁基材のポリイミドのフイルムを製造する。はじめに、ポリイミドのフイルムに金型を用いて型抜きにより所定の形状の貫通孔、例えばスプロケットホール、デバイスホールを形成する。次いで、導体層、例えば銅箔と前記ポリイミドのフイルムとを接着剤を介してラミネートして、所定のポリイミドテープの絶縁基材を製造する。
次いで、ポリイミドの絶縁基材上の銅層にパターンを形成する。前記パターンは、フォトプロセス法を用いた、すなわち、感光性レジスト形成、パターン露光処理、現像及びエッチング処理、剥膜処理により形成する。ポリイミド絶縁基材には、配線回路及び接続端子の銅配線が形成される。
次いで、形成された配線回路を保護及び遮蔽するように電気絶縁を目的としたソルダーレジストを形成する。
図８は、従来のＴＣＰテープに形成した配線層を説明する側断面図である。配線層２ａは、絶縁基材であるポリイミド上に形成されている。従って、各々配線の下側には絶縁性のポリイミドがあり、各々配線は左右及び上側には絶縁性のソルダーレジストが形成されている。配線層２ａは、その周囲を絶縁性の基材とソルダーレジストの樹脂層により電気的に被覆して外部から電気的に遮断される。配線層２ａは、絶縁基材と絶縁性のあるソルダーレジストで外部からの環境汚染、水分等が遮断される。配線の幅、配線間隔、形状では、フォトプロセス技術により自由に選択できる。
近年、スタックトＩＣパッケージでは、搭載するＩＣチップは、高機能化及び高速度化するため、ＬＣＲ電気特性の向上が要望されている。ＬＣＲ電気特性では、電流の安定供給するための配線間の間隔を広げる工夫、低インダクタンス化を図るためのその配線幅を太くする工夫、配線材質の選択等が行われている。さらにインピーダンス整合化のための配線の上及び下側の絶縁層の厚さの調整、相互インダクタンスやクロスストロークの低減のための配線間隔を空ける工夫等が実行されている。
前記ＬＣＲ電気特性の向上では、ＴＣＰテープが持つ、電気特性の長所を活用することができ、ＴＣＰテープのコスト面等の低減効果も期待できる。最近、大容量データの転送、その一時記録等のＩＣパッケージが増加し、メモリーＩＣ、例えばＮＡＮＤ用ＩＣチップ１２に外付けのコントローラーＩＣ、例えばＡＳＩＣ用ＩＣチップ１１を搭載したスタックトＩＣパッケージ開発され、顧客側の開発作業を低減し、開発工期の短縮する流れが加速している。
以下に公知文献を記す。
特開平１１−６７９７０号公報 特開平０６−３３４１０４号公報 特開２００１−２６７７１３号公報 特開２００２−２４６５１０号公報
本発明の課題は、配線チップをＴＣＰテープに代替え化することにより、材料コストの削減し、工期の短縮することができる、さらに、ＴＣＰテープを使用することにより、ＬＣＲ電気特性の向上するＩＣチップ貼り合わせ用のＴＣＰテープ及びそのＴＣＰテープを用いたスタックトＩＣパッケージを提供することである。
本発明の請求項１に係る発明は、支持するポリイミドからなる絶縁基材の片側に、配線からなる導体層を形成し、その基材の中央部にデバイスホールである導通孔の開口部を設けた枠型形状のＩＣチップ貼り合わせ用ＴＣＰ（Ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）であって、
前記ＩＣチップ貼り合わせ用ＴＣＰは、ポリイミドの絶縁基材上に、配線回路及びその配線の端部に形成した、上側に貼り合わせるＩＣチップと、及び下側に貼り合わせるＩＣチップとの信号の入出力用の接続端子を備えた複数からなる配線と、その配線上にソルダー
レジスト層と、その順序に積層した多層構造であり、
前記絶縁基材は、ポリイミドからなる、厚さ１０〜４０μｍからなるテープ基材であり、前記配線層は、銅、若しくは銅を６０％〜９９％（重量％）含む銅合金からなる、銅配線回路及び接続端子からなる銅配線であり、
前記上側のＩＣチップとの入出力用のうちの１個の接続端子と、下側のＩＣチップとの入出力用のうちの１個の接続端子は、１本の銅配線を介して電気的に接続され、一対の配線を形成する配線回路であり、
前記一対の配線長は、各々が等長配線で形成され、且つ、一対の配線幅が１０〜３０μｍからなり、各々配線の機能に応じて最適な配線幅に変更して配線を形成したことを特徴とするＩＣチップ貼り合わせ用ＴＣＰである。
本発明の請求項２に係る発明は、前記ＩＣチップ貼り合わせ用ＴＣＰは、上側のＩＣチップと下側のＩＣチップ間に介在するインターポーザの役割を荷うものであって、スタックトＩＣ用インターポーザとする用途に限定することを特徴とする請求項１記載のＩＣチップ貼り合わせ用ＴＣＰである。
本発明の請求項３に係る発明は、上側のＩＣチップと、下側のＩＣチップ間に介在するインターポーザとして、前記請求項１、又は２記載の等長配線を備えたＩＣチップ貼り合わせ用ＴＣＰを用いたスタックトＩＣパッケージであって、
前記上側のＩＣチップと、下側のＩＣチップ及びインターポーザ間との配線回路は、上側のＩＣチップのパッドと、ＩＣチップ貼り合わせ用ＴＣＰの接続端子とをワイヤーボンデングにより電気的な接続をし、下側のＩＣチップのパッドと、ＩＣチップ貼り合わせ用ＴＣＰの接続端子とをワイヤーボンデングにより電気的な接続をして形成され、前記上側のＩＣチップのパッドからワイヤー長及びＩＣチップ貼り合わせ用ＴＣＰの上側のＩＣチップとの接続端子から下側のＩＣチップとの接続端子までの配線長の合計配線長は、各々配線群の平均配線長の±１０％の範囲の配線長に形成したことを特徴とするスタックトＩＣパッケージである。
本発明のＩＣチップ貼り合わせ用のＴＣＰテープを用いれば、配線チップをＴＣＰに変更して用いたことにより、各々の配線長が等長配線となり、ＬＣＲ電気特性の向上が図られる。
本発明のＩＣチップ貼り合わせ用のＴＣＰテープを用いれば、等長配線の配線チップを等長配線のＴＣＰテープに変更して用いたことにより、材料コストの削減が図られる。
本発明のＩＣチップ貼り合わせ用のＴＣＰテープ及びそのＴＣＰテープを用いたスタックトＩＣパッケージを用いれば、配線チップをＴＣＰテープに変更して用いたことにより、各々の配線長が等長配線となり、ＬＣＲ電気特性の向上と工程が短縮することにより、又は材料調達期間の短縮により、工期の短縮が可能となり、さらに、材料費の削減、工数の削減をすることができ製造コストを削減することができる。
本発明のＩＣチップ貼り合わせ用の等長配線を備えたＴＣＰテープ及びそのＴＣＰテープをインターポーザとして用いたスタックトＩＣパッケージを一実施形態に基づいて以下説明する。
本発明のＴＣＰテープは、支持するポリイミドからなる絶縁基材の片側に、等長配線からなる導体層を形成し、その基材の中央部にデバイスホールである導通孔の開口部を設けた枠型形状のＩＣチップ貼り合わせ用ＴＣＰ（Ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇ
ｅ）である。前記ＴＣＰテープは、ポリイミドの絶縁基材上に、配線回路及びその配線の端部に形成した、上側に貼り合わせるＩＣチップと、及び下側に貼り合わせるＩＣチップとの信号の入出力用の接続端子を備えた複数からなる配線と、その配線上にソルダーレジスト層と、その順序に積層した多層構造である。
前記絶縁基材は、ポリイミドからなるフイルム基材で、その厚さが１０〜４０μｍからなるテープ状の絶縁基材である。厚さは、搭載するＩＣチップの機能、ＬＣＲ電気特性に適する範囲で最適なものを選択する。
前記配線層は、銅、若しくは銅を６０％〜９９％（重量％）含む銅合金からなる、銅配線回路及び接続端子からなる銅配線であり、電気特性に特に優れた金属から選択した。すなわち、本発明の等長配線は、銅配線に限定し、その電気特性の向上を支援するものである。
前記上側のＩＣチップとのうちの１個の接続端子と、下側のＩＣチップとのうちの１個の接続端子は、１本の銅配線を介して電気的に接続され、一対の配線を形成する配線回路であり、一対の配線長は、各々が等長配線で形成されている。
前記一対の配線幅は、１０〜３０μｍの範囲のうちから選択した任意の寸法から形成する。ＴＣＰテープの各々配線幅は、その機能に応じて最適な配線幅に変更して形成している。例えば、電源、グランド等の低インダクタンス化のため３０μｍに近づける線幅に太くする、例えば、クロストークの低減のため配線幅を細くし、その配線間隔を広くする等、各々配線幅は、１０〜３０μｍの範囲のうちから最適な幅に形成する。
本発明のスタックトＩＣパッケージでは、本発明のＴＣＰテープを上側のＩＣチップと下側のＩＣチップ間の隙間に介在するインターポーザの役割を荷うものであって、スタックトＩＣ用の等長配線の配線回路を備えたインターポーザとする用途に限定し、使用する。
図１は、本発明のＴＣＰテープの一実施例の構造図であり、（ａ）は、ＴＣＰテープの上面図であり、（ｂ）は、その側断面図であり、（ｃ）は、そのＴＣＰテープをインターポーザとしたスタックトＩＣパッケージの側断面図である。
図１（ａ）は、ＴＣＰテープ１０の上面図であり、ＴＣＰテープ１０の表面には、ソルダーレジスト層３が形成されている。ソルダーレジスト層３の表面一部分には、配線層のうちの、信号入出力用の接続端子２ｂと、４ｂが露出され、形成されている。ソルダーレジスト層３は、配線回路２ａ（５２ａ）の表面上に形成されている。中央部には、導通孔６の開口部が形成されている。該導通孔６には、ＩＣチップが配置される。前記接続端子２ｂ、４ｂは、導通孔の開口部の近傍に接続端子２ｂ及びＴＣＰテープ１０の外周の近傍に接続端子４ｂが形成され、前記接続端子２ｂは等長配線５２ｂを介して接続した接続端子４ｂはワイヤーボンデング時の相手側の接続端子に用いられている。すなわち、ＩＣチップのパッドと前記接続端子２ｂ、４ｂとをワイヤーボンデングで電気的に接続して一つの回路を形成する。図１（ａ）の事例では、ＮＡＮＤ用ＩＣチップ１２の左側にＴＣＰテープ１０が配置されている。前記ＴＣＰテープ１０は、図の上側と下側の２方の辺に接続端子２ｂ、４ｂが形成されている。配線回路２ａ、５２ａは、一対の銅配線の群であり、各々の銅配線が等長配線であり、前記一対の配線の一方の端部に接続端子２ｂが形成され、他方の端部に接続端子４ｂが形成されている。従って、例えば１つの接続端子２ｂと銅配線２ａと接続端子４ｂの一対の配線回路の長さは、その他の一対の配線回路の長さと等しく、すなわち各々一対の銅配線は、等長配線で形成されている。
図１（ｂ）は、図１（ａ）のｙ−ｙ’面の断面図であり、ＴＣＰテープ１０の部分は、支持基材であるポリイミド絶縁基材１の上面側に配線回路及び接続端子の導体層２、その上にソルダーレジスト層３が積層され、ポリイミド絶縁基材２の下面側に裏打ち材、若しくはエラストマ５が形成されている。なお、図１（ａ）〜（ｂ）のＴＣＰテープ１０は、ＩＣチップ貼り合わせ用でスタックトＩＣパッケージのインターポーザであって、その層構成が片側１層のみに配線回路２ａが形成した構造である。前記ポリイミド絶縁基材１は、２層構成（絶縁基材／導体層）、又は３層構成（絶縁基材／接着層／導体層）のテープ基材で形成されている。図１（ｂ）では、導通孔６両端の近傍に複数個配列した接続端子２ｂが一列、等間隔に配置されている。同様に、ＴＣＰテープの両端部に複数個配列した接続端子４ｂが一列、等間隔に配置されている。前記接続端子２ｂ、４ｂ間は、等長配線５２ａを介して一対の配線が形成されている。接続端子４ｂ、２ｂでは、銅配線層の表面にＮｉ（ニッケル）、Ａｕ（金）と積層されており、Ｃｕ／Ｎｉ／Ａｕの３層構造であり、この無電解、電解めっきでは銅面の残渣除去の処理を完全に行い、後工程の電気的な接続に対処した（図示せず）。
本発明のＴＣＰテープをインターポーザとして用いたスタックトＩＣパッケージの作製方法を説明する。
ＴＣＰテープに用いるポリイミド絶縁基材は、銅箔の片方側にポリイミド前駆体溶液を塗工して乾燥硬化させる方法、又は銅箔の片方側に熱可塑性樹脂シートを熱圧着する方法がある。また、ポリイミドの基材に、スパッター蒸着により銅層を形成する方法、又はポリイミドの基材に、無電解めっき及び電解めっきにより銅層を形成する方法がある。また、必要の場合、銅配線の形成では、無電解、電解のめっき法によるめっき銅を析出させ形成する、例えばアデティブ法がある。
図１（ｃ）は、ＴＣＰテープの側断面図であり、ＩＣチップ貼り合わせ用、すなわち、ＴＣＰテープをインターポーザとして用いたスタックトＩＣパッケージの側断面図である。スタックトＩＣパッケージ用インターポーザ２０ａは、図１（ｂ）のＴＣＰテープ１０と、ＮＡＮＤ用ＩＣチップ１２とをエラストマ５を介して貼り合わせた構造である。スタックトＩＣパッケージ用インターポーザ２０ａは、複数のＩＣチップを重ね合わせて搭載するもので、導通孔６に配置する、例えば制御用ＩＣチップを搭載し、フラツシュメモリのＮＡＮＤ用ＩＣチップ１２とを組み合わせたスタックトＩＣパッケージ用インターポーザである。
図２は、本発明のスタックトＩＣパッケージ用インターポーザ（前記図１（ｃ）の）にＡＳＩＣ用ＩＣチップを搭載したスタックトＩＣパッケージの一実施例の部分構造の側断面図である。
前記スタックトＩＣパッケージ用インターポーザ２０ａに、ＡＳＩＣ用ＩＣチップ１１、ＮＡＮＤ用１２を貼り合わせ、搭載したスタックトＩＣパッケージを説明する側断面図である。最初に、図１（ｃ）のスタックトＩＣパッケージ用インターポーザ２０ａ上に、ＡＳＩＣ用ＩＣチップ１１を搭載する。次いで、ＡＳＩＣ用ＩＣチップ１１の端子と、接続端子２ｂとにワイヤーボンデング１３を形成する。次いで、外周近傍の接続端子４ｂとＮＡＮＤ用ＩＣチップ１２のパッドとにワイヤーボンデング１３を形成する。ワイヤーボンデング１３の形成により、ＡＳＩＣ用ＩＣチップ１１とＮＡＮＤ用ＩＣチップ１２がＴＣＰテープ１０の等長配線５２ａを介して最適な電気特性の回路が形成される。なお、図２のスタックトＩＣパッケージ２０の場合、最適な回路の形成では、インターポーザであるＴＣＰテープの配線が等長配線とされたため、ワイヤーボンデングを含む配線長が各々同一距離となり、その電気特性が改善されている。
図２を用いて、スタックトＩＣパッケージの回路形成方法を説明する。
搭載するＡＳＩＣ用ＩＣチップ１１、ＮＡＮＤ用ＩＣチップ１２は、ワイヤーボンデング１３の形成、及びスタックトＩＣパッケージ用インターポーザ２０ａの配線回路２ａを介して回路形成されている。ＡＳＩＣ用ＩＣチップ１１とスタックトＩＣパッケージ用インターポーザ２０ａとのワイヤーボンデング１３による電気的な接続は、ＴＣＰテープの各々の接続端子２ｂから等長配線５２ａと、接続端子４ｂまでの配線回路が形成されている。また、接続端子２ｂは、上側のＩＣチップ、例えばＡＳＩＣ用ＩＣチップ１１のパッドと接続され、接続端子４ｂは、下側のＩＣチップ、例えばＮＡＮＤ用ＩＣチップ１２のパッドと接続されている。従って、スタックトＩＣパッケージの一対の配線回路の配線長は、その他の配線長と等長配線となる。絶縁基材表面の高さ、すなわちＡＳＩＣ用ＩＣチップ１１の表面との段差が縮小されて、ＡＳＩＣ用ＩＣチップ１１の配置位置も近接する工夫がされてワイヤーボンデング１３の距離が接近した。その全配線長距離が等長配線となり、それに比例して、ＬＣＲ特性等の回路特性も向上する。同様に、スタックトＩＣパッケージ用インターポーザ２０ａとＮＡＮＤ用ＩＣチップ１２との電気的な接続は、ＴＣＰテープの配線回路の形成が、配線の幅、隣接配線との間隔、配線の下側（この場合絶縁基材の厚さ）、上側（この場合ソルダーレジスト厚さ）が最適な状態に調整され、電気特性が大幅に改善される。すなわち、従来の配線チップの配線とＴＣＰテープの配線との比較では、ＴＣＰテープの方がより改善できる。さらにワイヤーボンデング１３の距離も接近して、ワイヤーボンデング１３の長さが短縮され、回路特性も向上する。また、本発明のスタックトＩＣパッケージ用インターポーザは軽薄短小となるため、軽薄短小となるスタックトＩＣパッケージを製造することができる。
本発明のスタックトＩＣパッケージでは、上側のＩＣチップと、下側のＩＣチップ間に介在するインターポーザとして、本発明の等長配線を備えたＴＣＰテープを用いたことにより、前記上側のＩＣチップと、下側のＩＣチップ及びインターポーザ間との配線回路は、上側のＩＣチップのパッドと、ＴＣＰテープの接続端子２ｂとをワイヤーボンデングにより電気的な接続をし、下側のＩＣチップのパッドと、ＴＣＰテープの接続端子４ｂとをワイヤーボンデングにより電気的な接続をして形成されている。前記スタックトＩＣパッケージでは、上側のＩＣチップのパッドからワイヤー長、及びＴＣＰテープの接続端子２ｂ〜接続端子４ｂまでの配線長の合計配線長は、各々配線群の平均配線長の±１０％の範囲の配線長に形成したことが特徴である。次に等長配線の形成方法について以下に説明する。
図３は、本発明のＩＣチップ貼り合わせ用ＴＣＰの一実施例の等長配線部分を説明する上面図であり、（ａ）は、等長配線の全面図であり、（ｂ）は、一方の平行配線型の銅配線領域であり、（ｃ）は他方の対角配線型の銅配線領域である。以下に、本発明のＩＣチップ貼り合わせ用ＴＣＰテープの一実施例に於ける等長配線の設計方法を説明する。
図３（ａ）では、ＩＣチップのパッドは４辺に配置した場合で、且つＴＣＰテープの接続端子４ｂは２辺に配置した事例の等長配線部分の全面図であり、中央に導通孔６が形成された銅配線層２ａ面である。この事例では、図６の相当する場合である。ＴＣＰテープの左上の角０から、導通孔の左上角０’の距離は、ｘ、ｙ方向ともに３Ｌ／２の距離とし、その位置に導通孔を形成した。なお、前記Ｌは、搭載するＩＣチップの一辺の長さである。等長配線の設計では、起点位置を接続端子２ｂとし、その終点は接続端子４ｂとする。接続端子２ｂは、導通孔の４方の近傍に配置され、図上側の接続端子２ｂの位置に、左端側よりＡ0、Ａ1・・・Ａnの順番に等間隔に所定数のｎ個が配置されている。同様に、時計まわりにＢ0、Ｂ1・・・Ｂnと、Ｃ0、Ｃ1・・・Ｃnと、Ｄ0、Ｄ1・・・Ｄnと配置されている。起点位置を接続端子２ｂ、例えばＡ0、Ａ1・・・Ａn（以下、Ａ0〜Ａnと記す）は、その終点は接続端子４ｂ、例えばＡ０〜Ａｎとに配線を介して接続する。以下同様
に、例えば、接続端子２ｂのＢ0〜Ｂnは、接続端子４ｂのＢ０〜Ｂｎとに配線を介して接続する。接続端子４ｂのＡ０〜Ａｎ、Ｂ０〜Ｂｎは、図上側の接続端子４ｂの位置に、一列に並んで所定数のｎ個が配置されている。また、接続端子４ｂのＣ０〜Ｃｎ、Ｄ０〜Ｄｎも同様に配置されている。ＴＣＰテープの左上の角０―０’対角線で、その上側に、接続端子４ｂのＡ０〜Ａｎ、Ｂ０〜Ｂｎまでの配線領域、対角線の下側はＣ０〜Ｃｎ、Ｄ０〜Ｄｎまでの配線領域にし、等長配線の経路は、対角線を境に対象に形成する。前記の、Ａ0〜ＡnとＡ０〜Ａｎ配線領域は、平行した配線経路で形成、すなわち、平行配線型６０であり、前記の、Ｂ0〜ＢnとＢ０〜Ｂｎは、９０度角度を変えた配線経路で形成する、対角配線型７０で等長配線を形成する。
辺Ａの接続端子２ｂのＡ0〜Ａnからの配線は、直線Ａ0’〜Ａn’６１を通過後、方向を変更し、直線直線Ａ0’’〜Ａn’’６２を通過後、方向を元に戻して、接続端子４ｂのＡ０〜Ａｎに到達する経路で形成する。
同様に、辺Ｂの接続端子２ｂのＢ0〜Ｂnからの配線は、方向を変更して、直線Ｂ0’〜Ｂn’７１を通過後、さらに方向を変更し、直線Ｂ0’’〜Ｂn’’７２を通過後、直線Ｂ0’’’〜Ｂn’’’７３を通過後、方向を変更し、直線Ｂ0’’’’〜Ｂn’’’’７４通過後、方向を元に戻して接続端子４ｂのＢ０〜Ｂｎに到達する経路で形成する。
図３（ｂ）は、対角線０−０’の上側の等長配線の平行配線型６０の配線領域である。以下に説明する。
最初に、平行配線型のＡ0〜ＡnとＡ０〜Ａｎとの配線経路を説明する。接続端子２ｂ〜４ｂまでの間に、直線Ａ0’〜Ａn’６１と、直線Ａ0’’〜Ａn’’６２を経由して接続端子４ｂのＡ０〜Ａｎに到達する。最初の直線Ａ0’〜Ａn’６１は、接続端子２ｂのＡ0〜ＡnからＬ／２の距離だけ離れた位置で、平行位置にあり、次の直線Ａ0’’〜Ａn’’６２は、さらにＬ／２の距離だけ離れ、その位置は、左側へＬの距離移動した位置で、平行位置にある。前記直線では、均等の距離、例えばパッドの間隔の距離に分割し、その分割点と他の直線の分割点間は直線経路で配線を形成する。この場合、直線Ａ0’〜Ａn’６１と、直線Ａ0’’〜Ａn’’６２と、接続端子４ｂのＡ０〜Ａｎ間では所望の配線長となるように配線経路を延伸する区間である。この方法での配線長は、同一の配線長に形成されている。また配線とその隣の配線との距離、すなわち、回線間隔は、パッドの配置間隔と同一距離となる。例えば、配線長の延伸では、平行配置した接続端子２ｂ〜４ｂの距離の増減、その間の左側の移動する回数の増減により調整する。各々の配線長の増減は、通過する直線上の分割点の左側への移動距離の加減により調整する。
図３（ｃ）は、対角線０−０’の上側の等長配線の対角配線型７０の配線領域である。
次いで、９０度角度を変えた配置、すなわち対角配線型７０の、Ｂ0〜Ｂnと、Ｂ０〜Ｂｎとの配線経路を説明する。接続端子２ｂ〜４ｂまでの間に、直線Ｂ0’〜Ｂn’７１と、直線Ｂ0’’〜Ｂn’’７２との通過で角度を９０度変更し、直線Ｂ0’’’〜Ｂn’’’７３を通過後、方向を変更し、直線Ｂ0’’’’〜Ｂn’’’’７４を通過後、方向を元に戻して接続端子４ｂのＢ０〜Ｂｎに到達する。最初の直線Ｂ0’〜Ｂn’７１は４５度角度を変更し対角線０−０’と平行し、次の直線Ｂ0’’〜Ｂn’’７２は、さらに４５度角度に変更し、Ｂ０〜Ｂｎと平行となり、接続端子４ｂのＢ０〜Ｂｎまでの距離は３Ｌ／２だけ離れた、平行位置にあり、次の直線Ｂ0’’’〜Ｂn’’’７３は、Ｌ／２の距離だけ離れた位置で、平行位置にあり、次の直線Ｂ0’’’’〜Ｂn’’’’７４は、さらにＬ／２の距離だけ離れ、その位置は、左側へＬの距離移動した位置で、平行位置にある。前記直線７１、７２、７３、では、均等の距離、例えばパッドの間隔の距離に分割し、その分割点と他の直線の分割点間は直線経路で配線を形成する。この場合、直線Ｂ0’’’〜Ｂn’’
’７３と、直線Ｂ0’’’’〜Ｂn’’’’７４と、接続端子４ｂのＢ０〜Ｂｎ間では所望の配線長となるように配線経路を延伸する。この場合、直線Ｂ0’’’’〜Ｂn’’’’７４では、その長さは２Ｌとなり、この直線上のみパッド間隔の２倍の距離で等分する分割点とする。この方法での配線長は、同一の配線長に調整して形成されている。また配線とその隣の配線との距離、すなわち、回線間隔は、パッドの配置間隔と同一距離ではない。なお、前記等長配線の形成方法では、必要に応じて各々等長配線毎に線幅、配線間隔等を最適化する必要があり、必要な場合、この設計値を用いた回路シュミレィションを行い、その結果による各々の微調整する。
図４は、本発明のＴＣＰテープをインターポーザとして用いたスタックトＩＣパッケージの一実施例の上面図である。スタックトＩＣパッケージ用インターポーザ３０ａは、スタックトＩＣパッケージ用インターポーザ２０ａと、配線基板３１とをエラストマ３５を介して貼り合せた構成である。図４に示すスタックトＩＣパッケージは、図６の従来品と同じ組み合わせのスタックトＩＣパッケージであり、すなわち、同一製造指示、同一検査仕様で作成したスタックトＩＣパッケージであり、特にＬＣＲ電気特性の向上をめざしたものである。その相違点は、図６の従来品では、等長配線の配線チップ４１を用いたもので、本発明の図４のスタックトＩＣパッケージでは、等長配線のＴＣＰテープ１０を用いた(図６、図４参照)。
図４は、配線基板３１の上にＮＡＮＤ用ＩＣチップ１２を貼り合わせ、ＮＡＮＤ用ＩＣチップ１２上の左端にＡＳＩＣ用ＩＣチップ１１がＴＣＰテープ１０を介して貼り合わせている。ＮＡＮＤ用ＩＣチップ１２は、横１５．６３ｍｍ×縦８．９４ｍｍの形状である。ＴＣＰテープ１０は、横８．９４ｍｍ×縦８．９４ｍｍの形状である。ＡＳＩＣ用ＩＣチップ１１は、横３．９２ｍｍ×縦３．９２ｍｍの形状である。電気的な接続では、ＡＳＩＣ用ＩＣチップ１１のパッドは、ＴＣＰテープ１０の接続端子２ｂ、４ｂ、等長配線５２ｂを経由して配線基板３１の接続端子にワイヤーボンデング１３ａ、１３ｂされている。ＮＡＮＤ用ＩＣチップ１２の左側、右側のパッドと配線基板３１の左側、右側の接続端子とをワイヤーボンデング１３ｃされたことにより、配線基板３１、ＮＡＮＤ用ＩＣチップ１２、ＴＣＰテープ１０、ＡＳＩＣ用ＩＣチップ１１が電気的に接続される。なお、スタックトＩＣパッケージとしての入出力端子は配線基板３１の裏面側に形成した半田ボール３２の役割である。
前記配線基板３１の左上の角（０）に近接した位置にＡＳＩＣ用ＩＣチップ１１が配置され、そのＡＳＩＣ用ＩＣチップ１１は、四辺にパッドが配置されている。なお、前記角（０）から時計回りに辺Ａ、辺Ｂ、辺Ｃ、辺Ｄとする。ＮＡＮＤ用ＩＣチップ１２は、辺Ｂ、辺Ｄの側にパッドが配置されている。ワイヤーボンデングによる接続では、配線基板３１の接続端子（辺Ｄ、辺Ｂ側）とＮＡＮＤ用ＩＣチップ１２の辺Ｂ、辺Ｄ側のパッドにワイヤーボンデング１３ｃにより接続されている。ＴＣＰテープ１０は、導通孔６の近傍の４辺の接続端子２ｂが形成され、そのＴＣＰテープの外周の辺Ａ、辺Ｄに接続端子４ｂが形成されている。ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ａ、辺Ｂ）は、前記導通孔６の近傍の接続端子２ｂとワイヤーボンデング１３ａされ、前記外周の辺Ａの接続端子４ｂを経由して配線基板３１の接続端子（辺Ａ）にワイヤーボンデング１３ｂにより直接に接続され、同様に、パッド（辺Ｄ、辺Ｃ）は、前記外周の辺Ｄの接続端子２ｂ、４ｂを経由して配線基板３１の接続端子（辺Ｄ）に接続されている。例えば、ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ａ）は、ＴＣＰテープの接続端子２ｂ、４ｂを介して、配線基板３１の接続端子（辺Ａ）に直接に接続される。ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ｂ）も、ＴＣＰテープの接続端子２ｂ、４ｂを介して、配線基板３１の接続端子（辺Ａ）に接続されている。すなわち、ＡＳＩＣ用ＩＣチップ１１のパッド（辺Ｂ）は、ＴＣＰテープ１０を経由して配線基板３１の接続端子（辺Ａ）に接続されている。従って、ＴＣＰテープの配線を等長配線にしたことにより、前記各々配線回路では、静電容量の負荷が大幅に軽減
され、この配線上での負荷の分布が平均化し、偏りが発生する危険が防止できる。
図４に示す本発明の等長配線からなるＴＣＰテープを用いた一例のスタックトＩＣパッケージでは、搭載したＩＣチップが四辺パッド配置であるため、等長配線からなるＴＣＰテープ使用して電気的な接続したことにより、インダクタンスやインピーダンスの整合化、相互インダクタンスやクロスストロークに不具合が発生する問題が防止され、すなわちＬＣＲ電気特性が改善された。
図５（ａ）〜（ｃ）は、本発明の等長配線のＴＣＰテープをインターポーザとして用いた一実施例のスタックトＩＣパッケージの工程フローを説明する側断面図である。なお、図５（ａ）は、図４上のｘ−ｘ’の側断面図である。
図５（ａ）では、本発明の等長配線を備えたＴＣＰテープのインターポーザ３０ａ上に、ＡＳＩＣ用ＩＣチップ１１を搭載する。次いで、ＡＳＩＣ用ＩＣチップ１１のパッドと、接続端子２ｂとにワイヤーボンデング１３ａを形成する。次いで、外周近傍の接続端子４ｂと配線基板３１のパッドとにワイヤーボンデング１３ｂを形成する。次いで、ＮＡＮＤ用ＩＣチップ１２のパッドと配線基板３１のパッドとにワイヤーボンデング１３ｃを形成する。図５（ａ）は、ワイヤーボンデング１３ａ、１３ｂ、１３ｃの形成により、ＡＳＩＣ用ＩＣチップ１１とＮＡＮＤ用ＩＣチップ１２がスタックトＩＣパッケージ用インターポーザ２０ａの配線回路２ａを介して最適な回路が形成される。次いで、回路チェック等の検証を実施した後、次の工程の投入する。なお、外周近傍の接続端子４ｂとＮＡＮＤ用ＩＣチップ１２のパッドとワイヤーボンデング１３ｂする場合もある。
図５（ａ）を用いて、回路形成方法を説明する。搭載するＡＳＩＣ用ＩＣチップ１１、ＮＡＮＤ用ＩＣチップ１２は、ワイヤーボンデング１３ａ、１３ｂ、１３ｃ、及びスタックトＩＣパッケージ用インターポーザ２０ａの配線回路２ａを介して回路形成されている。ＡＳＩＣ用ＩＣチップ１１とスタックトＩＣパッケージ用インターポーザ２０ａとのワイヤーボンデング１３ａによる電気的な接続は、等長配線となり、回路特性も向上する。同様に、スタックトＩＣパッケージ用インターポーザ２０ａとＮＡＮＤ用ＩＣチップ１２との電気的な接続でも、その効果により等長配線となり、回路特性も向上する。
次いで、図５（ｂ）では、ＮＡＮＤ用ＩＣチップ１２上に形成した回路を湿度等外部環境から保護するために樹脂モールド１４を形成する。
図５（ｃ）は、搭載するＡＳＩＣ用ＩＣチップ１１、ＮＡＮＤ用ＩＣチップ１２と、配線基板３１とを一体化したＴ−ＢＧＡ型のスタックトＩＣパッケージ３０であり、スタックトＩＣパッケージ用インターポーザを用いたスタックトＩＣパッケージの一実施例である。ＡＳＩＣ用ＩＣチップ１１とＮＡＮＤ用ＩＣチップ１２の間に介在するインターポーザに本発明の等長配線を備えたＴＣＰテープ１０を用いたスタックトＩＣパッケージの一実施例である。
図５（ｃ）では、ＡＳＩＣ用ＩＣチップ１１とスタックトＩＣパッケージ用インターポーザ２０ａは、ワイヤーボンデング１３ａを形成、スタックトＩＣパッケージ用インターポーザ２０ａと配線基板３１はワイヤーボンデング１３ｂを形成、ＮＡＮＤ用ＩＣチップ１２と配線基板３１はワイヤーボンデング１３ｃを形成し一つの回路を形成したスタックトＩＣパッケージである。配線基板３１の裏面側には半田ボール３２が形成され、配線基板の端子３１ａと半田ボール３２は、配線基板に形成した配線回路及び基板を貫通する導通路を介して電気的に接続され、前記半田ボール３２が入出力端子する役割を荷っている。
本発明のＴＣＰテープ１０を用いたスタックトＩＣパッケージと、従来のスタックトＩＣパッケージとを同一の、ＡＳＩＣ用ＩＣチップ１１、ＮＡＮＤ用ＩＣチップ１２、配線基板３１を用いて、本発明のＴＣＰテープ１０を用いた実施例１と、従来の配線チップ４１を用いた比較例の実施例２を作製した。次いで実施例１、実施例２の試料では、キャパシタンスを実測した。なお実施例１では、図４のＴＣＰテープ１０を用いたスタックトＩＣパッケージであり、実施例２では、図６の従来の配線チップのスタックトＩＣパッケージである。
実施例１は、図４を参照に説明する。絶縁基材は、４０μｍ厚のポリイミドフイルム（商品名：エスパネックス）、銅箔は、１５μｍ厚の銅フイルム（商品名：エスパネックス）を使用した。最初に、ＴＣＰテープ用絶縁基材を作製した。
次いで、絶縁基材上の銅層に配線パターンを形成した。パターン形成は、公知の製造方法、フォトプロセス法を用いた。ソルダーレジストは、ＰＳＲ−４０００／ＡＵＳ１２ＨＦ（太陽インキ（株）製造）を用い、その厚さは１５μｍで形成した。接続端子の形成では、配線端部の銅上に、電解ニッケルめっき、その上に電解金めっきを行い、０．３５μｍ厚Ａｇ／１．５μｍ厚Ｎｉ／Ｃｕからなる３層構成とした。以上により実施例１のＴＣＰテープ１０を作製した。
次いで、実施例１のスタックトＩＣパッケージの製造指示、検査仕様配線に従って、基板３１の上にＮＡＮＤ用ＩＣチップ１２を、その上の左端にＡＳＩＣ用ＩＣチップ１１を実装したＴＣＰテープ１０を貼り合わせた。ＮＡＮＤ用ＩＣチップ１２は、横１５．６３ｍｍ×縦８．９４ｍｍの形状で、ＴＣＰテープ１０は、横８．９４ｍｍ×縦８．９４ｍｍの形状で、ＡＳＩＣ用ＩＣチップ１１は、横３．９２ｍｍ×縦３．９２ｍｍの形状である。実施例１のスタックトＩＣパッケージは、ＡＳＩＣ用ＩＣチップ１１と、ＴＣＰテープ１０の接続端子２ｂ、４ｂと、配線基板３１の接続端子にワイヤーボンデング１３ａ、１３ｂ１３ｃにより電気的な接続をした。完成した実施例１のスタックトＩＣパッケージの端子間の電気特性のうち、キャパシタンスを測定した（図４、図５参照）。
実施例２は、配線基板３１上にＮＡＮＤ用ＩＣチップ１２と、その上の左端にＡＳＩＣ用ＩＣチップ１１と、そのＡＳＩＣ用ＩＣチップの右側と下側に各々配線チップ４１を張り合わせた。ＮＡＮＤ用ＩＣチップ１２は、横１５．６３ｍｍ×縦８．９４ｍｍの形状で、ＡＳＩＣ用ＩＣチップ１１は、横３．９２ｍｍ×縦３．９２ｍｍの形状で、配線チップ４１は、横３．２６ｍｍ×縦３．２６ｍｍの形状である。次いで、ＡＳＩＣ用ＩＣチップ１１のパッドは、直接配線基板３１に接続と、配線チップ４１を経由して直接配線基板３１にワイヤーボンデングと、ＮＡＮＤ用ＩＣチップ１２のパッドと配線基板３１の接続端子とをワイヤーボンデングと電気的な接続をした。完成した実施例２のスタックトＩＣパッケージの端子間の電気特性のうち、キャパシタンスを測定した（図６参照）。
次いで、実施例１、２の試料を用いて、キャパシタンスを実測した。実測値は、以下の表１にしめす。
Figure 2008010459
 なお、単位は実測値／平均値×１００で、単位は％である。
実施例１、実施例２の評価では、キャパシタンスの実測値のバラツキは、実施例１では、最大値が１２３（％）で、最小値が８３（％）の範囲に対して、実施例２では、最大値が１５１（％）で、最小値が７１（％）の範囲となり、そのキャパシタンスの配線毎に偏
りが大幅に改善されている。一方、実施例１、実施例２では、キャパシタンスの実測値の平均値では大幅にキャパシタンスが低下し、その低下比率は、実施例２／実施例１が１．８／１．０である。実施例１のキャパシタンスは半減した。以上により、実施例１の本発明のＴＣＰテープ１０を用いたスタックトＩＣパッケージは、ＬＣＲ電気特性が向上した。
本発明のＩＣチップ貼り合わせ用ＴＣＰの一実施例の部分構造図であり、（ａ）は、ＴＣＰテープの上面図であり、（ｂ）は、その側断面図であり、（ｃ）は、スタックトＩＣパッケージ用インターポーザの側断面図である。 本発明のスタックトＩＣパッケージ用インターポーザに搭載したスタックトＩＣパッケージの一実施例の側断面図である。 本発明のＩＣチップ貼り合わせ用ＴＣＰの一実施例の等長配線部分を説明する上面図であり、（ａ）は、全面図であり、（ｂ）は、一方の配線領域であり、（ｃ）は他方の配線領域である。 本発明のスタックトＩＣパッケージ用インターポーザの一実施例の上面図である。 （ａ）〜（ｃ）は、本発明のスタックトＩＣパッケージ用インターポーザに搭載したスタックトＩＣパッケージの一実施例の工程フローを説明する側断面図である。 従来のスタックトＩＣパッケージの配線チップを用いた場合の一例であり、（ａ）は、側断面図であり、（ｂ）は、上面図である。 （ａ）〜（ｂ）は、従来のスタックトＩＣパッケージの工程フローを説明する側断面図である。 従来のＴＣＰテープに形成した配線層を説明する部分拡大の側断面である。
符号の説明
１…絶縁基材（ポリイミドの）
２…導体層、（銅）配線層
２ａ…配線回路（銅配線群）
２ｂ…接続端子（信号入出力用端子）
３…ソルダーレジスト（層）
４ｂ…接続端子
５…エラストマ
６…導通孔（デバイスホール用開口部の）
１０…ＴＣＰテープ（ＴＣＰ用テープ）
１１…ＡＳＩＣ用ＩＣチップ
１２…ＮＡＮＤ用ＩＣチップ
１３…ワイヤーボンデング
１３ａ…ワイヤーボンデング(上側の)
１３ｂ…ワイヤーボンデング（ＴＣＰの）
１３ｃ…ワイヤーボンデング（下側の
１４…樹脂モールド
２０…スタックトＩＣパッケージ（ＴＣＰテープを用いた半導体パッケージ）
２０ａ…スタックトＩＣパッケージ用インターポーザ
２６…ＴＣＰテープを用いたスタックトＩＣパッケージ
３０ａ…スタックトＩＣパッケージ用インターポーザ
３０…Ｔ−ＢＧＡ型のスタックトＩＣパッケージ
３１…配線基板
３１ａ…接続端子
３１ｂ…接続端子
３２…半田ボール
３５…エラストマ
４１…配線チップ
５２ａ…等長配線
６０…平行配線型
６１…直線Ａ0’〜Ａn’
６２…直線Ａ0’’〜Ａn’’
７０…対角配線型
７１…直線Ｂ0’〜Ｂn’
７２…直線Ｂ0’’〜Ｂn’’
７３…直線Ｂ0’’’〜Ｂn’’’
７４…直線Ｂ0’’’’〜Ｂn’’’’

Claims (3)

  1. 支持するポリイミドからなる絶縁基材の片側に、配線からなる導体層を形成し、その基材の中央部にデバイスホールである導通孔の開口部を設けた枠型形状のＩＣチップ貼り合わせ用ＴＣＰ（Ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）であって、
    前記ＩＣチップ貼り合わせ用ＴＣＰは、ポリイミドの絶縁基材上に、配線回路及びその配線の端部に形成した、上側に貼り合わせるＩＣチップとの、及び下側に貼り合わせるＩＣチップとの信号の入出力用の接続端子を備えた複数からなる配線と、その配線上にソルダーレジスト層と、その順序に積層した多層構造であり、
    前記絶縁基材は、ポリイミドからなる、厚さ１０〜４０μｍからなるテープ基材であり、前記配線層は、銅、若しくは銅を６０％〜９９％（重量％）含む銅合金からなる、銅配線回路及び接続端子からなる銅配線であり、
    前記上側のＩＣチップとの入出力用のうちの１個の接続端子と、下側のＩＣチップとの入出力用のうちの１個の接続端子は、１本の銅配線を介して電気的に接続され、一対の配線を形成する配線回路であり、
    前記一対の配線長は、各々が等長配線で形成され、且つ、一対の配線幅が１０〜３０μｍからなり、各々配線の機能に応じて最適な配線幅に変更して配線を形成したことを特徴とするＩＣチップ貼り合わせ用ＴＣＰ。
  2. 前記ＩＣチップ貼り合わせ用ＴＣＰは、上側のＩＣチップと下側のＩＣチップ間に介在するインターポーザの役割を荷うものであって、スタックトＩＣ用インターポーザとする用途に限定することを特徴とする請求項１記載のＩＣチップ貼り合わせ用ＴＣＰ。
  3. 上側のＩＣチップと、下側のＩＣチップ間に介在するインターポーザとして、前記請求項１、又は２記載の等長配線を備えたＩＣチップ貼り合わせ用ＴＣＰを用いたスタックトＩＣパッケージであって、
    前記上側のＩＣチップと、下側のＩＣチップ及びインターポーザ間との配線回路は、上側のＩＣチップのパッドと、ＩＣチップ貼り合わせ用ＴＣＰの接続端子とをワイヤーボンデングにより電気的な接続をし、下側のＩＣチップのパッドと、ＩＣチップ貼り合わせ用ＴＣＰの接続端子とをワイヤーボンデングにより電気的な接続をして形成され、前記上側のＩＣチップのパッドからワイヤー長及びＩＣチップ貼り合わせ用ＴＣＰの上側のＩＣチップとの接続端子から下側のＩＣチップとの接続端子までの配線長の合計配線長は、各々配線群の平均配線長の±１０％の範囲の配線長に形成したことを特徴とするスタックトＩＣパッケージ。
JP2006176313A 2006-06-27 2006-06-27 スタックトｉｃパッケージ Expired - Fee Related JP4743021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006176313A JP4743021B2 (ja) 2006-06-27 2006-06-27 スタックトｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006176313A JP4743021B2 (ja) 2006-06-27 2006-06-27 スタックトｉｃパッケージ

Publications (2)

Publication Number Publication Date
JP2008010459A true JP2008010459A (ja) 2008-01-17
JP4743021B2 JP4743021B2 (ja) 2011-08-10

Family

ID=39068440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006176313A Expired - Fee Related JP4743021B2 (ja) 2006-06-27 2006-06-27 スタックトｉｃパッケージ

Country Status (1)

Country Link
JP (1) JP4743021B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125543A (ja) * 1987-11-11 1989-05-18 Japan Electron Control Syst Co Ltd 内燃機関の電子制御燃料噴射装置
JPH11312780A (ja) * 1998-04-30 1999-11-09 Nec Corp 半導体装置およびその製造方法
JP2000100991A (ja) * 1998-09-25 2000-04-07 Nippon Telegr & Teleph Corp <Ntt> 集積回路基板間配線基板
JP2000332064A (ja) * 1999-05-24 2000-11-30 Shindo Denshi Kogyo Kk 微細配線テープキャリアの製造方法
JP2001094032A (ja) * 1999-09-21 2001-04-06 Matsushita Electronics Industry Corp 半導体装置
JP2005285884A (ja) * 2004-03-29 2005-10-13 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法およびそのエッチング処理装置
JP2006093189A (ja) * 2004-09-21 2006-04-06 Renesas Technology Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125543A (ja) * 1987-11-11 1989-05-18 Japan Electron Control Syst Co Ltd 内燃機関の電子制御燃料噴射装置
JPH11312780A (ja) * 1998-04-30 1999-11-09 Nec Corp 半導体装置およびその製造方法
JP2000100991A (ja) * 1998-09-25 2000-04-07 Nippon Telegr & Teleph Corp <Ntt> 集積回路基板間配線基板
JP2000332064A (ja) * 1999-05-24 2000-11-30 Shindo Denshi Kogyo Kk 微細配線テープキャリアの製造方法
JP2001094032A (ja) * 1999-09-21 2001-04-06 Matsushita Electronics Industry Corp 半導体装置
JP2005285884A (ja) * 2004-03-29 2005-10-13 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法およびそのエッチング処理装置
JP2006093189A (ja) * 2004-09-21 2006-04-06 Renesas Technology Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム

Also Published As

Publication number Publication date
JP4743021B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP5185885B2 (ja) 配線基板および半導体装置
US7718470B2 (en) Package substrate and method for fabricating the same
JP2003007750A (ja) 半導体装置
US11369020B2 (en) Stacked transmission line
JP5313887B2 (ja) 半導体モジュールおよび携帯機器
JP2007053121A (ja) 半導体装置、積層型半導体装置、及び配線基板
JP2001210744A (ja) 回路基板
JPS6352432A (ja) 半導体装置
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
TW201344865A (zh) 封裝載板
TW202031106A (zh) 多層印刷基板
KR102326494B1 (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
JP2007266492A (ja) パッケージ基板の製造方法及びパッケージ基板
JP4743021B2 (ja) スタックトｉｃパッケージ
JP2008124072A (ja) 半導体装置
US11688674B2 (en) Printed circuit board and electronic component package
WO1999013509A1 (en) Semiconductor device
KR100735838B1 (ko) 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
JPS5987896A (ja) 多層プリント基板
JP4640950B2 (ja) 半導体装置
JP2003068803A (ja) 半導体装置用テープキャリアおよびそれを用いた半導体装置
US6509644B2 (en) Grid array package with reduced power and ground impedance under high frequency
JP2005032871A (ja) 半導体装置
TWI390690B (zh) 具有跳線連接結構之窗口型半導體封裝構造及其基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees