JP3899059B2 - 低抵抗高密度信号線をする電子パッケージおよびその製造方法 - Google Patents

低抵抗高密度信号線をする電子パッケージおよびその製造方法 Download PDF

Info

Publication number
JP3899059B2
JP3899059B2 JP2003319044A JP2003319044A JP3899059B2 JP 3899059 B2 JP3899059 B2 JP 3899059B2 JP 2003319044 A JP2003319044 A JP 2003319044A JP 2003319044 A JP2003319044 A JP 2003319044A JP 3899059 B2 JP3899059 B2 JP 3899059B2
Authority
JP
Japan
Prior art keywords
horizontal
signal line
horizontal signal
substrate
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003319044A
Other languages
English (en)
Other versions
JP2004111967A (ja
Inventor
ジーン・オーデット
ティモシー・バデル
パトリック・バフェット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004111967A publication Critical patent/JP2004111967A/ja
Application granted granted Critical
Publication of JP3899059B2 publication Critical patent/JP3899059B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、基板全体にわたって分布した複数の実質的に垂直な信号線および水平な信号線を有する基板に接続された電気部品を含む電子パッケージに関し、より詳細には、基板全体にわたって分布した複数の実質的に垂直な信号線および水平な信号線を有しかつ回路板で終端する多数の層を基板中に画定する基板に接続された集積回路を有する電子パッケージに関する。
現在の電子パッケージは多数の信号線を含むことができ、この信号線によって基板中の層が決定される。基板内の配線層は様々な幅および長さであることができる。各層は、特定の配線密度および抵抗特性を持つことができる。例えば広い幅の線を使用して、低密度低抵抗に特定の層の信号線を製造することができる。さらに、例えば小さな幅の線を使用して、高密度高抵抗の信号線を製造することができる。一般に、高密度配線によって配線層を減らすことができるが、低抵抗配線がより優れた性能をもたらす。通常、約１２層から２０層の信号線が基板中にある。一般に、電子パッケージの外の電源から電流を供給するために、および電気的な戻り経路を供給するために、基準金属すなわち基準材料が基板中に１層または複数層配置される。
一般に、ダイすなわち集積回路のような電気部品がパッケージ基板に位置する。集積回路は、パッケージ基板に接触する電気接点を有する。集積回路がいったんパッケージ基板に配置されると、ダイすなわち集積回路の周囲に一般的に等しいダイ・シャドウ（die shadow）がパッケージ基板上に画定される。電気接点は、例えば半田ボールを含むことができる。集積回路の電気接点に最も近いパッケージ基板内の信号線密度を高めるために、細い信号線を使用することができる。信号線が基板を通過するときに、信号線自体の太さが変化することがある。
第１または第２の絶縁層上に配列された信号配線導体と、第３または第４の絶縁層上に配列された信号配線導体とを有する多層回路基板が、当技術分野で知られている。同じ絶縁層上に信号配線導体を互い実質的に平行に配列して、絶縁層が順次に重ね合わされる。配線導体は、また、その間に絶縁層を挟んで平行に配列することもできる。連続する絶縁層上の配線は、信号線またはビアを使用して直角に交叉することができる。接地および電源配線導体は、絶縁層を通って分布された導体を使用して接続することができる。
他の知られているデバイスは、第１および第２の重ね合せ基板を含むプリント配線基板を含む。導電性配線パターンは、フレキシブル基板の導電性パターンを検査するために使用される検査ランドを含む第１のフレキシブル基板の一部に形成される。第１および第２のフレキシブル基板に平行な面に平行な方向で、導電性配線パターンおよび検査ランドが互いに重なり合わないように、第１および第２のフレキシブル基板は重なり合っている。
回路基板または終端構造で終わるように集積回路または電気部品を基板を通して接続するための、ここで説明した、知られている方法には欠点がある。例えば集積回路の電気接続に接続される信号線の密度を増したいという要求は、結局は望ましくない抵抗特性を有するより細い信号線となる。このように、知られているデバイスは、一般に、細いすなわち小さな幅の信号線を密集領域に含み、パッケージ基板のその領域で信号線は望ましくないほど高抵抗になる。また、他のデバイスは、薄く狭い層から始まり厚さまたは幅を広げまたは増すことができる信号配線を備えることができる。しかし、この方法の欠点の１つは、結果として得られる特性インピーダンスが低いことである。
したがって、従来技術の問題および欠陥を念頭において、本発明の目的は、より小さな信号線抵抗を有し信号線密度の増した電子パッケージング・デバイスを提供することである。
本発明の他の目的は、異なる厚さの連通信号線および基板内の位置決めを実現する電子パッケージング・デバイスを提供することである。
本発明のさらに他の目的は、複数の基準面を有する電子パッケージング・デバイスを提供することである。
本発明の他の目的は、より小さな信号線抵抗を有する信号線密度の増した電子パッケージングの方法を提供することである。
本発明のさらに他の目的は、複数の厚さを有する信号線を備える電子パッケージングの方法を提供することである。
本発明のさらなる目的は、複数の基準面を有する電子パッケージングの方法を提供することである。
電源に接続された電子パッケージ・デバイスは、複数の接続要素を表面に含む電気部品を備える。上面および底面を有する基板は、電気部品の下に位置し、かつ電気部品の接続要素をその上面で受けるように構成されている。この基板は複数の水平層を画定し、さらに、複数の実質的に水平な導電性信号線は、第１の水平信号線が第１の実質的に水平な層に沿って走るように、基板中の水平層に沿って基板を横切る。第１の信号線は、約１５０ミクロンより小さいかもしれない第１の垂直方向厚さと第１の抵抗測定値を含む。第２の水平信号線が第１の水平層の下に位置する第２の水平層に沿って走る。この第２の信号線は、第１の水平信号線の第１の垂直方向厚さよりも大きな第２の垂直方向厚さを有し、約１５０ミクロンよりも小さいかもしれない。また、第２の抵抗は、第１の水平信号線の第１の抵抗よりも小さい。少なくとも１つの実質的に水平な基準面が、実質的に水平な層の１つに沿って基板内にある。この基準面は垂直方向厚さを含み、電源は水平な基準面に接続されている。デバイスは、さらに、特定の直径を有する複数の実質的に垂直な導電性ビアを含み、少なくとも１つの導電性ビアは複数の水平信号線とつながることができる。複数の実質的に垂直なビアは、約１２０ミクロンよりも小さな直径を有するかもしれないし、そして、第１の垂直ビアが接続要素に接続しかつ水平信号線の少なくとも１つに接続するように、第１および第２の水平層を横切る第１の垂直ビアを含む。接続部材を有する絶縁基板は、垂直導電性ビアが接続部材で終わりこれに接続するように、基板の下に位置する。
関連した態様では、第１および第２の水平信号線の第１および第２の垂直方向厚さは約１ミクロンから約１５０ミクロンの間にある。
他の関連した態様では、垂直導電性ビアの直径が約３ミクロンから約１２０ミクロンの間にある。
さらに他の関連した態様では、複数の基準面は互いに異なる電圧を有する基準面を含む。
なお他の関連した態様では、基準面各々は電圧を有し、実質的に同様な電圧を有する基準面は接続されている。
他の関連した態様では、水平信号線は、第１の信号線が第１の基準面と第２の基準面の間に位置するように少なくとも２つの基準面の間に位置する。第１の基準面は、第１の層に沿って位置しかつ第１の垂直方向厚さを含み、第２の基準面は、第２の層に沿って位置しかつ第２の垂直方向厚さを含む。
なお他の関連した態様では、基板は、基準面が基板の底面に近くなるほど基準面の垂直方向厚さが増すような複数の基準面を含む。
さらに他の関連した態様では、第１の信号線が第１の垂直方向厚さを含み、第２の信号線が第２の垂直方向厚さを含み、基板中で第２の水平層の下に位置する第３の実質的に水平な層に沿って走る第３の水平信号線が第１の垂直方向厚さに実質的に等しい第３の垂直方向厚さを含み、そして、第４の水平信号線が基板中で第３の水平層の下に位置する第４の実質的に水平な層に沿って走りかつ第２の垂直方向厚さに実質的に等しい第４の垂直方向厚さを含むように、複数の導電性信号線が厚さを交互にする。
他の関連した態様では、基板は、複数の層と一致する複数の基準面を含む。
本発明の他の態様では、電源に接続された電子パッケージ・デバイスは、複数の接続要素を表面に含む集積回路を備える。基板は、集積回路の下に位置する上面および底面を有し、集積回路の接続要素をその上面で受けるように構成されている。基板は複数の水平層を画定する。複数の実質的に水平な導電性信号線は、第１の水平信号線が第１の実質的に水平な層に沿って走るように、基板中の水平層に沿って基板を横切っている。第１の信号線は、約１５０ミクロンより小さな第１の垂直方向厚さと第１の抵抗を含む。第２の水平信号線は、基板中で第１の水平層の下に位置する第２の水平層に沿って走る。第２の信号線は、第１の水平信号線の第１の垂直方向厚さよりも大きな第２の垂直方向厚さを有し、第２の抵抗は第１の信号線の第１の抵抗よりも小さい。複数の基準面は実質的に水平な層に沿って基板内にあり、また垂直方向厚さを含む。水平信号線は、第１の信号線が第１の垂直方向厚さを有する第１の基準面と第２の垂直方向厚さを有する第２の基準面の間に位置するように、少なくとも２つの基準面の間に位置する。第１の基準面は第１の層に沿って位置し、かつ第２の基準面は第２の層に沿って位置する。複数の基準面のうちの少なくとも１つは、電源に接続してそこから電流を受けるための導電性金属を含む。本デバイスは、約１００ミクロンよりも小さな特定の直径を有する複数の実質的に垂直な導電性ビアを含む。複数の実質的に垂直な導電性ビアは、第１の垂直導電性ビアが集積回路の接続要素に接続しかつ水平信号線の少なくとも１つと接続するように、第１および第２の水平層を横切る第１の垂直ビアを含む。回路基板は、接続部材を有し、垂直導電性ビアが回路基板の接続部材と接続しそれで終わるように基板下に位置する。
関連した態様では、複数の基準面は互いに異なる電圧を含む。
他の関連した態様では、基準面各々は電圧値を有し、実質的に同様な電圧値を有する基準面は接続されている。
さらに他の態様では、垂直ビアの少なくとも１つは複数の水平信号線とつながっている。
本発明のなお他の態様では、電子パッケージングの方法は、複数の接続要素がその表面に位置する集積回路を形成することを含む。基板は、集積回路の下に形成位置し、かつ集積回路の接続要素に結合されている。基板は、複数の水平層を画定する。本方法は、第１の水平信号線が垂直方向厚さを有しかつ第２の水平信号線が第１の信号線の垂直方向厚さよりも大きな垂直方向厚さを有するように、基板中で水平層に沿って複数の実質的に水平な導電性信号線を形成する。複数の基準面は、実質的に水平な層に沿って基板内に形成され、かつ垂直方向厚さを含む。複数の基準面のうちの少なくとも１つは電源に接続され、その基準面は電源から電流を受けるための導電性金属を含む。特定の直径を有する複数の実質的に垂直な導電性ビアが形成される。複数の実質的に垂直な導電性ビアは、第１の垂直導電性ビアが集積回路の接続要素に接続しかつ水平信号線の少なくとも１つと接続するように、第１および第２の水平層を横切る第１の垂直ビアを含む。接続部材を有する回路基板は、垂直導電性ビアが回路基板の接続部材に接続しそこで終わるように、基板の下に位置する。接続要素に接続しかつ第１の水平信号線に接続する、第１および第２の水平層を横切る第１のビアを含んで、複数のビアが、水平信号線の少なくとも１つに接続される。
関連した態様では、基準面各々は電圧値を有し、実質的に同様な電圧値を有する基準面は接続される。
他の関連した態様では、複数の実質的に水平な基準面を形成するステップの後で、第１の信号線が第１の垂直方向厚さを有する第１の基準面と第２の垂直方向厚さを有する第２の基準面の間に位置するように、水平信号線は複数の基準面の少なくとも２つの間に位置する。第１の基準面は第１の層に沿って位置し、かつ第２の基準面は第２の層に沿って位置する。
さらに他の関連した態様では、複数の基準面は互いに異なる電圧を含む。
新規であると信じられる本発明の特徴および本発明特有の要素を、添付の特許請求の範囲の事項とともに明らかにする。図は、例示の目的だけのものであり、一定の縮尺に従わずに描かれている。しかし、本発明自体は、動作の構成と方法の両方について、添付の図面に関連して行われる次の詳細な説明を参照することで最適に理解することができる。
本発明の好ましい実施形態の説明において、ここで図１〜８の図面を参照するが、これらの図面では、同様な数字は本発明の同様な特徴を指す。本発明の特徴は、必ずしも一定の縮尺に従って図面に示されていない。
本発明は、電子パッケージ内で低抵抗を有する高密度の信号線を実現する電子パッケージ・デバイス１０および方法を提供する。電子パッケージは、基板の異なる層に位置する、異なる厚さの信号線または信号線セグメントを含む。ダイ、チップ、または他の電気部品と回路基板または他の電気接続との間の電気接続性を実現するために、信号線が接続される。異なる層にある信号線のセグメント間の相互接続は、図１に示すように、実質的に垂直な信号線すなわちビア２０、２２、２４で行われる。例えば、そのようなビアは、好ましくは、導電性材料すなわち、導電性材料または複数の導電性材料の被膜すなわち膜を含むことができる。さらに、本発明は、信号線が占めない領域を使用して基準面を分割することを可能にする。このように、本発明によって、長い信号線は高い抵抗を持つ傾向があるにもかかわらず、長い信号線を含む大きなパッケージが許容可能な抵抗を実現することができるようになる。
図１および２を参照して、本発明の好ましい実施形態は、基板１２に取り付けられたダイすなわち集積回路１４を含む。この基板１２は、好ましくはセラミックで作ることができるが、プラスチック物質または他の適切な材料で構成することもできる。基板１２は、上面５０および上面５０の下の一連の面すなわち層を含む。図１および４を参照して、上面５０の下に、第１の層５２、第１の層５２の下の第２の層５４、第２の層５４の下の第３の層５６、前の層の下にそれぞれ第４の層５８、第５の層６０、第６の層６２、第７の層６４、第８の層６６、および第９の層６８がある。
図１および４に示す好ましい実施形態では、各層は複数の電圧を受け入れる基準面セグメントを含む。しかし、他の実施形態では、１つの電圧用の単一の基準層すなわち面を含むことができる。ダイ・シャドウで画定される領域の外側では（図１、３および４に示す斜線１００の外側では）、基板中の下の層ほど、より望ましい抵抗特性を有する信号線セグメントを含む。基準面セグメントは、信号線に予測可能な電気特性を与える。図１、３および４を参照して、第３の層５６は第３の基準面セグメント２００を含み、この第３の基準面セグメント２００は、接続セグメント１２６を使用して基板中でその下の第４の基準面セグメント２０２および第４の層５８の一部に接続されている。第４の基準面セグメント２０２の下の第５の層６０は第５の基準面セグメント２０４を含み、この第５の基準面セグメント２０４は、他の接続セグメント１２８を使用して、基板中でその下の第６の基準面セグメント２０６および第６の層６２の一部に接続されている。第６の基準面セグメント２０６の下の第７の層６４は第７の基準面セグメント２０８を含み、この第７の基準面セグメント２０８は、他の接続セグメント１４０を使用して、基板中でその下の第８の基準面セグメント２１０および第８の層６６の一部に接続されている。基準面は好ましくは接続セグメント１２６、１２８、１４０で接続される。このように、接続された基準面の各組合せは、好ましくは、同じ電圧を持つ。例えば、接続要素１２６で接続された第３の基準面セグメント２００および第４の基準面セグメント２０２は、共通の電圧を持つ。基準面の各接続された組合せは、互いに異なる電圧を有し、異なる電圧を有する複数の基準面を実現する。
集積回路１４は、好ましくは、ダイすなわち集積回路の底面１７に位置しかつ基板１２の上面５０に接続された複数の半田接点すなわち好ましくは半田ボール１５を含む。半田ボール１５または電気接触の他の手段によって、ダイ１４と、ダイ１４の下に位置する図１に示す複数の垂直信号線２０、２２、２４との間の電気接続性が実現される。複数の信号線は、集積回路の各半田ボール接点１５に接続し、基板中の信号線を通って集積回路から基板の下の電気部品接続１６への信号の経路を実現する。この電気部品接続１６は、例えば、回路基板上に位置する半田接続を含むことができる。
図１に示すように、第１の垂直信号線すなわちビア２０は、１つだけのビアとして示すが、好ましくは、複数の高密度に詰まった垂直信号線を含む。信号線だけでなくビアも、エッチングまたは他の適切なプロセスのような、知られているプロセスで製造することができる。
第１のビア２０は、半田ボール１５に接続され、基板１２を通って下方に延びている。同様に、第２のビア２２は、他の半田ボール１５に接続し、下方に延び、そして同様に、第３のビア２４は他の半田ボール１５に接続し、同じく基板を通って下方に延びている。ダイ１４の底面１７の他の半田ボール１５は、好ましくは、他のビア（図示しない）に接続し、基板層を通って延びて、図１および３に示すビア２０、２２、２４と同様な方法で他の電気部品接続で終わる。
図１および３を参照して、第１の垂直信号線２０は、基板および電子パッケージ中のより下に位置しかつ水平面５８に沿ってダイ１４から離れていく水平信号線セグメント１１２に接続されている。水平信号線セグメント１１２は、その下に位置する垂直セグメント１２０に接続し、この垂直セグメント１２０は、基板中で前の信号線セグメント１１２より下に位置しかつダイ１４からさらに離れた水平信号線１１４に接続する。この水平信号線セグメント１１４は、好ましくは、信号線セグメント１１２よりも大きな垂直方向厚さを含む。最後に、前の水平信号線セグメント１１４に接続された垂直信号線セグメント１５０は、基板１２の底面に近接した電気部品接続１６で終わる。
同様に、第２の垂直信号線２２は水平信号線セグメント１１６に接続される。垂直信号線セグメント１２２は、水平信号線セグメント１１６に接続し、続いて他の水平信号線セグメント１０５に接続し、この水平信号線セグメント１０５は好ましくは水平信号線セグメント１１６よりも大きな厚さである。水平信号線セグメント１０５は、水平セグメント１１６および１１４より下に位置し、セグメント１２２を使用して、より高密度に詰まった信号線の第２の垂直信号線２２からさらに離れた接続を実現する。水平信号線セグメント１０５は垂直セグメント１４８に接続し、この垂直セグメント１４８は、垂直信号線セグメント１５０のように、基板１２の底面に近接した電気部品接続１６で終わる。
同様に、第３の垂直信号線２４は、水平信号線セグメント１１８に接続され、次に他の垂直信号線セグメント１２４に接続され、そして最後に、水平信号線セグメント１１８よりも大きな厚さ有し他のセグメント１１８より下でかつダイ１４の一番下に位置する水平信号線セグメント１０２に接続される。他の実施形態では、必要に応じて信号線セグメントおよび基準面を有する層をもっと多く含むことができる。水平信号線セグメント１０２は垂直セグメント１３０に接続し、この垂直セグメント１３０は、垂直信号線セグメント１５０および１４８のように基板１２の底面に近接した電気部品接続１６で終わる。セグメント１１２、１１６および１１８それぞれよりも大きな垂直方向厚さを有する信号線のセグメント１１４、１０５および１０２は、より小さな抵抗であるという利点を実現する。このように、ダイ１４すなわち集積回路からの高密度で垂直方向に薄い信号線１１２、１１６、１１８を、より厚い信号線１１４、１０５、１０２に接続して、対応するビア１３０、１４８、１５０を使用して電気部品接続１６で終わるより低い抵抗の経路を実現することで、より低い抵抗が実現される。
図２に示すように、電気部品接続１６は、例えば回路基板１８に接続された複数の半田接点すなわち半田ボールを含み、上記のように信号線によって、集積回路１４と基板１２の下の回路基板１８との間の電気接続を実現する。
基板１２中の層５２〜５８は、好ましくは、金属または導電性材料の信号線、および信号線に基準電圧を供給し集積回路１４に電力を供給する基準面を含む。各層は、好ましくは、その層内の信号線および基準面のように一様な垂直方向厚さを有する。好ましくは、前の水平信号線の下の次の水平信号線は、より大きな垂直方向厚さを有する。したがって、このより厚い信号線１１４、１０５、１０２は低抵抗であり、電気信号は相当に低い抵抗を満たすこれらの信号線を通過することができるようになる。
基準斜線１００は、層５２〜６８を横切って基板信号線を分割する。基準線１００の左に、高密度高抵抗水平信号配線１１２、１１６、１１８があり、そして、基準線の右に、低密度低抵抗水平信号線１１４、１０５、１０２がある。例えば、基準線１００の左で、第９の層６８は基準面すなわち接地として使用される。基準線１００の右の第９の層６８の部分は水平信号線１０２である。は図１、３〜４の全体で、この規則に従う。
好ましくは、水平信号線１１４、１０５は基準面セグメント２１１、２１２、２１４と交互になる。基準面２１１、２１２、２１４は、好ましくは、それぞれ等しい垂直方向厚さ２２０、２２２、２２４を有するが、互いに異なる垂直方向厚さを有することもできる。図１および４を参照して、第７の層６４の第７の基準面セグメント２０８は、セグメント１４０を使用して、第８の層６６の第８の基準面セグメント２１０と接続されている。第７の基準面セグメント２０８は、全ての基準面セグメント（２００、２０２、２０４、２０６、２０８、２１０、１０１を含む）と同様に、信号線に予測可能な電気特性を与える。通常、信号線は基準面に近接し、好ましくは２つの基準面の間にサンドイッチ状に挟まれるかもしれない。例えば、第６の層６２は、基準線１００の右で基準面セグメント２１２を含み、第８の層６６は、基準線１００の右で基準面セグメント２１４を含み、さらに、第７の層６４は、基準面セグメント２１２と２１４の間に信号線セグメント１０５を含む。信号線セグメント１０５をサンドイッチ状に配置することは、不要なクロストーク効果を軽減するだけでなく、ループ・インダクタンスを減らす基準を与えるという利点も含む。静かな線はより能動的な線から入る好ましくない雑音の犠牲になるので、クロストークは好ましくない。また、信号が信号線を伝送されるときにクロストークによって信号強度の損失が起きるので、クロストークは好ましくない。
導電性垂直信号ビアすなわち信号線２０、２２、２４は、集積回路１４の真下の電気接続１５から延び、非常に数が多くかつ高密度に詰まっているかもしれない。これらのビア２０、２２、２４は、好ましくは、基板１２内の複数のレベルすなわち層で水平信号線に接続され、この基板１２内で、水平信号線は、垂直信号線に対して有利でかつ相補的な特定の垂直方向厚さを含む。水平信号線の垂直方向厚さは、約１００ミクロン以下であることができ、さらに、約１０ミクロンから１００ミクロンまでの範囲であることもできる。
水平信号線１１４、１０５、１０２の垂直方向厚さは、互いに等しいのが好ましいが、基板の底に近い信号線ほど厚くしてもよい。特に、第５の層６０は、厚さ１３２の水平信号線セグメント１１４を含み、このセグメント１１４は特定の厚さ１３６を有する第９の層６８の信号線１０２に好ましくは等しい。しかし、厚さ１３６は厚さ１３４および１３２よりも大きな厚さであってもよい。このように、最終的な水平信号線１１４、１０５、１０２の垂直方向厚さは等しいのが好ましい。他の実施形態では、基板１２の上面５０から底面に向かって移るときに、垂直方向厚さは一般に増すことができる。垂直信号線は、約１２０ミクロン以下の直径であることができ、また、約３０ミクロンから１２０ミクロンまでの範囲内の直径であることもできる。
動作時に、集積回路の底面の電気接続要素１５から延びる信号線は、好ましくは、実質的に同様な厚さであり、高密度パッケージングを実現する。電気信号は、集積回路１４に接続された電源で供給される。電流の流れる経路は、垂直信号線すなわちビア２０、２２、２４を通って延び、さらにその関連した信号線セグメントを通って延びて電気部品接続１６で終わる。高密度に実装された信号線の各々は、それぞれの基準層の間に位置する好ましい水平信号線セグメント１１２、１１４、１１６、１０５、１１８および１０２に接続することができる。
ビア２０、２２、２４で表される高密度実装信号線の各々は、基板中の特定の層の選ばれた水平信号線に接続することができる。このように実現される、狭い信号線が集積回路すなわちダイ１４の密集した領域を脱出する手段は、より小さな抵抗と性能の向上を実現するより厚い信号線に接続される。いったんより厚い信号線に接続されると、例えば回路基板上の電気接続部材１６の終端点に電気的に接続される。
図５および６を参照して、図５は、電子パッケージ１０の最上部に実質的に近い電子パッケージ内の断面層を示す。図６は、電子パッケージ１０内のより深いすなわちより下の断面層を示す。これらの層は、本発明の実例と一致した方法でビアを使用して互いに接続することができる。
図５を参照して、斜線領域１５６は、基準導体材料および低密度低抵抗配線領域を示す。図５で、集積回路１４が電子パッケージ１０内を外に延びる信号線１５１を有するのが示されている。図５および６では、ダイ１４の１つの側だけに信号線があるのが示されるが、好ましくは、４つの側全てが同様な信号線構成であるかもしれないし、また他の接続もあり得る。集積回路すなわちダイ１４は、基板１２の上に位置し、ダイ１４を取り巻く外縁部１５２を含む。ダイ・シャドウ領域１５４は、高密度に詰まった高抵抗配線の脱出領域（escape region）の一部を画定する。信号線１５１は、ダイ１４の外縁部１５２からダイ・シャドウ領域１５４で画定される脱出領域を通って外に向かって延びる。信号線１５１がダイ・シャドウ領域１５４を横切ってダイ１４から脱出している基板中の層に基準導体材料はない。
図６を参照して、図５に示すレベルよりも基板中の下のレベルで、信号線１６０はダイ１４から斜め方向に扇状に延びる。信号線は、デバイスから様々な方向の組合せで、例えば直交してまたは様々な角度で斜めに延びることができる。また、電子パッケージ１０は、好ましくは、直交配置された信号線（図示しない）を含み、この場合には、ダイ１４の異なる領域から延びる信号線は互いに実質的に直角に交叉する。基準導体材料１６４はダイ１４を完全に通り越して延びている。いったん信号線１６０がダイから外に向かって延びると、より多くの表面積が使用できるようになる。信号線は、点線１５５で囲まれた斜線領域１６４の周囲で接続しているのが示されている。斜線領域１６４は基準導体材料を含む。斜線領域１６４の上と下にある垂直方向で隣り合った層は、高密度高抵抗配線に適合している。信号線１６０は、好ましくは余り高密度に詰まっていない他の信号線接続１６８に向かって外に延びる。さらに、信号線１６０は、その層に基準導体材料を含まない基板領域１６２を通ってダイ１４から脱出している。基板領域１６２は、低密度低抵抗配線に適合している。線１６０は、ダイ１４の４つの側全てを囲繞するのが好ましいが、図６では、例示のために１つの側だけから延びているのを示す。
図７および８を参照して、本発明に従った電子パッケージ３００の他の実施形態を示し、この実施形態は、図７に示すように、基板１２に接触する半田ボールを底面に有する複数のダイすなわちチップ３０１、４０１を含んでいる。基板１２の底面は、回路基板１８に結合された電気部品接続１６に近接している。複数のダイを有する電子パッケージを得ることが出来ることで、本発明の電子パッケージに設計の自由度および効率がもたらされる。高密度高抵抗信号配線の長方形領域１５４を大雑把に示す点線１５５で図５に示した領域のような、高密度配線に適合した電子パッケージの領域内に、本実施形態の各ダイ３０１、４０１を互いに非常に接近して位置づけすることができる。
図８を参照して、図１〜６に示した実施形態と同様な方法で、垂直信号線すなわちビア３０６は、基板１２の最上層でダイ３０１の半田ボール１５に接続している。水平信号線３１２は、垂直信号線３０６と、基板中で垂直信号線３０６よりも下に位置する他の垂直信号線３１８との間に位置する。垂直信号線３１８は水平信号線３２４に接続し、この水平信号線３２４は、基板中で前の水平信号線３１２よりも下にある。好ましくは、この水平信号線は、信号線３１２に比べて、パッケージ３００の余り高密度に詰まっていない信号配線の領域に位置し、より大きな垂直方向厚さおよびより小さな抵抗を含む。最後に、垂直信号線３３０は、水平信号線３２４と電気部品接続１６を接続する。同様に、ダイ３０１の垂直信号線３０４および３０２は、それぞれ垂直信号線３２８および３２６に接続し、これらの両方が電気部品接続１６で終わる。同様に、図８に示す他の垂直信号線３０４、３０２は、半田ボール１５および垂直信号線３２８、３２６それぞれと接続する。垂直信号線３２８、３２６は、垂直信号線３３０と同様に、電気部品接続１６で終わる。さらに、追加の垂直信号線すなわちビア（図示しない）が好ましくは他の半田ボール１５に接続され、例示の垂直信号線３０２、３０４、３０６と同様な方法で、基板を通って延びる。
同様に、図７および８に示す第２のダイ４０１は、垂直信号線すなわちビア４０６を示し、好ましくは、電子パッケージ３００内のより下の層で水平信号線４１２に接続された細い高密度実装信号線を有する。信号線４２４は、信号線４１２よりも電子パッケージ内の下の層にあり、好ましくは、水平信号線４１２よりも大きな垂直方向厚さおよび対応した小さな抵抗を有する。信号線４２４は、垂直信号線４１８に接続され、そして、反対の端部で垂直信号線４３０に接続されている。この垂直信号線４３０は電気部品接続１６で終わる。同様に、図８に示す他の垂直信号線４０４、４０２は、半田ボール１５および垂直信号線４２８、４２６それぞれと接続する。垂直信号線４２８、４２６は、垂直信号線４３０と同様に、電気部品接続１６で終わる。さらに、追加の垂直信号線すなわちビア（図示しない）が好ましくは他の半田ボール１５に接続され、例示の垂直信号線４０２、４０４、４０６と同様な方法で、基板を通って延びる。
本発明は特定の好ましい実施形態に関連して詳細に説明したが、上記の説明を考慮して多くの代替物、修正物および変形物が当業者に明らかになることは明らかである。したがって、添付の特許請求の範囲は、そのような代替物、修正物および変形物を本発明の真の範囲および精神内に含まれるものとして含む意図である。
本発明に従った電子パッケージの好ましい実施形態を示す断面側面正面図である。 図１に示す電子パッケージを示す側面正面図である。 図１の電子パッケージの断面側面正面図であり、信号線を示す図である。 図１の電子パッケージの断面側面正面図であり、基準面を示す図である。 図１に示す電子パッケージの断面平面図であり、ダイ、信号線、および基準面を示す図である。 図１に示す電子パッケージの断面側面正面図であり、パッケージの比較的深い層のダイ、信号線、および基準面を示す図である。 複数のダイを有する本発明の他の実施形態を示す部分切り取り側面正面図である。 図７の電子パッケージの断面側面正面図であり、信号線を示す図である。
符号の説明
１０ 電子パッケージ・デバイス
１２ 基板
１４、３０１、４０１ 集積回路（ダイ）
１５ 半田ボール
１６ 電気部品接続
５０ 基板の上面
２０、２２、２４ 垂直信号線（ビア）
５２、５４、５６、５８、６０、６２、６４、６６、６８ 水平な層
２００、２０２、２０４、２０６、２０８、２１０、１０１ 基準面
１１２、１１６、１１８ 高密度高抵抗水平信号線（薄い信号線）
１１４、１０５、１０２ 低密度低抵抗水平信号線（厚い信号線）
１２０、１２２、１２４、１３０、１４８、１５０ 垂直信号線
１２６、１２８、１４０ 接続セグメント
２１１、２１２、２１４ 基準面
１５１、１６０ 信号線
１５４ ダイ・シャドウ領域（高密度高抵抗信号配線）
１５６ 低密度低抵抗配線領域
１６８ 信号線接続
１６４ 基板材料
１６２ 基板領域

Claims (9)

  1. 電子パッケージ・デバイスであって、
    複数の接続要素を表面に含む電気部品と、
    前記電気部品の下に位置する上面および底面を有し、かつ前記電気部品の前記接続要素を前記上面で受けるように構成され、複数の水平層を含む基板と、
    前記複数の水平層に含まれる複数の導電性水平信号線であって、第１の水平信号線及び第２の水平信号線を含み、前記第１の水平信号線が第１の水平層に含まれ、第１の垂直方向厚さと第１の抵抗値を有し、前記第２の水平信号線が第２の水平層に含まれ、前記第１の水平信号線の前記第１の垂直方向厚さよりも大きな第２の垂直方向厚さおよび前記第１の水平信号線の前記第１の抵抗値よりも小さな第２の抵抗値を有し、前記第２の水平層は前記第１の水平層の下に位置する、複数の導電性水平信号線と、
    前記基板内の前記複数の水平層に沿って形成される複数の基準面であって、垂直方向厚さを有し、少なくとも１つの前記基準面の導電性金属に電源が接続される、複数の基準面と、
    特定の直径を有する複数の垂直な導電性ビアであって、前記第１の水平層及び前記第２の水平層を貫通して前記接続要素に接続しかつ前記導電性水平信号線の少なくとも１つに接続する第１の垂直ビアを含む、複数の垂直な導電性ビアと、
    前記基板の下に位置し、接続部材を有する絶縁基板であって、前記垂直な導電性ビアが前記絶縁基板の前記接続部材に接続されて終わる、絶縁基板と、
    を備え
    前記第１の水平信号線は前記第２の水平層に含まれる基準面の上方に配置され、前記第２の水平信号線は前記第１の水平層に含まれる基準面の下方に配置され、前記基板内の前記複数の基準面は前記導電性水平信号線が占めない領域で分割され、前記分割により前記基板が前記第１の水平信号線からなる第１の基板領域と前記第２の水平信号線からなる第２の基板領域に分けられる、
    電子パッケージ・デバイス。
  2. 前記複数の基準面が互いに異なる電圧を有する前記基準面を含む、請求項１に記載のデバイス。
  3. 前記複数の基準面がそれぞれ電圧値を有し、実質的に同様な電圧値を有する前記基準面が接続されている、請求項１に記載のデバイス。
  4. 前記水平信号線において、前記第１の水平信号線が前記複数の水平層のうち異なる水平層に含まれる第１の基準面と第２の基準面の間に位置するように、前記複数の基準面の少なくとも２つの間に位置し、前記第１の基準面が前記第１の水平層に沿って位置しかつ第１の垂直方向厚さを含み、前記第２の基準面が前記第２の水平層に沿って位置しかつ第２の垂直方向厚さを含む、請求項１に記載のデバイス。
  5. 前記基板は、前記基準面が前記基板の前記底面に近くなるほど前記基準面の前記垂直方向厚さが増すような複数の基準面を含む、請求項１に記載のデバイス。
  6. 前記第１の水平信号線が前記第１の垂直方向厚さを含み、前記第２の水平信号線が前記第２の垂直方向厚さを含み、前記基板中で前記第２の水平層の下に位置する第３の水平層に沿って走る第３の水平信号線が前記第１の垂直方向厚さに実質的に等しい第３の垂直方向厚さを含み、そして、第４の水平信号線が前記基板中で前記第３の水平層の下に位置する第４の水平層に沿って走りかつ前記第２の垂直方向厚さに実質的に等しい第４の垂直方向厚さを含むように、前記複数の前記導電性水平信号線が厚さを交互にする、請求項１に記載のデバイス。
  7. 前記複数の垂直な導電性ビアは、前記第１の水平信号線と前記第２の水平信号線を接続する第２の垂直ビアをさらに含む、請求項１に記載のデバイス。
  8. 電子パッケージ・デバイスであって、
    複数の接続要素を表面に含む集積回路と、
    前記集積回路の下に位置する上面および底面を有し、かつ前記集積回路の前記接続要素を前記上面で受けるように構成され、 複数の水平層を含む基板と、、
    前記複数の水平層に含まれる複数の導電性水平信号線であって、第１の水平信号線及び第２の水平信号線を含み、前記第１の水平信号線が第１の水平層に含まれ、第１の垂直方向厚さを有し、前記第２の水平信号線が第２の水平層に含まれ、前記第１の水平信号線の前記第１の垂直方向厚さよりも大きな第２の垂直方向厚さを有し、前記第２の水平層は前記第１の水平層の下に位置し、前記第１の水平信号線は前記第２の水平信号に比べて高密度高抵抗である、複数の導電性水平信号線と、
    前記基板内の前記複数の水平層に沿って形成される複数の基準面であって、垂直方向厚さを有し、少なくとも１つの前記基準面の導電性金属に電源が接続され、前記第１の水平信号線が前記複数の水平層のうち異なる水平層に含まれる第１の基準面と第２の基準面の間に位置するように、前記複数の基準面の少なくとも２つの間に位置し、前記第１の基準面が前記第１の水平層に沿って位置しかつ第１の垂直方向厚さを含み、前記第２の基準面が前記第２の水平層に沿って位置しかつ第２の垂直方向厚さを含む、複数の基準面と、
    特定の直径を有する複数の垂直な導電性ビアであって、前記集積回路の前記接続要素に接続しかつ前記導電性水平信号線の少なくとも１つに接続する複数の第１の垂直ビアと、前記第１の水平信号線と前記第２の水平信号線を接続する複数の第２の垂直ビアとを含む、複数の垂直な導電性ビアと、
    前記基板の下に位置し、接続部材を有する回路基板であって、前記垂直な導電性ビアが前記回路基板の前記接続部材に接続されて終わる、回路基板と、
    を備え
    前記第１の水平信号線は前記第２の水平層に含まれる基準面の上方に配置され、前記第２の水平信号線は前記第１の水平層に含まれる基準面の下方に配置され、前記基板内の前記複数の基準面は前記導電性水平信号線が占めない領域で分割され、前記分割により前記基板が前記第１の水平信号線からなる第１の基板領域と前記第２の水平信号線からなる第２の基板領域に分けられる、
    電子パッケージ・デバイス。
  9. 電子パッケージングの方法であって、
    複数の接続要素を表面に設けた集積回路の下に位置し、かつ前記集積回路の前記接続要素に結合される基板において、複数の水平層を形成するステップであって、前記水平層は第１の水平層と第２の水平層を含む、ステップと、
    前記基板内の前記水平層に複数の導電性水平信号線を形成するステップであって、前記水平信号線は前記第１の水平層に形成される第１の水平信号線及び前記第２の水平層に形成される第２の水平信号線を有し、前記第１の水平信号線が垂直方向厚さを有しかつ前記第２の水平信号線が前記第１の水平信号線の前記垂直方向厚さよりも大きな垂直方向厚さを有する、ステップと、
    前記複数の水平層に沿って垂直方向厚さを有する複数の基準面を前記基板内に形成するステップと、
    前記複数の基準面のうちの少なくとも１つに電源を接続するために導電性金属を形成するステップと、
    特定の直径を有する複数の垂直な導電性ビアを形成するステップであって、前記複数の垂直な導電性ビアは、第１の導電性ビア及び第２の導電性ビアを含み、前記第１の導電性ビアは前記集積回路の前記接続要素に接続しかつ前記第１の水平層と前記第２の水平層を貫通して前記水平信号線の少なくとも１つと接続し、前記第２の導電性ビアは前記第１の水平信号線と前記第２の水平信号線とに接続する、ステップと、
    前記基板の下に位置する回路基板の接続部材と前記第２の水平信号線とを前記垂直な導電性ビアで接続するステップと、を含み、
    前記第１の水平信号線は前記第２の水平層に含まれる基準面の上方に配置され、前記第２の水平信号線は前記第１の水平層に含まれる基準面の下方に配置され、前記第１の水平信号線が第１の基準面と第２の基準面の間に位置するように、前記複数の基準面の少なくとも２つの間に位置し、前記第１の基準面が前記第１の水平層に沿って位置しかつ第１の垂直方向厚さを含み、前記第２の基準面が前記第２の水平層に沿って位置しかつ第２の垂直方向厚さを含み、前記基板内の前記複数の基準面は前記導電性水平信号線が占めない領域で分割され、前記分割により前記第１の水平信号線からなる第１の基板領域と前記第２の水平信号線からなる第２の基板領域に分けられる、方法。
JP2003319044A 2002-09-17 2003-09-10 低抵抗高密度信号線をする電子パッケージおよびその製造方法 Expired - Fee Related JP3899059B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/246,147 US6762367B2 (en) 2002-09-17 2002-09-17 Electronic package having high density signal wires with low resistance

Publications (2)

Publication Number Publication Date
JP2004111967A JP2004111967A (ja) 2004-04-08
JP3899059B2 true JP3899059B2 (ja) 2007-03-28

Family

ID=31992266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003319044A Expired - Fee Related JP3899059B2 (ja) 2002-09-17 2003-09-10 低抵抗高密度信号線をする電子パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US6762367B2 (ja)
JP (1) JP3899059B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223924B2 (en) * 2003-09-23 2007-05-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Via placement for layer transitions in flexible circuits with high density ball grid arrays
JP2005123591A (ja) * 2003-09-25 2005-05-12 Rohm Co Ltd 半導体装置及びこれを実装した電子機器
US20060244124A1 (en) * 2005-04-27 2006-11-02 Teradyne, Inc. Reduced cost printed circuit board
US20080093726A1 (en) * 2006-10-23 2008-04-24 Francesco Preda Continuously Referencing Signals over Multiple Layers in Laminate Packages
JP4978269B2 (ja) * 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
JP2009135147A (ja) * 2007-11-28 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子素子の接続構造及び電子装置
JP2013093345A (ja) * 2011-10-24 2013-05-16 Hitachi Ltd 光モジュールおよび多層基板
DE102012214982B4 (de) * 2012-08-23 2021-06-02 Vitesco Technologies GmbH Leiterplatine
KR20140121181A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 메모리 모듈
JPWO2015076121A1 (ja) * 2013-11-20 2017-03-16 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
US9832863B2 (en) * 2015-09-25 2017-11-28 Intel Corporation Method of fabricating a stretchable computing device
DE102015224073A1 (de) * 2015-12-02 2017-06-08 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
KR102542594B1 (ko) 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
JP6981022B2 (ja) * 2017-03-17 2021-12-15 セイコーエプソン株式会社 プリント回路板および電子機器
CN108282953B (zh) * 2017-12-27 2020-04-28 中科曙光信息产业成都有限公司 一种全浸没条件下服务器主板及其信号设计方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
JPS61266350A (ja) * 1985-05-21 1986-11-26 株式会社日立製作所 配線回路用セラミック基板
US5119048A (en) * 1990-11-05 1992-06-02 Grunwell Randall L Pseudo tapered lines using modified ground planes
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH0918156A (ja) 1995-06-27 1997-01-17 Mitsubishi Electric Corp 多層プリント配線板
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JPH09214076A (ja) * 1996-02-05 1997-08-15 Fujitsu Ltd プリント配線基板
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
US6118666A (en) * 1998-01-12 2000-09-12 Asahi Kogaku Kogyo Kabushiki Kaisha Flexible printed wiring board and connecting structure thereof
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6528735B1 (en) * 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design

Also Published As

Publication number Publication date
US20040050585A1 (en) 2004-03-18
JP2004111967A (ja) 2004-04-08
US6762367B2 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
US7563645B2 (en) Electronic package having a folded package substrate
US5530288A (en) Passive interposer including at least one passive electronic component
US7924131B2 (en) Electrical component having an inductor and a method of formation
US6573600B2 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
EP1052696A2 (en) Electrical interconnection medium
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
JP5135493B2 (ja) 集積回路パッケージ
JPH0697225A (ja) 半導体装置
US9839132B2 (en) Component-embedded substrate
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
US7180182B2 (en) Semiconductor component
US5016082A (en) Integrated circuit interconnect design
JPS6352432A (ja) 半導体装置
KR100550298B1 (ko) 병렬 평면 기판
JP2007520888A (ja) 回路基板のための経路指定密度を増大する方法及びそのような回路基板
US6896173B2 (en) Method of fabricating circuit substrate
US8324727B2 (en) Low profile discrete electronic components and applications of same
US8106308B2 (en) Printed circuit board for package and manufacturing method thereof
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2010519769A (ja) 高速メモリパッケージ
US7064427B2 (en) Buried array capacitor and microelectronic structure incorporating the same
EP3745456A1 (en) Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate
KR100226782B1 (ko) 반도체 패키지의 구조

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees