JPH0697225A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0697225A
JPH0697225A JP4243742A JP24374292A JPH0697225A JP H0697225 A JPH0697225 A JP H0697225A JP 4243742 A JP4243742 A JP 4243742A JP 24374292 A JP24374292 A JP 24374292A JP H0697225 A JPH0697225 A JP H0697225A
Authority
JP
Japan
Prior art keywords
chip
film
electrode pads
semiconductor device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4243742A
Other languages
English (en)
Other versions
JP3105089B2 (ja
Inventor
Yasuhiro Yamaji
泰弘 山地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04243742A priority Critical patent/JP3105089B2/ja
Priority to KR1019930017961A priority patent/KR970008356B1/ko
Priority to US08/118,731 priority patent/US5394303A/en
Publication of JPH0697225A publication Critical patent/JPH0697225A/ja
Application granted granted Critical
Publication of JP3105089B2 publication Critical patent/JP3105089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

(57)【要約】 【目的】 この発明は、実装が容易となる構造を持ち、
かつ更なる多端子化をも推進できる半導体装置を提供し
ようとするものである。 【構成】 半導体チップ１の一つの表面上に設けられ、
このチップ１内に設けられた半導体素子に接続されるチ
ップ電極２と、チップ１の周囲を囲む絶縁性フィルム３
と、この絶縁性フィルム３内に設けられ、チップ電極２
に電気的に接続される配線層５と、チップ１の複数の表
面上方に対応して絶縁性フィルム３の表面上に設けら
れ、配線層５に電気的に接続されてチップ１の外部端子
として機能する端子電極６とを具備する。このような装
置であると、端子電極６が、絶縁性フィルム３内に設け
られた配線層５を介してチップ１の複数の表面上方に導
出される。従って、端子電極６を、チップ１の複数の面
を利用して配置でき、チップ電極２のピッチよりも、端
子電極６のピッチを大きくでき、装置の実装が容易とな
る。端子電極６のピッチを大きくできるので、更なる多
端子化を推進できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置に係わ
り、特に多端子の半導体装置に関する。
【０００２】
【従来の技術】現在、半導体装置の高機能化に伴い、装
置の多端子化が進んでいる。現在、最も多端子化を実現
できる装置としては、フリップ・チップ接続法を用いた
装置がある。
【０００３】図８は、フリップ・チップ接続法を用いた
装置の概要を示す断面図である。
【０００４】図８に示すように、半導体チップ１００の
表面上には、チップ１００内に設けられた図示せぬ半導
体素子に接続されるバンプ電極１０１…１０１が形成さ
れている。そして、バンプ電極１０１…１０１を、実装
基板１０２上に設けられた配線１０３…１０３に、半田
付け等により接続する。
【０００５】
【発明が解決しようとする課題】フリップ・チップ接続
法を用いた装置はかなりの多端子化を可能にするが、実
装基板１０２上の配線パタ−ンのピッチＰW を、チップ
１０１上の電極パタ−ンのピッチＰE と同様に、狭ピッ
チにすることが要求される。また、ピッチＰW 、ピッチ
ＰE がともに狭ピッチとなってくると、それらの実装
（接続）に際し、高度な技術が必要となる。
【０００６】この発明は、上記の問題に鑑みて為された
もので、その目的は、実装が容易となる構造を持ち、か
つ更なる多端子化をも推進できる半導体装置を提供する
ことにある。
【０００７】
【課題を解決するための手段】この発明に係わる半導体
装置は、半導体チップの一つの表面上に設けられ、この
チップ内に設けられた半導体素子に接続されるチップ電
極と、前記チップの周囲を囲む絶縁性フィルムと、この
絶縁性フィルム内に設けられ、前記チップ電極に電気的
に接続される配線層と、前記チップの複数の表面上方に
対応して前記絶縁性フィルムの表面上に設けられ、前記
配線層に接続されて前記チップの外部端子として機能す
る端子電極と、を具備することを特徴としている。
【０００８】
【作用】上記のような半導体装置によれば、端子電極
が、絶縁性フィルム内に設けられた配線層を介してチッ
プの複数の表面上方に導出されるので、端子電極を、チ
ップの複数の面を利用して配置することができる。従っ
て、チップ電極のピッチよりも、端子電極のピッチを大
きくすることが可能となり、実装の容易化を達成でき
る。また、端子電極ピッチを大きくできるので、更なる
多端子化を推進できる構造となる。
【０００９】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。この説明において、全図に渡り同一の部分
には同一の参照符号を付し、重複する説明は避けること
にする。
【００１０】図１はこの発明の第１の実施例に係わる半
導体装置を示す図で、（ａ）は半導体装置の断面図、
（ｂ）は実装基板上に実装した時の断面図である。
【００１１】図１（ａ）に示すように、半導体チップ１
の一つの表面上には、チップ１内に形成された図示せぬ
半導体素子に接続されるチップ電極パッド２1 〜２n が
形成されている。チップ１は、ポリイミド製のフレキシ
ブルなテ−プ・キャリア・フィルム３により包まれてい
る。フィルム３は、接着用樹脂（例えばエポキシ系樹脂
接着剤）、あるいは粘着テ−プ等の絶縁性の接着部材４
により、チップ１の表面に固着される。フィルム３内に
はフィルム内配線５1 〜５n が形成されている。フィル
ム３の外側表面上には外部電極パッド６1 〜６n が形成
されている。外部電極パッド６1 〜６n はおのおの、フ
ィルム内配線５1 〜５n の一端に接続されている。フィ
ルム内配線５1 〜５n の他端は、フィルム３の内側表面
上に形成された接続電極パッド７1 〜７n に接続されて
いる。接続電極パッド７1 〜７nはおのおの、チップ電
極パッド２1 〜２n に電気的に接続される。これによ
り、外部電極パッド６1 〜６n は、フィルム内配線５1
〜５n を介してチップ電極パッド２1 〜２n に電気的に
接続されるようになる。外部電極パッド６1 〜６n のう
ち、パッド６1 、６2 、６5 、６n は、フィルム３内に
スル−ホ−ル８…８を形成し、このスル−ホ−ル８…８
内にフィルム内配線５1 、５2 、５5 、５n を形成する
ことにより、チップ１の下面上方に導出される。また、
パッド６3 、６4 は、フィルム３を多層構造とし、これ
らの層間にフィルム内配線５3 、５4 を形成することに
より、チップ１の上面上方に導出される。このように、
外部電極パッド６1 〜６n がチップ１の上面および下面
それぞれの上方に対応して配置された装置を、実装基板
１０の基板配線１１1 〜１１n に接続する時には、図１
（ｂ）に示すように、例えばフリップ・チップ接続法と
テ−プ・キャリア接続法の２種の接続法を同時に用い
る。即ち、チップ１の下面上方に配置された外部電極パ
ッド６1 、６2 、６5 、６n はそれぞれ、フリップ・チ
ップ接続法を用いて基板配線１１1 、１１2 、１１5 、
１１n に接続し、チップ１の上面上方に配置された外部
電極パッド６3 、６4 はそれぞれ、テ−プ・キャリア接
続法を用いて基板配線１１3 、１１4 に接続する。図１
（ｂ）において、参照符号１２1 、１２2 を付して示さ
れるリ−ドはＴＡＢリ−ドである。また参照符号１３は
キャリア・テ−プを示している。このような実装を達成
するために、予め、パッド６1 、６2 、６5 、６n をフ
リップ・チップ接続用の電極構造とし、パッド６3 、６
4をＴＡＢ接続用の電極構造としておく。また、テ−プ
・キャリア接続法の代わりに、ワイヤ接続法を利用する
ことも可能である。この場合には、パッド６3 、６4 は
ワイヤ接続用の電極構造とされる。また、この発明に係
わる装置はかなりの多端子化を実現できるため、実装基
板１０には、高密度で基板配線を配置することが可能な
多層構造のものを用いることが望ましい。図１（ｂ）に
おいては、実装基板１０内に形成される実装基板内配線
１４1 〜１４n を３層構造とした実装基板１０が示され
ている。
【００１２】次に、図１に示される装置の製造方法につ
いて説明する。
【００１３】図２はこの発明の第１の実施例に係わる半
導体装置の製造方法を示す図で、（ａ）〜（ｃ）はそれ
ぞれ、図１に示す装置を主要な工程毎に示した断面図、
（ｄ）は（ｃ）の工程における装置を概略的に示した斜
視図である。
【００１４】まず、図２（ａ）に示すように、例えば半
田付法等を用いて、バンプ電極構造とされているチップ
電極パッド２1 〜２n を、接続電極パッド７1 〜７n に
電気的に接続する。この接続は、テ−プ・キャリア・フ
ィルム３を平坦な状態のまま行う。
【００１５】次に、図２（ｂ）〜（ｄ）に示すように、
フィルム３を、チップ１の側面に沿って折り曲げてい
く。この時、フィルム３のチップ１側の表面には接着部
材４が塗布されているので、フィルム３を折り曲げるこ
とによって、チップ１とフィルム３とが互いに固着され
る。尚、接着部材４はフィルム３ではなく、チップ１の
表面に塗布されても良い。最後に、フィルム３をチップ
１の上面に沿って折り曲げて、フィルム３をチップ１の
上面に固着させることにより、図１に示すような装置が
完成する。
【００１６】次に、図１、図２に示されるテ−プ・キャ
リア・フィルム３の製造方法について説明する。
【００１７】図３はフィルム・キャリア・テ−プの製造
方法を示す図で、（ａ）〜（ｅ）はそれそれ、テ−プ・
キャリア・フィルム３を製造工程毎に示した斜視図、
（ｆ）は（ｅ）の工程におけるバンプ電極を概略的に示
した断面図である。
【００１８】まず、図３（ａ）に示すように、ポリイミ
ド等の絶縁フィルム（テ−プ）状の部材２０を準備す
る。次いで、フィルム状部材２０の表面および裏面それ
ぞれにエポキシ系の樹脂接着剤を塗布する。
【００１９】次に、図３（ｂ）に示すように、銅箔２１
1 、２１2 をそれぞれ、フィルム状部材２０の表面およ
び裏面に接着する。
【００２０】次に、図３（ｃ）に示すように、銅箔２１
1 をエッチングによりパタ−ニングしてフィルム内配線
５1 〜５n となるパタ−ン２２を形成する。また、裏面
においては銅箔２１2 をエッチングによりパタ−ニング
することにより、パッド６1〜６n となるパタ−ンを形
成する。
【００２１】次に、図３（ｄ）に示すように、第２のフ
ィルム状部材２３を、フィルム状部材２０に接着する。
【００２２】次に、図３（ｅ）に示すように、スル−ホ
−ル等を形成した後、チップへの接続電極パッド７1 〜
７n となるバンプ電極２４を形成する。図３（ｆ）はバ
ンプ電極２４の断面図であり、図３（ｆ）に示すよう
に、バンプ電極２４は、フィルム状部材２３上に形成さ
れた銅箔パタ−ン２６と、この銅箔パタ−ン２６上に形
成された金属メッキ部２５とで成る。金属メッキ部２５
は、例えば半田、金等の材料を使って形成される。
【００２３】以上のような製法により、テ−プ・キャリ
ア・フィルム３は作製される。
【００２４】図４は、この発明の第２の実施例に係わる
半導体装置の断面図である。
【００２５】図４に示すように、外部電極パッド６1 〜
６n は、チップ１の側面上方に配置されている。
【００２６】このように外部電極パッド６1 〜６n をチ
ップ１の側面上方に配することによって、半導体装置を
実装基板上へ直立して実装することが可能となり、装置
の実装密度を向上させることができる。
【００２７】図５は、この発明の第３の実施例に係わる
半導体装置の断面図である。
【００２８】図５に示すように、実装基板１０上に実装
された半導体装置の表面全体（または一部でも良い）に
は、封止用の樹脂３０が塗布されている。
【００２９】このように半導体装置の表面全体、または
その一部上を封止用の樹脂３０を用いて被覆することに
よって、実装後における半導体装置の電気的接続の信頼
性、および耐湿性等を、さらに向上させることができ
る。
【００３０】図６は、この発明の第４の実施例に係わる
半導体装置を示す図で、（ａ）は平面図、（ｂ）は
（ａ）図中のｂ−ｂ線に沿う断面図である。
【００３１】図６（ａ）〜（ｂ）に示すように、テ−プ
・キャリア・フィルム３には複数のチップ１1 〜１4 が
包まれている。外部電極パッド６1 〜６n は、チップ１
1 〜１4 に電気的に接続され、マルチチップ・モジュ−
ルが構成されている。
【００３２】このように複数のチップ１1 〜１4 をフィ
ルム３で包み込むことによって、マルチチップ型の半導
体装置を構成することも可能であり、実装密度の向上、
半導体装置の高機能化等を達成することができる。
【００３３】図７は、この発明の第５の実施例に係わる
半導体装置の断面図である。
【００３４】図７に示すように、第１のフィルム３ａに
包まれた第１のチップ１ａ、第２のフィルム３ｂに包ま
れた第２のチップ１ｂ、…、第４のフィルム３ｄに包ま
れた第４のチップ１ｄが順次、実装基板１０上に積み重
ねられている。第１のチップ１ａの下方に設けられた外
部電極パッド６ａ1 、６ａ2 、６ａ5 、および６n はそ
れぞれ、基板配線１１ａ1 、１１ａ2 、１１ａ5 、およ
び１１n に電気的に接続されている。第１のチップ１ａ
の上方に設けられた外部電極パッド６ａ3 、６ａ4 はそ
れぞれ、第２のチップ１ｂの下方に設けられた外部電極
パッド６ｂ3 、６ｂ4 に電気的に接続され、第２のチッ
プ１ｂの上方に設けられた外部電極パッド６ｂ1 、６ｂ
2 はそれぞれ、第３のチップ１ｃの下方に設けられた外
部電極パッド６ｃ3 、６ｃ4 に電気的に接続され、…、
第４のチップ１ｄの下方に設けられた外部電極パッド６
ｄ3 、６ｄ4 に電気的に接続されている。第４のチップ
の上方に設けられた外部電極パッド６ｄ1 、６ｄ2 は、
ＴＡＢリ−ド１２1 、１２2 を介して基板配線１１3 、
１１4 に接続されている。
【００３５】このように複数のチップ１ａ〜１ｄを順
次、実装基板１０上に積み重ねることによって、マルチ
チップ型の半導体装置を構成することも可能である。ま
た、この第５の実施例において、最上層のチップ１ｄ
を、基板配線１１に電気的に接続することは必ずしも必
要でない。この場合には、例えば最下層のチップ１ａを
基板配線１１に電気的に接続することによって、チップ
１ａ〜１ｄ各々と基板配線１１との電気的な接続を実現
すれば良い。
【００３６】上記実施例に係わる半導体装置よれば、半
導体チップの一つの面に限定されていた電極（パッド）
を、フィルム内配線を用いて半導体チップの複数の面に
再配列している。このため、図１に示すように半導体チ
ップの電極ピッチＰCEよりも、外部電極ピッチＰOEを大
きくすることが可能となり、実装の容易化を達成でき
る。また、外部電極ピッチＰOEを大きくできることか
ら、更なる半導体装置の多端子化を推進できる。
【００３７】また、フリップ・チップ接続法やＴＡＢ接
続法を用いた従来の半導体装置では、ベア・チップ実装
であった点が、上記実施例ではチップがフィルム３によ
り被覆されることから、耐湿性等が向上する、という利
点も得ることができる。
【００３８】以上、この発明を実施例により説明した
が、この発明は上記実施例に限られるものではなく、種
々の変形が可能である。
【００３９】例えば上記実施例では、フィルム３を半導
体チップの２辺から折りたたむ形式をとっていたが、１
辺、３辺、あるいは４辺から折りたたむ形式をとっても
良い。
【００４０】また、フィルム３についても、上記実施例
で説明した製法によって作製されたフィルム３に限られ
て用いられる訳ではなく、様々な製造方法によって作製
されフィルム３を用いることができることは言うまでも
ない。
【００４１】
【発明の効果】以上説明したように、この発明によれ
ば、実装が容易となる構造を持ち、かつ更なる多端子化
をも推進できる半導体装置を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施例に係わる半導体
装置を示す図で、（ａ）は半導体装置の断面図、（ｂ）
は実装基板上に実装した時の断面図。
【図２】図２はこの発明の第１の実施例に係わる半導体
装置の製造方法を示す図で、（ａ）〜（ｃ）はそれぞ
れ、図１に示す装置を主要な工程毎に示した断面図、
（ｄ）は（ｃ）の工程における装置を概略的に示した斜
視図。
【図３】図３はフィルム・キャリア・テ−プの製造方法
を示す図で、（ａ）〜（ｅ）はそれぞれ、テ−プ・キャ
リア・フィルム３を製造工程毎に示した斜視図、（ｆ）
は（ｅ）の工程におけるバンプ電極を概略的に示した断
面図。
【図４】図４はこの発明の第２の実施例に係わる半導体
装置の断面図。
【図５】図５はこの発明の第３の実施例に係わる半導体
装置の断面図。
【図６】図６はこの発明の第４の実施例に係わる半導体
装置を示す図で、（ａ）は平面図、（ｂ）は（ａ）図中
のｂ−ｂ線に沿う断面図。
【図７】図７はこの発明の第５の実施例に係わる半導体
装置の断面図。
【図８】図８は従来の半導体装置の断面図。
【符号の説明】
１，１1 〜１4 ，１ａ〜１ｄ…半導体チップ、２1 〜２
n …チップ電極パッド、３，３ａ〜３ｄ…テ−プ・キャ
リア・フィルム、４…接着部材、５1 〜５n …チップ内
配線、６1 〜６n …外部電極パッド、７1 〜７n …接続
電極パッド、８…スル−ホ−ル、１０…実装基板、１１
1 〜１１n …基板配線、１２1 、１２2…ＴＡＢリ−
ド、１３…フィルム・キャリア、１４1 〜１４n …実装
基板内配線。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記チップの一つの表面上に設けられ、このチップ内に
    形成された半導体素子に接続されるチップ電極と、 前記チップの周囲を包む絶縁性フィルムと、 前記絶縁性フィルム内に形成され、前記チップ電極に電
    気的に接続されるフィルム内配線層と、 前記チップの複数の表面上方に対応して前記絶縁性フィ
    ルムの表面上に配置され、前記フィルム内配線層に電気
    的に接続されて前記チップの外部端子として機能する外
    部電極とを具備することを特徴とする半導体装置。
JP04243742A 1992-09-11 1992-09-11 半導体装置 Expired - Fee Related JP3105089B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04243742A JP3105089B2 (ja) 1992-09-11 1992-09-11 半導体装置
KR1019930017961A KR970008356B1 (ko) 1992-09-11 1993-09-08 반도체장치
US08/118,731 US5394303A (en) 1992-09-11 1993-09-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04243742A JP3105089B2 (ja) 1992-09-11 1992-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH0697225A true JPH0697225A (ja) 1994-04-08
JP3105089B2 JP3105089B2 (ja) 2000-10-30

Family

ID=17108316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04243742A Expired - Fee Related JP3105089B2 (ja) 1992-09-11 1992-09-11 半導体装置

Country Status (3)

Country Link
US (1) US5394303A (ja)
JP (1) JP3105089B2 (ja)
KR (1) KR970008356B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047173A1 (ja) * 2002-11-20 2004-06-03 Nec Corporation 半導体パッケージ及び積層型半導体パッケージ
US7115984B2 (en) * 2002-06-18 2006-10-03 Micron Technology, Inc. Semiconductor devices including peripherally located bond pads, intermediates thereof, assemblies, and packages including the semiconductor devices, and support elements for the semiconductor devices
US7208335B2 (en) 2003-09-30 2007-04-24 Micron Technology, Inc. Castellated chip-scale packages and methods for fabricating the same
US7226809B2 (en) 2002-06-18 2007-06-05 Micron Technology, Inc. Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages and associated methods
JP2007201616A (ja) * 2006-01-24 2007-08-09 Epson Toyocom Corp 表面実装型圧電発振器、及びその製造方法
JP2008033095A (ja) * 2006-07-31 2008-02-14 Toppan Printing Co Ltd 表示装置
JP2011243897A (ja) * 2010-05-21 2011-12-01 Fujitsu Ltd 多層プリント基板及びその製造方法

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JPH07221105A (ja) * 1994-01-31 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JP2594762B2 (ja) * 1994-08-16 1997-03-26 九州日本電気株式会社 フラットパッケージ
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5969932A (en) * 1994-12-20 1999-10-19 A.C. Data Systems, Inc. Power surge protection assembly
US5966282A (en) * 1994-12-20 1999-10-12 A. C. Data Systems, Inc. Power surge protection assembly
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
EP1189271A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Wiring boards and mounting of semiconductor devices thereon
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6014316A (en) * 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6294838B1 (en) * 1997-09-24 2001-09-25 Utron Technology Inc. Multi-chip stacked package
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
KR100315030B1 (ko) * 1998-12-29 2002-04-24 박종섭 반도체패키지의제조방법
FR2790905A1 (fr) 1999-03-09 2000-09-15 Sagem Composant electrique de puissance a montage par brasage sur un support et procede de montage correspondant
TW432650B (en) 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
EP1065718A1 (en) * 1999-06-17 2001-01-03 Ming-Tung Shen Semiconductor chip module and method for manufacturing the same
EP1061574A1 (en) * 1999-06-17 2000-12-20 Ming-Tung Shen Semiconductor device and method for manufacturing the same
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6441476B1 (en) 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6580031B2 (en) * 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
JP4586273B2 (ja) * 2001-01-15 2010-11-24 ソニー株式会社 半導体装置構造
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) * 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
JP2003204039A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6731000B1 (en) * 2002-11-12 2004-05-04 Koninklijke Philips Electronics N.V. Folded-flex bondwire-less multichip power package
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7542304B2 (en) * 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7227249B1 (en) 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US20060055024A1 (en) * 2004-09-14 2006-03-16 Staktek Group, L.P. Adapted leaded integrated circuit module
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method
DE102004049663B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
US20060118936A1 (en) * 2004-12-03 2006-06-08 Staktek Group L.P. Circuit module component mounting system and method
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US20060244114A1 (en) * 2005-04-28 2006-11-02 Staktek Group L.P. Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
WO2007086481A1 (ja) * 2006-01-25 2007-08-02 Nec Corporation 電子デバイスパッケージ、モジュール、および電子機器
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
US20070243667A1 (en) * 2006-04-18 2007-10-18 Texas Instruments Incorporated POP Semiconductor Device Manufacturing Method
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
CN101461056A (zh) * 2006-06-06 2009-06-17 日本电气株式会社 半导体封装、其制造方法、半导体装置及电子设备
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7812459B2 (en) 2006-12-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuits with protection layers
KR100829614B1 (ko) * 2006-12-29 2008-05-14 삼성전자주식회사 반도체 스택 패키지 및 그의 제조 방법
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8963314B2 (en) * 2008-06-26 2015-02-24 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
KR101361252B1 (ko) * 2009-09-09 2014-02-11 가부시키가이샤 히타치세이사쿠쇼 접속 재료, 반도체 장치 및 그 제조 방법
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
KR20110101410A (ko) * 2010-03-08 2011-09-16 삼성전자주식회사 패키지 온 패키지
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
TWI541957B (zh) * 2012-05-11 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其封裝基板
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10707145B2 (en) * 2017-09-08 2020-07-07 Kemet Electronics Corporation High density multi-component packages
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3039177A (en) * 1957-07-29 1962-06-19 Itt Multiplanar printed circuit
US3467892A (en) * 1968-01-25 1969-09-16 Burroughs Corp Electrical module and system
JPS6151539U (ja) * 1984-09-03 1986-04-07
US4833568A (en) * 1988-01-29 1989-05-23 Berhold G Mark Three-dimensional circuit component assembly and method corresponding thereto
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115984B2 (en) * 2002-06-18 2006-10-03 Micron Technology, Inc. Semiconductor devices including peripherally located bond pads, intermediates thereof, assemblies, and packages including the semiconductor devices, and support elements for the semiconductor devices
US7226809B2 (en) 2002-06-18 2007-06-05 Micron Technology, Inc. Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages and associated methods
US7285850B2 (en) 2002-06-18 2007-10-23 Micron Technology, Inc. Support elements for semiconductor devices with peripherally located bond pads
WO2004047173A1 (ja) * 2002-11-20 2004-06-03 Nec Corporation 半導体パッケージ及び積層型半導体パッケージ
US7230328B2 (en) 2002-11-20 2007-06-12 Nec Corporation Semiconductor package and laminated semiconductor package
US7208335B2 (en) 2003-09-30 2007-04-24 Micron Technology, Inc. Castellated chip-scale packages and methods for fabricating the same
US7633159B2 (en) 2003-09-30 2009-12-15 Micron Technology, Inc. Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages
JP2007201616A (ja) * 2006-01-24 2007-08-09 Epson Toyocom Corp 表面実装型圧電発振器、及びその製造方法
JP2008033095A (ja) * 2006-07-31 2008-02-14 Toppan Printing Co Ltd 表示装置
JP2011243897A (ja) * 2010-05-21 2011-12-01 Fujitsu Ltd 多層プリント基板及びその製造方法

Also Published As

Publication number Publication date
KR970008356B1 (ko) 1997-05-23
JP3105089B2 (ja) 2000-10-30
US5394303A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
JP3105089B2 (ja) 半導体装置
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
CA2230903C (en) Mounting assembly of integrated circuit device and method for production thereof
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JP2003110084A (ja) 半導体装置
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH11220088A (ja) 積層型ボールグリッドアレイ半導体パッケージ及びその製造方法
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US5016082A (en) Integrated circuit interconnect design
JPH0831868A (ja) Ｂｇａ型半導体装置
JP2003273280A (ja) チップパッケージ及びその製造方法
US8546186B2 (en) Planar interconnect structure for hybrid circuits
JP2529987B2 (ja) 多層印刷配線板装置の製造方法
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2722451B2 (ja) 半導体装置
JP2006339293A (ja) 回路モジュール
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JPH01183195A (ja) 多層印刷配線板装置の製造方法
US6433415B2 (en) Assembly of plurality of semiconductor devices

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070901

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees